CN114759042A - 显示装置及显示装置的制造方法 - Google Patents

显示装置及显示装置的制造方法 Download PDF

Info

Publication number
CN114759042A
CN114759042A CN202111484061.6A CN202111484061A CN114759042A CN 114759042 A CN114759042 A CN 114759042A CN 202111484061 A CN202111484061 A CN 202111484061A CN 114759042 A CN114759042 A CN 114759042A
Authority
CN
China
Prior art keywords
transistor
insulating film
semiconductor layer
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111484061.6A
Other languages
English (en)
Inventor
金允镐
朴锺宇
金埈焕
金兑映
林基主
赵恩星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114759042A publication Critical patent/CN114759042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置及显示装置的制造方法。一种显示装置包括：基板；第一半导体层，布置于所述基板上，并包括氧化物半导体；第一栅极绝缘膜，布置于所述第一半导体层上；第一导电层，布置于所述第一栅极绝缘膜上；第一层间绝缘膜，布置于所述第一导电层上；以及第二导电层，布置于所述第一层间绝缘膜上并通过贯通孔与所述第一半导体层连接，其中，所述贯通孔包括：第一贯通孔，在厚度方向上贯通所述第一层间绝缘膜；以及第二贯通孔，与所述第一贯通孔重叠并贯通所述第一半导体层，所述第二导电层接触于在所述第二贯通孔的内壁暴露的所述第一半导体层的侧表面。

Description

显示装置及显示装置的制造方法
技术领域
本发明涉及一种显示装置及显示装置的制造方法。
背景技术
随着信息化社会的发展，对用于显示图像的显示装置的要求正以多样的形态增加。例如，显示装置应用于诸如智能电话、数码相机、笔记本电脑、导航仪及智能电视的多样的电子设备。
显示装置的重要性与多媒体的发展一同正在增加。响应于此，正在使用诸如液晶显示装置(LCD：Liquid Crystal Display)、有机发光显示装置(OLED：Organic LightEmitting Display)等的多种种类的显示装置。其中，有机发光显示装置利用借由电子和空穴的再结合而产生光的有机发光元件来显示图像。有机发光显示装置包括向有机发光元件提供驱动电流的多个晶体管。
所述多个晶体管中的每一个可以包括有源层，所述多个晶体管的有源层可以利用彼此不同的物质构成。
发明内容
本发明期望解决的技术问题在于提供一种制造工艺中所利用的掩模的数量得到减少的显示装置及显示装置的制造方法。
本发明的技术问题并不限于以上提及的技术问题，本领域技术人员可以从以下记载明确理解未提及的其他技术问题。
用于解决所述技术问题的根据一实施例的一种显示装置包括：基板；第一半导体层，布置于所述基板上，并包括氧化物半导体；第一栅极绝缘膜，布置于所述第一半导体层上；第一导电层，布置于所述第一栅极绝缘膜上；第一层间绝缘膜，布置于所述第一导电层上；以及第二导电层，布置于所述第一层间绝缘膜上并通过贯通孔与所述第一半导体层连接，其中，所述贯通孔包括：第一贯通孔，在厚度方向上贯通所述第一层间绝缘膜；以及第二贯通孔，与所述第一贯通孔重叠并贯通所述第一半导体层，所述第二导电层接触于在所述第二贯通孔的内壁暴露的所述第一半导体层的侧表面。
所述显示装置还可以包括：第一晶体管，包括有源层、与所述有源层重叠的栅极电极以及与所述有源层电连接的第一源极/漏极电极和第二源极/漏极电极，其中，所述第一晶体管的所述有源层可以利用所述第一半导体层构成，所述第一晶体管的所述栅极电极可以利用所述第一导电层构成，所述第一晶体管的所述第一源极/漏极电极和所述第二源极/漏极电极可以利用所述第二导电层构成，所述第一晶体管的所述有源层和所述第一晶体管的所述第一源极/漏极电极及所述第二源极/漏极电极可以通过所述贯通孔而相互接触。
所述显示装置还可以包括：发光元件；第二晶体管，根据施加于其栅极电极的电压而控制流向所述发光元件的驱动电流；以及第三晶体管，与所述第二晶体管的第一源极/漏极电极连接并被施加数据电压，其中，所述第一晶体管可以布置于所述第二晶体管的第二源极/漏极电极与所述第二晶体管的所述栅极电极之间，所述第二晶体管的有源层及所述第三晶体管的有源层可以利用包括非氧化物半导体的第二半导体层构成。
所述第一晶体管可以是NMOS晶体管，所述第二晶体管及所述第三晶体管可以是PMOS晶体管。
所述第一晶体管的所述有源层可以包括：沟道区域，与所述第一晶体管的所述栅极电极重叠；以及第一源极/漏极区域和第二源极/漏极区域，分别布置于所述沟道区域的一侧及另一侧，其中，所述贯通孔可以布置于所述第一源极/漏极区域和所述第二源极/漏极区域中的至少一个。
借由所述第二贯通孔而暴露的所述第一半导体层的所述侧表面可以与所述第二导电层直接接触。
所述显示装置还可以包括：第二半导体层，布置于所述基板上，并包括非氧化物半导体；第二栅极绝缘膜，布置于所述第二半导体层上；第三导电层，布置于所述第二栅极绝缘膜上；以及第二层间绝缘膜，布置于所述第三导电层上，其中，所述第一半导体层可以布置于所述第二层间绝缘膜上。
所述显示装置还可以包括：第三栅极绝缘膜，布置于所述第二栅极绝缘膜与所述第二层间绝缘膜之间；以及下部遮光图案，布置于所述第三栅极绝缘膜与所述第二层间绝缘膜之间并与所述第一半导体层重叠。
所述第一导电层和所述第二导电层中的任意一个可以与所述下部遮光图案电连接。
所述第一栅极绝缘膜可以覆盖所述第一半导体层并布置于所述基板的整个区域上，所述贯通孔还可以包括：第三贯通孔，在厚度方向上贯通所述第一栅极绝缘膜。
所述第一栅极绝缘膜可以包括与所述第一导电层相同的图案，并可以暴露所述第一半导体层的侧表面。
用于解决所述技术问题的根据一实施例的一种显示装置可以包括：发光元件；第一晶体管，根据施加于其栅极电极的电压而控制流向所述发光元件的驱动电流；以及第二晶体管，布置于所述第一晶体管的第二源极/漏极电极与所述第一晶体管的栅极电极之间，其中，所述第一晶体管可以包括利用第一半导体层构成的第一有源层，所述第二晶体管可以包括利用与所述第一半导体层不同的第二半导体层构成的第二有源层，所述第二晶体管的所述第二有源层可以包括在厚度方向上贯通的贯通孔，所述第二晶体管的第一源极/漏极电极和第二源极/漏极电极可以通过定义所述贯通孔的所述第二有源层的侧表面而与所述第二有源层接触。
所述第二晶体管的所述第二有源层可以包括：沟道区域，与所述第二晶体管的栅极电极重叠；以及第一源极/漏极区域和第二源极/漏极区域，分别布置于所述沟道区域的一侧及另一侧，其中，所述贯通孔可以布置于所述第一源极/漏极区域和所述第二源极/漏极区域中的至少一个。
所述贯通孔可以包括：第一贯通孔，布置于所述第二有源层的所述第一源极/漏极区域；以及第二贯通孔，布置于所述第二有源层的所述第二源极/漏极区域，其中，所述第二晶体管的所述第一源极/漏极电极可以与借由所述第一贯通孔而暴露的所述第二有源层的所述第一源极/漏极区域的侧表面直接接触，所述第二晶体管的所述第二源极/漏极电极可以与借由所述第二贯通孔而暴露的所述第二有源层的所述第二源极/漏极区域的侧表面直接接触。
所述第一半导体层可以包括非氧化物半导体，所述第二半导体层可以包括氧化物半导体。
所述第一晶体管可以是PMOS晶体管，所述第二晶体管可以是NMOS晶体管。
所述显示装置还可以包括：第三晶体管，与所述第一晶体管的第一源极/漏极电极电连接并被施加数据信号，其中，所述第三晶体管的第三有源层可以利用所述第一半导体层构成。
用于解决所述技术问题的根据一实施例的一种显示装置的制造方法包括如下步骤：准备布置有第一半导体层的基板、布置于所述第一半导体层上的第一栅极绝缘膜、所述第一栅极绝缘膜上的第一导电层、所述第一导电层上的第一层间绝缘膜、所述第一层间绝缘膜上的第二半导体层、所述第二半导体层上的第二栅极绝缘膜、所述第二栅极绝缘膜上的第二导电层以及所述第二导电层上的第二层间绝缘膜；以及通过第一蚀刻掩模，形成在厚度方向上贯通所述第二层间绝缘膜、所述第二栅极绝缘膜、所述第一层间绝缘膜及所述第一栅极绝缘膜并暴露第一半导体层的接触孔和在厚度方向上贯通所述第二层间绝缘膜及所述第二半导体层的贯通孔。
所述显示装置的制造方法还可以包括如下步骤：在所述第二层间绝缘膜上形成第三导电层，其中，所述第三导电层可以通过所述贯通孔而与所述第二半导体层连接。
所述第一半导体层可以包括非氧化物半导体，所述第二半导体层可以包括氧化物半导体。
其他实施例具体事项包括于详细的说明及附图。
根据一实施例的显示装置及显示装置的制造方法，减少了掩模的数量，从而能够降低工艺成本并且能够增加工艺效率。
根据实施例的效果并不限于以上示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是根据一实施例的显示装置的平面图。
图2是图1的显示装置弯曲的状态下的侧视图。
图3是根据一实施例的显示装置的一像素的等效电路图。
图4是示出显示区域的一像素及非显示区域的弯曲区域周围的示例性的剖面的剖视图。
图5是放大图4的A区域的放大图。
图6是示意性地示出图5的氧化物半导体层的周围的平面图。
图7是根据一实施例的根据布置于氧化物晶体管区域的晶体管的栅极电压的驱动电流的曲线图。
图8至图12是根据一实施例的显示装置的制造方法的按工艺的剖视图。
图13是根据另一实施例的显示面板的剖视图。
图14是根据又一实施例的显示面板的剖视图。
附图标记说明：
1：显示装置 10：显示面板
20：驱动芯片 30：驱动基板
105：硅半导体层 110：第一导电层
120：第二导电层 135：氧化物半导体层
140：第三导电层 150：第四导电层
160：第五导电层 CNT：接触孔
RC：凹槽图案 HLE：贯通孔
OP1：第一弯曲开口 OP2：第二弯曲开口
具体实施方式
参照与附图一起详细后述的实施例，则可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以实现为彼此不同的多样的形态，并不限于以下公开的实施例，提供本实施例的目的仅在于使本发明的公开完整并向本发明所属技术领域中具有普通知识的人员完整地告知本发明的范围，本发明仅由权利要求的范围所定义。
当元件(elements)或层被描述为位于其他元件或层“之上(on)”时包括其他元件的紧邻的上方或中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
以下，参照附图对本发明的具体实施例进行说明。
图1是根据一实施例的显示装置的平面图。图2是图1的显示装置弯曲的状态下的侧视图。图2示出显示装置沿厚度方向弯曲的状态下的侧面形状。
显示装置1是显示运动图像或静止图像的装置，显示装置1不仅可以用作诸如移动电话、智能电话、平板个人计算机(PC：Personal Computer)、以及智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable MultimediaPlayer)、导航设备、超移动PC(UMPC：Ultra Mobile PC)等的便携式电子设备的显示屏幕，还可以用作诸如电视、笔记本电脑、监视器、广告牌、物联网等的多样的产品的显示屏幕。
根据一实施例的显示装置1在平面上可以实质上构成为直角四边形形状。显示装置1在平面上可以是边角是直角的直角四边形。然而，并不限于此，显示装置1在平面上可以是边角圆滑的直角四边形形状。
在附图中，第一方向DR1表示平面图上的显示装置1的横向方向，第二方向DR2表示平面图上的显示装置1的纵向方向。并且，第三方向DR3表示显示装置1的厚度方向。第一方向DR1和第二方向DR2彼此垂直交叉，第三方向DR3是与第一方向DR1和第二方向DR2所在的平面交叉的方向且与第一方向DR1和第二方向DR2两者垂直交叉。然而，实施例中提到的方向应当理解为提到相对的方向，实施例并不限于所提到的方向。
除非另有定义，否则在本说明书中以第三方向DR3为基准表达的“上部”、“上表面”、“上侧”是指以显示面板10为基准的显示面侧，“下部”、“下表面”、“下侧”是指以显示面板10为基准的显示面的相反侧。
参照图1和图2，显示装置1可以包括显示面板10。显示面板10可以是包括诸如聚酰亚胺的柔性高分子物质的柔性基板。据此，显示面板10可以弯曲、弯折、折叠或卷曲。
显示面板10可以是有机发光显示面板。在以下实施例中，示出了作为显示面板10而应用有机发光显示面板的情况，但是并不限于此，还可以应用诸如液晶显示器(LCD)、量子点有机发光显示面板(QD-OLED)、量子点液晶显示器(QD-LCD)、量子纳米发光显示面板(nano NED)、微型LED(Micro LED)等的其他种类的显示面板。
显示面板10可以包括显示画面的显示区域DA及不进行显示的非显示区域NDA。在平面图上，显示面板10可以划分为显示区域DA和非显示区域NDA。非显示区域NDA可以布置为围绕显示区域DA。非显示区域NDA可以构成边框。
显示区域DA在平面上可以是边角是直角的直角四边形形状或边角圆滑的直角四边形形状。显示区域DA可以具有短边和长边。显示区域DA的短边可以是沿着第一方向DR1而延伸的边。显示区域DA的长边可以是沿着第二方向DR2而延伸的边。然而，显示区域DA的平面形状并不限于直角四边形形状，可以具有圆形、椭圆形或其他多样的形状。
显示区域DA可以包括多个像素。各个像素可以以矩阵形状排列。各个像素可以包括发光层和控制发光层的发光量的电路层。电路层可以包括布线、电极和至少一个晶体管。发光层可以包括有机发光物质。发光层可以被封装膜封装。针对像素的具体构成将进行后述。
非显示区域NDA可以与显示区域DA的两个短边和两个长边相邻地布置。在这种情况下，可以围绕显示区域DA的所有边，并可以构成显示区域DA的边缘。然而，并不限于此，非显示区域NDA也可以仅与显示区域DA的两个短边或两个长边相邻地布置。
显示面板10可以包括主区域MA和与主区域MA的第二方向DR2上的一侧连接的弯曲区域BA。显示面板10还可以包括子区域SA，所述子区域SA在第二方向DR2的一侧与弯曲区域BA连接，并且沿着厚度方向弯曲而在厚度方向上与主区域MA重叠。
显示区域DA可以位于主区域MA。非显示区域NDA可以位于主区域MA的显示区域DA周围的边缘部分处。
主区域MA可以具有与显示装置1的平面上的外形相似的形状。主区域MA可以是位于一平面上的平坦区域。但是，并不限于此，在主区域MA中除了与弯曲区域BA连接的边缘(边)之外的剩余边缘中的至少一个边缘可以弯曲而形成曲面或者可以沿着垂直方向而弯折。
在主区域MA中除了与弯曲区域BA的边缘(边)之外的剩余边缘中的至少一个边缘形成曲面或被弯折的情况下，在对应的边缘也可以布置有显示区域DA。但是，并不限于此，在曲面或弯折边缘处可以布置有不显示画面的非显示区域NDA，或者可以一起布置有显示区域DA和非显示区域NDA。
主区域MA的非显示区域NDA可以位于从显示区域DA的外侧边界到显示面板10的边缘的区域。在主区域MA的非显示区域NDA可以布置有用于向显示区域DA施加信号的信号布线或驱动电路。
弯曲区域BA可以通过主区域MA的一短边而连接。弯曲区域BA的宽度(在第一方向DR1上的宽度)可以小于主区域MA的宽度(短边的宽度)。为了减小边框的宽度，主区域MA和弯曲区域BA的连接部可以具有L字形切割形状。
在弯曲区域BA中，显示面板10可以以曲率沿着与显示面相反的方向弯曲。随着显示面板10在弯曲区域BA中被弯曲，显示面板10的表面可以翻转。即，朝向上部的显示面板10一表面可以通过弯曲区域BA而改变为朝向侧表面的外侧，之后再次改变为朝向下部。
子区域SA从弯曲区域BA延伸。子区域SA可以从完成弯曲之后开始沿着平行于主区域MA的方向延伸。子区域SA可以在显示面板10的厚度方向上与主区域MA重叠。子区域SA可以与主区域MA边缘的非显示区域NDA重叠，进而可以与主区域MA的显示区域DA重叠。子区域SA的宽度可以与弯曲区域BA的宽度相同，但并不限于此。
在显示面板10的子区域SA上可以布置有垫部。在垫部可以安装(或者附着)有外部装置。作为外部装置的一示例，可以列举驱动芯片20、利用柔性印刷电路基板或刚性印刷电路基板构成的驱动基板30等，除此之外，布线连接膜、连接器等也可以作为外部装置而安装于垫部。安装于子区域SA的外部装置可以是一个，但也可以是多个。例如，如图1和图2所示，在显示面板10的子区域SA可以布置有驱动芯片20，在子区域SA的端部可以附着有驱动基板30。在这种情况下，显示面板10可以包括与驱动芯片20连接的垫部和与驱动基板30连接的垫部两者。作为另一实施例，也可以是驱动芯片安装在膜上并且所述膜附着于显示面板10的子区域SA。
驱动芯片20可以安装在与显示面相同的面的显示面板10的一面上，并且如上所述，随着弯曲区域BA被弯曲而翻转，驱动芯片20可以安装在显示面板10的在厚度方向上朝向下部的面，使得驱动芯片20的上表面可以朝向下部。
驱动芯片20可以通过各向异性导电膜而附着于显示面板10上，或者可以通过超声波连接接合(bonding)而附着于显示面板10上。驱动芯片20的横向方向宽度可以小于显示面板10的横向方向宽度。驱动芯片20可以布置于子区域SA的横向方向(第一方向DR1)的中心部，驱动芯片20的左侧边缘和右侧边缘分别可以与子区域SA的左侧边缘和右侧边缘隔开。
驱动芯片20可以包括驱动显示面板10的集成电路。在一实施例中，所述集成电路可以是生成数据信号而提供的数据驱动集成电路，但是并不限于此。驱动芯片20连接到配备于显示面板10的垫部的布线垫以向布线垫侧提供数据信号。连接于布线垫的布线延伸到像素侧以向各个像素施加数据信号等。
图3是根据一实施例的显示装置的一像素的等效电路图。
参考图3，有机发光显示装置的一像素的电路包括有机发光二极管OLED、多个晶体管T1～T7和电容器Cst。一像素的电路被施加数据信号DATA、第一扫描信号Gw-p、第二扫描信号Gw-n、第三扫描信号GI、发光控制信号EM、第一电源电压ELVDD、第二电源电压ELVSS及初始化电压VINT。
有机发光二极管OLED包括阳极电极和阴极电极。电容器Cst包括第一电极和第二电极。
多个晶体管可以包括第一晶体管T1至第七晶体管T7。各个晶体管T1～T7包括栅极电极、第一源极/漏极电极及第二源极/漏极电极。各个晶体管T1～T7的第一源极/漏极电极和第二源极/漏极电极中的一个成为源极电极，另一个成为漏极电极。
各个晶体管T1～T7可以是薄膜晶体管。各个晶体管T1～T7可以是PMOS晶体管和NMOS晶体管中的一个。在一实施例中，作为驱动晶体管的第一晶体管T1、作为数据传输晶体管的第二晶体管T2、作为第一发光控制晶体管的第五晶体管T5、作为第二发光控制晶体管的第六晶体管T6是PMOS晶体管。相反，作为补偿晶体管的第三晶体管T3、作为第一初始化晶体管的第四晶体管T4以及作为第二初始化晶体管的第七晶体管T7是NMOS晶体管。PMOS晶体管和NMOS晶体管具有不同的特性，通过利用截止特性相对优异的NMOS晶体管形成第三晶体管T3、第四晶体管T4及第七晶体管T7，能够减少在有机发光二极管OLED的发光期间驱动电流的泄漏。
以下，对各个构成进行详细说明。
第一晶体管T1的栅极电极与电容器Cst的第一电极连接。第一晶体管T1的第一源极/漏极电极经由第五晶体管T5而与第一电源电压ELVDD的端子连接。第一晶体管T1的第二源极/漏极电极经由第六晶体管T6而与有机发光二极管OLED的阳极电极连接。第一晶体管T1根据第二晶体管T2的开关操作而接收数据信号DATA并向有机发光二极管OLED供应驱动电流。
第二晶体管T2的栅极电极与第一扫描信号Gw-p的端子连接。第二晶体管T2的第一源极/漏极电极与数据信号DATA的端子连接。第二晶体管T2的第二源极/漏极电极与第一晶体管T1的第一源极/漏极电极连接并经由第五晶体管T5而与第一电源电压ELVDD的端子连接。第二晶体管T2根据第一扫描信号Gw-p而导通来执行将数据信号DATA传输到第一晶体管T1的第一源极/漏极电极的开关操作。
第三晶体管T3的栅极电极与第二扫描信号Gw-n的端子连接。第三晶体管T3的第一源极/漏极电极与第一晶体管T1的第二源极/漏极电极连接并经由第六晶体管T6而与有机发光二极管OLED的阳极电极连接。第三晶体管T3的第二源极/漏极电极与电容器Cst的第一电极、第四晶体管T4的第一源极/漏极电极及第一晶体管T1的栅极电极一起连接。第三晶体管T3根据第二扫描信号Gn-p而导通来使第一晶体管T1的栅极电极与第二源极/漏极电极彼此连接，从而使第一晶体管T1二极管连接。据此，在第一晶体管T1的第一电极与栅极电极之间产生与第一晶体管T1的阈值电压一样大的电压差，并向第一晶体管T1的栅极电极供应补偿阈值电压的数据信号DATA，从而可以补偿第一晶体管T1的阈值电压偏差。
第四晶体管T4的栅极电极与第三扫描信号GI的端子连接。第四晶体管T4的第二源极/漏极电极与初始化电压VINT的端子连接。第四晶体管T4的第一源极/漏极电极与电容器Cst的第一电极、第三晶体管T3的第二源极/漏极电极及第一晶体管T1的栅极电极一起连接。第四晶体管T4根据第三扫描信号GI而导通来执行将初始化电压VINT传递到第一晶体管T1的栅极电极，从而初始化第一晶体管T1的栅极电极的电压的操作。
第五晶体管T5的栅极电极与发光控制信号EM的端子连接。第五晶体管T5的第一源极/漏极电极与第一电源电压ELVDD的端子连接。第五晶体管T5的第二源极/漏极电极与第一晶体管T1的第一源极/漏极电极及第二晶体管T2的第二源极/漏极电极连接。
第六晶体管T6的栅极电极与发光控制信号EM的端子连接。第六晶体管T6的第一源极/漏极电极与第一晶体管T1的第二源极/漏极电极及第三晶体管T3的第一源极/漏极电极连接。第六晶体管T6的第二源极/漏极电极与有机发光二极管OLED的阳极电极连接。
第五晶体管T5和第六晶体管T6根据发光控制信号EM而同时导通，据此，驱动电流流过有机发光二极管OLED。
第七晶体管T7的栅极电极与发光控制信号EM的端子连接。第七晶体管T7的第一源极/漏极电极与有机发光二极管OLED的阳极电极连接。第七晶体管T7的第二源极/漏极电极与初始化电压VINT的端子连接。第七晶体管T7根据发光控制信号EM而导通来初始化有机发光二极管OLED的阳极电极。
第七晶体管T7接收与第五晶体管T5及第六晶体管T6相同的发光控制信号EM，但是第七晶体管T7是NMOS晶体管，而第五晶体管T5与第六晶体管T6是PMOS晶体管，因此可能在彼此不同的时序导通。即，在发光控制信号EM为高电平的情况下，第七晶体管T7导通，第五晶体管T5和第六晶体管T6截止。在发光控制信号EM为低电平的情况下，第七晶体管T7截止，第五晶体管T5和第六晶体管T6导通。因此，在第五晶体管T5和第六晶体管T6导通的发光时间点，可以不执行借由第七晶体管T7的初始化操作，而在第五晶体管T5和第六晶体管T6截止的非发光时间点，可以执行借由第七晶体管T7的初始化。
在本实施例中，示出了第七晶体管T7的栅极电极接收发光控制信号EM的情况，但是，作为另一实施例，也可以以第七晶体管T7的栅极电极接收第三扫描信号GI或单独的扫描信号的方式构成像素电路。
电容器Cst的第二电极与第一电源电压ELVDD的端子连接。电容器Cst的第一电极与第一晶体管T1的栅极电极、第三晶体管T3的第二源极/漏极电极和第四晶体管T4的第一源极/漏极电极一起连接。有机发光二极管OLED的阴极电极与第二电源电压ELVSS的端子连接。有机发光二极管OLED通过从第一晶体管T1接收驱动电流来发光以显示图像。
以下，将参照图4至图6对显示面板10的剖面结构进行详细说明。图4示出了显示面板10的显示区域DA的一像素和包括弯曲区域BA的非显示区域NDA的示例性的剖面结构。
图4是示出显示区域的一像素及非显示区域的弯曲区域周围的示例性的剖面的剖视图。图5是放大图4的A区域的放大图。图6是示意性地示出图5的氧化物半导体层的周围的平面图。
参照图4至图6，首先对显示面板10的显示区域DA进行说明。
显示区域DA可以包括：硅晶体管区域AR1，布置有包括作为沟道的多晶硅的非氧化物无机半导体晶体管(以下，简称为“硅晶体管”)；以及氧化物晶体管区域AR2，布置有包括作为沟道的氧化物半导体的氧化物半导体晶体管(以下，简称为“氧化物晶体管”)。
布置于硅晶体管区域AR1的硅晶体管可以是PMOS晶体管，图4中作为硅晶体管的示例而示出了作为驱动晶体管的第一晶体管T1。布置于氧化物晶体管区域AR2的氧化物晶体管可以是NMOS晶体管，图4中作为氧化物晶体管的示例而示例性地示出了作为补偿晶体管的第三晶体管T3。
第二晶体管T2、第五晶体管T5、第六晶体管T6布置于硅晶体管区域AR1，且为与第一晶体管T1不同的硅晶体管。第二晶体管T2、第五晶体管T5和第六晶体管T6可以具有与第一晶体管T1实质上相同的堆叠结构。第四晶体管T4和第七晶体管T7布置于氧化物晶体管区域AR2，且为与第三晶体管T3不同的氧化物晶体管。第四晶体管T4和第七晶体管T7可以具有与第三晶体管T3实质上相同的堆叠结构。对硅晶体管和氧化物晶体管的详细说明将进行后述。
在显示面板10的显示区域DA可以依次布置有基板101、阻挡层102、缓冲层103、硅半导体层105、第一栅极绝缘膜GI1、第一导电层110、第二栅极绝缘膜GI2、第二导电层120、第一层间绝缘膜ILD1、氧化物半导体层135、第三栅极绝缘膜GI3、第三导电层140、第二层间绝缘膜ILD2、第四导电层150、第一过孔层VIA1、第五导电层160、第二过孔层VIA2、阳极电极ANO、像素定义膜PDL。上述的各个层可以利用单个膜构成，但是也可以利用包括多个膜的堆叠膜构成。在各个层之间也可以进一步布置有其他层。
基板101支撑布置于其上的各个层。例如，基板101可以利用高分子树脂等的绝缘物质构成。作为高分子物质的示例，可以列举聚醚砜(PES：polyethersulfone)、聚丙烯酸酯(PA：polyacrylate)、聚芳酯(PAR：polyarylate)、聚醚酰亚胺(PEI：polyetherimide)、聚萘二甲酸乙二醇酯(PEN：polyethylene naphthalate)、聚对苯二甲酸乙二醇酯(PET：polyethylene terephthalate)、聚苯硫醚(PPS：polyphenylene sulfide)、聚烯丙酯(polyallylate)、聚酰亚胺(PI：polyimide)、聚碳酸酯(PC：polycarbonate)、三乙酸纤维素(CAT：cellulose triacetate)、醋酸丙酸纤维素(CAP：cellulose acetate propionate)或者它们的组合。基板101还可以包括金属材质的物质。
基板101可以是能够弯曲(bending)、折叠(folding)、卷曲(rolling)等的柔性(flexible)基板。作为构成柔性基板的物质的示例可以列举聚酰亚胺(PI)，但并不限于此。
在有机发光显示装置为背面或双面发光型的情况下，可以使用透明基板。在有机发光显示装置为前面发光型的情况下，不仅是透明基板，还可以应用半透明或不透明基板。
阻挡层102可以布置于基板101上。阻挡层102可以防止杂质离子的扩散，防止水分或外部气体的渗透，并且可以执行表面平坦化功能。阻挡层102可以包括硅氮化物、硅氧化物以及硅氮氧化物等。阻挡层102也可根据基板101的种类或工艺条件等而省略。
缓冲层103可以布置于阻挡层102上。缓冲层103可以包括硅氮化物、硅氧化物以及硅氮氧化物等中的至少一种而构成。缓冲层103也可根据基板101的种类或工艺条件等而省略。
在缓冲层103上可以布置有硅半导体层105。硅半导体层105可以布置于硅晶体管区域AR1。
硅半导体层105可以包括非氧化物半导体。例如，硅半导体层105可以利用多晶硅、单晶硅或非晶硅(amorphous silicon)等而构成。在硅半导体层105利用多晶硅构成的情况下，所述多晶硅可以通过利用诸如快速热退火(RTA：rapid thermal annealing)法、固相结晶化(SPC：solid phase crystallization)法、准分子激光退火(ELA：excimer laserannealing)法、金属诱导结晶化(MIC：metal induced crystallization)法、金属诱导横向结晶化(MILC：metal induced lateral crystallization)法、循序性侧向结晶化(SLS：sequential lateral solidification)法等的结晶化方法来结晶化非晶硅而形成。
硅半导体层105可以包括：沟道区域105c，布置成在厚度方向上与上部的第一栅极电极111重叠；硅半导体层105的第一源极/漏极区域105a和第二源极/漏极区域105b，分别位于沟道区域105c的一侧和另一侧。由于在硅半导体层105的第一源极/漏极区域105a和第二源极/漏极区域105b中包括多个载流子离子，因此相比于沟道区域105c而导电性大且电阻低。
硅半导体层105可以包括上述的第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6的半导体层(或有源层)，并且可以构成对应晶体管的沟道。换句话说，硅半导体层105可以包括上述的第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6中的每一个的沟道区域、第一源极/漏极区域和第二源极/漏极区域。
在硅半导体层105上可以布置有第一栅极绝缘膜GI1。第一栅极绝缘膜GI1不仅可以覆盖硅半导体层105的除了形成有接触孔CNT1、CNT2的部分之外的上表面，还可以覆盖硅半导体层105的侧表面。第一栅极绝缘膜GI1可以大体上布置于基板101的整个表面。
第一栅极绝缘膜GI1可以包括硅化合物、金属氧化物等。例如，第一栅极绝缘膜GI1可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或彼此组合使用。
在第一栅极绝缘膜GI1上布置有第一导电层110。第一导电层110可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一种以上的金属。
第一导电层110是栅极导电层，并且可以包括布置于硅晶体管区域AR1的第一栅极电极111。第一栅极电极111可以是硅晶体管的栅极电极。第一栅极电极111可以与电容器Cst的第一电极连接。电容器Cst的第一电极可以利用第一栅极电极111本身而构成，或者可以利用从第一栅极电极111延伸的部分而构成。例如，一体化的第一导电层110的图案中的一部分可以与硅半导体层105重叠而在对应部分起到第一栅极电极111的功能，另一部分可以与硅半导体层105不重叠并起到与上部的电容器Cst的第二电极121重叠的电容器Cst的第一电极的功能。
在第一导电层110上可以布置有第二栅极绝缘膜GI2。第二栅极绝缘膜GI2不仅可以覆盖第一栅极电极111的除了形成有接触孔CNT1、CNT2的部分之外的上表面，还可以覆盖第一栅极电极111的侧表面。第二栅极绝缘膜GI2可以大体上布置于第一栅极绝缘膜GI1的整个表面。
第二栅极绝缘膜GI2可以包括硅化合物、金属氧化物等。例如，第二栅极绝缘膜GI2可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或彼此组合使用。
在第二栅极绝缘膜GI2上布置有第二导电层120。第二导电层120可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一种以上的金属。
第二导电层120是电容器导电层，可以包括布置于硅晶体管区域AR1的电容器Cst的第二电极121和下部遮光图案122。电容器Cst的第二电极121可以通过与连接到下部的第一栅极电极111的电容器Cst的第一电极将第二栅极绝缘膜GI2置于其之间并对向来构成电容器。
下部遮光图案122可以起到防止从显示面板10的下部方向入射的光进入位于上部的氧化物半导体层135的作用。下部遮光图案122至少与氧化物半导体层135的沟道区域135c重叠，并至少可以覆盖氧化物半导体层135的沟道区域135c。然而，并不限于此，下部遮光图案122也可以与氧化物半导体层135的整个区域重叠。
在若干实施例中，下部遮光图案122可以用作氧化物晶体管的另一栅极电极。在这种情况下，下部遮光图案122可以与第二栅极电极142或布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153、第二源极/漏极电极154中的任意一个电连接。
在第二导电层120上布置有第一层间绝缘膜ILD1。第一层间绝缘膜ILD1可以包括硅化合物、金属氧化物等。例如，第一层间绝缘膜ILD1可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或彼此组合使用。
第一层间绝缘膜ILD1的至少一部分可以被去除，据此，可以定义第一凹槽图案RC1和第二凹槽图案RC2的一部分。第一凹槽图案RC1和第二凹槽图案RC2可以暴露第一层间绝缘膜ILD1。借由第一凹槽图案RC1和第二凹槽图案RC2而暴露的第一层间绝缘膜ILD1的第一厚度TH1可以小于未暴露的区域的第二厚度TH2。尽管不限于此，第一厚度TH1可以是0.68μm，或者可以在0.5μm至0.9μm的范围内，或者可以在0.2μm至1.2μm的范围内。第二厚度TH2可以是1.17μm，或者可以在1.0μm至1.4μm的范围内，或者可以在0.9μm至1.5μm的范围内。
对第一凹槽图案RC1和第二凹槽图案RC2的详细说明将进行后述。
在第一层间绝缘膜ILD1上布置有氧化物半导体层135。氧化物半导体层135可以布置于氧化物晶体管区域AR2。氧化物半导体层135可以包括氧化物半导体而构成。氧化物可以包括选自G-I-Z-O、锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)、铪(Hf)和它们的组合中选择的一种以上的氧化物。氧化物可以包括铟-镓-锌氧化物(IGZO：Indium GalliumZinc Oxide)、锌-锡氧化物(ZTO：Zinc Tin Oxide)、铟-锡氧化物(IZO：Indium Tin Oxide)等中的至少一种而构成。
氧化物半导体层135可以包括：沟道区域135c，布置成在厚度方向上与上部的第二栅极电极142重叠；氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b，分别位于沟道区域135c的一侧和另一侧。氧化物半导体层135的第一源极/漏极区域135a及第二源极/漏极区域135b为导电化的区域，可以比沟道区域135c导电性大且电阻低。
氧化物半导体层135可以包括上述的第三晶体管T3、第四晶体管T4和第七晶体管T7的半导体层，并且可以构成对应晶体管的沟道。换句话说，氧化物半导体层135可以包括上述的第三晶体管T3、第四晶体管T4和第七晶体管T7中的每一个的沟道区域、第一源极/漏极区域和第二源极/漏极区域。
氧化物半导体层135可以包括第一贯通孔HLE1。第一贯通孔HLE1可以由氧化物半导体层135而定义。第一贯通孔HLE1可以在厚度方向上贯通氧化物半导体层135。第一贯通孔HLE1可以布置于氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b。在这种情况下，第一贯通孔HLE1可以在第一源极/漏极区域135a和第二源极/漏极区域135b暴露氧化物半导体层135的侧表面，并且所述氧化物半导体层135的侧表面可以定义第一贯通孔HLE1。
布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154的至少一部分可以布置于第一贯通孔HLE1内。换句话说，布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154可以沿着定义第一贯通孔HLE1的第一贯通孔HLE1的内壁的表面而布置于第一贯通孔HLE1的内壁上。据此，布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153可以与氧化物半导体层135(或者氧化物半导体层135的第一源极/漏极区域135a)接触，并且可以相互物理和/或电连接。并且，布置于氧化物晶体管区域AR2的晶体管的第二源极/漏极电极154可以与氧化物半导体层135(或者氧化物半导体层135的第二源极/漏极区域135b)接触，并且可以相互物理和/或电连接。
布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154中的每一个可以与第一贯通孔HLE1的内壁(或者，定义第一贯通孔HLE1的氧化物半导体层135的侧表面)直接接触。
第一贯通孔HLE1可以定义第一凹槽图案RC1和第二凹槽图案RC2的一部分，并且可以在形成第一凹槽图案RC1和第二凹槽图案RC2的过程中一起形成第一贯通孔HLE1。对第一凹槽图案RC1和第二凹槽图案RC2的详细说明将进行后述。
即使布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154通过氧化物半导体层135的第一贯通孔HLE1的内壁而分别与氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b接触，布置于氧化物晶体管区域AR2的晶体管也可以顺畅地工作。
图7是根据一实施例的根据布置于氧化物晶体管区域的晶体管的栅极电压的驱动电流的曲线图。
参照图7，(a)的曲线图示出了在母体基板(Mother substrate，或者母基板)位于中心部而形成的显示面板中根据布置于氧化物晶体管区域的晶体管的栅极电压Vg的驱动电流Ids。(b)的曲线图示出了在母体基板(Mother substrate，或者母基板)位于边缘附近而形成的显示面板中根据布置于氧化物晶体管区域的晶体管的栅极电压Vg的驱动电流Ids。
在(a)的曲线图和(b)的曲线图中，A表示布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154借由接触孔而分别接触于氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b的情况。即，所述接触孔可以暴露氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b，并且可以不贯通氧化物半导体层135。在这种情况下，氧化物半导体层135可以不包括第一贯通孔HLE1。如一实施例，B表示布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153及第二源极/漏极电极154通过借由第一贯通孔HLE1暴露的氧化物半导体层135的侧表面而分别接触于氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b的情况。
观察(a)的曲线图及(b)的曲线图，在A的情况及B的情况下，随着布置于氧化物晶体管区域AR2的晶体管的栅极电压Vgs变化，驱动电流Ids都发生变化，并可以具有约0.24V的阈值电压Vth。布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153及第二源极/漏极电极154通过第一贯通孔HLE1而分别接触于氧化物半导体层135的第一源极/漏极区域135a及第二源极/漏极区域135b的情况(B)与通过诸如接触孔CNT1、CNT2的接触孔接触的情况(A)具有类似的元件特性。
换句话说，即使布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154通过第一贯通孔HLE1而分别接触于氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b，也能够容易地控制对应晶体管的导通(Turn-on)和截止(Turn-off)，据此，能够确保元件的可靠性。
因此，在借由一个掩模工艺而形成第一凹槽图案RC1、第二凹槽图案RC2以及接触孔CNT1、CNT2的情况下，能够减少掩模工艺的数量，因此能够提高工艺效率并且能够降低工艺成本。此外，即使借由一个掩模工艺而形成第一凹槽图案RC1、第二凹槽图案RC2以及接触孔CNT1、CNT2，也可以保持布置于氧化物晶体管区域AR2的晶体管的元件特性。
此外，在(a)的曲线图和(b)的曲线图中，布置于氧化物晶体管区域AR2的晶体管的元件特性类似。因此，在氧化物半导体层135包括第一贯通孔HLE1并且通过第一贯通孔HLE1接触于第一源极/漏极电极153和第二源极/漏极电极154的情况下，可以与母体基板的位置无关地保持布置于氧化物晶体管区域AR2的晶体管的元件特性。
再次参照图4至图6，在氧化物半导体层135上布置有第三栅极绝缘膜GI3。
第三栅极绝缘膜GI3可以包括第二贯通孔HLE2。第二贯通孔HLE2可以借由第三栅极绝缘膜GI3而定义。第二贯通孔HLE2可以在厚度方向上贯通第三栅极绝缘膜GI3。第二贯通孔HLE2可以与氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b重叠。第二贯通孔HLE2可以与第一贯通孔HLE1重叠。
即，第三栅极绝缘膜GI3不仅可以覆盖氧化物半导体层135的除了形成有凹槽图案RC1、RC2的部分之外的上表面，还可以覆盖氧化物半导体层135的侧表面。第三栅极绝缘膜GI3可以大体上布置于第一层间绝缘膜ILD1的整个表面。
第二贯通孔HLE2可以定义第一凹槽图案RC1和第二凹槽图案RC2的一部分，第二贯通孔HLE2可以在形成第一凹槽图案RC1和第二凹槽图案RC2的过程中一起形成。
第三栅极绝缘膜GI3可以包括硅化合物、金属氧化物等。例如，第三栅极绝缘膜GI3可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或彼此组合使用。
在第三栅极绝缘膜GI3上布置有第三导电层140。第三导电层140是栅极导电层，并可以包括布置于氧化物晶体管区域AR2的晶体管的第二栅极电极142。第三导电层140可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一种以上的金属。
在第三导电层140上布置有第二层间绝缘膜ILD2。第二层间绝缘膜ILD2可以包括第三贯通孔HLE3。第三贯通孔HLE3可以借由第二层间绝缘膜ILD2而定义。第三贯通孔HLE3可以在厚度方向上贯通第二层间绝缘膜ILD2。第三贯通孔HLE3可以与氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b重叠。第三贯通孔HLE3可以与第一贯通孔HLE1和第二贯通孔HLE2重叠。
第三贯通孔HLE3可以定义第一凹槽图案RC1和第二凹槽图案RC2的一部分，并且第三贯通孔HLE3可以在形成第一凹槽图案RC1和第二凹槽图案RC2的过程中一起形成。
第二层间绝缘膜ILD2可以包括硅化合物、金属氧化物等。例如，第二层间绝缘膜ILD2可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或彼此组合使用。
在第二层间绝缘膜ILD2上布置有第四导电层150。第四导电层150可以包括选自铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一种以上的金属。
第四导电层150是数据导电层，并且可以包括布置于硅晶体管区域AR1的晶体管的第一源极/漏极电极151和第二源极/漏极电极152以及布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154。
在布置于硅晶体管区域AR1的晶体管中，第一源极/漏极电极151可以通过贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、第一层间绝缘膜ILD1、第二栅极绝缘膜GI2和第一栅极绝缘膜GI1来暴露硅半导体层105的第一源极/漏极区域105a的接触孔CNT1，而与硅半导体层105的第一源极/漏极区域105a连接。第二源极/漏极电极152可以通过贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、第一层间绝缘膜ILD1、第二栅极绝缘膜GI2和第一栅极绝缘膜GI1来暴露硅半导体层105的第二源极/漏极区域105b的接触孔CNT2，而与硅半导体层105的第二源极/漏极区域105b连接。
显示面板10还可以包括第一凹槽图案RC1和第二凹槽图案RC2。第一凹槽图案RC1和第二凹槽图案RC2可以通过去除第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135及第一层间绝缘膜ILD1的至少一部分来定义。
例如，尽管不限于此，第一凹槽图案RC1和第二凹槽图案RC2可以通过在厚度方向上贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3和氧化物半导体层135并且去除第一层间绝缘膜ILD1的上部来定义。在这种情况下，第一凹槽图案RC1和第二凹槽图案RC2的侧壁可以利用第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135和第一层间绝缘膜ILD1而构成，第一凹槽图案RC1和第二凹槽图案RC2的底表面可以利用第一层间绝缘膜ILD1而构成。
在这种情况下，第一凹槽图案RC1和第二凹槽图案RC2中的每一个可以包括氧化物半导体层135的第一贯通孔HLE1、第三栅极绝缘膜GI3的第二贯通孔HLE2和第二层间绝缘膜ILD2的第三贯通孔HLE3。换句话说，定义第一凹槽图案RC1的第一凹槽图案RC1的侧壁和定义第二凹槽图案RC2的第二凹槽图案RC2的侧壁中的每一个可以包括第一贯通孔HLE1的内壁、第二贯通孔HLE2的内壁和第三贯通孔HLE3的内壁。
在布置于氧化物晶体管区域AR2的晶体管中，第一源极/漏极电极153可以通过第一凹槽图案RC1而与氧化物半导体层135的第一源极/漏极区域135a物理和/或电连接。第二源极/漏极电极154可以通过第二凹槽图案RC2而与氧化物半导体层135的第二源极/漏极区域135b物理和/或电连接。
换句话说，在布置于氧化物晶体管区域AR2的晶体管中，第一源极/漏极电极153可以沿着第一凹槽图案RC1的侧表面和底表面而布置。第一源极/漏极电极153可以布置于定义第一凹槽图案RC1的第一贯通孔HLE1的内壁、第二贯通孔HLE2的内壁、第三贯通孔HLE3的内壁以及第一层间绝缘膜ILD1的侧表面和底表面上。在这种情况下，第一源极/漏极电极153可以与氧化物半导体层135的第一源极/漏极区域135a接触，并且第一源极/漏极电极153可以与氧化物半导体层135的第一源极/漏极区域135a物理和/或电连接。第二源极/漏极电极154也可以按相同方式构成。
尽管不限于此，第一凹槽图案RC1和第二凹槽图案RC2可以不与下部遮光图案122重叠。据此，即使通过去除第一层间绝缘膜ILD1的至少一部分来定义第一凹槽图案RC1和第二凹槽图案RC2，布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154与下部遮光图案122之间可以布置有第一层间绝缘膜ILD1，因此布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154可以与下部遮光图案122电绝缘。
第一凹槽图案RC1和第二凹槽图案RC2可以与接触孔CNT1、CNT2一起通过一个掩模工艺而形成。在这种情况下，不需要用于形成第一凹槽图案RC1和第二凹槽图案RC2的单独的掩模工艺，因此能够提高工艺效率并且能够降低工艺成本。对此的详细说明将进行后述。
在第四导电层150上可以布置有第一过孔层VIA1。第一过孔层VIA1可以包括无机绝缘物质或诸如丙烯酸系树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimidesresin)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(polyphenylenethers resin)、聚苯硫醚系树脂(polyphenylenesulfides resin)或苯并环丁烯(BCB：benzocyclobutene)等的有机绝缘物质。
过孔层VIA1可以布置于第二层间绝缘膜ILD2的上部而完全覆盖第二层间绝缘膜ILD2的上表面。在第一过孔层VIA1利用有机膜构成的情况下，尽管下部具有阶梯差，但是其上表面可以平坦。
在第一过孔层VIA1上布置有第五导电层160。第五导电层160可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)、铜(Cu)中的一种以上的金属。
第五导电层160可以包括阳极连接电极161。在第一过孔层VIA1布置有暴露布置于硅晶体管区域AR1的晶体管的第二源极/漏极电极152的接触孔CNT3，阳极连接电极161可以通过接触孔CNT3而与第二源极/漏极电极152连接。
在阳极连接电极161上布置有第二过孔层VIA2。第二过孔层VIA2可以包括无机绝缘物质或诸如丙烯酸系树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺系树脂(polyamides resin)、聚酰亚胺系树脂(polyimidesresin)、不饱和聚酯系树脂(unsaturated polyesters resin)、聚苯醚系树脂(polyphenylenethers resin)、聚苯硫醚系树脂(polyphenylenesulfides resin)或苯并环丁烯(BCB：benzocyclobutene)等的有机绝缘物质。
在第二过孔层VIA2上布置有阳极电极ANO。阳极电极ANO可以是按每个像素分离而布置的像素电极。阳极电极ANO可以通过贯通第二过孔层VIA2并暴露阳极连接电极161的一部分的接触孔CNT4而与阳极连接电极161电连接。
尽管不限于此，阳极电极ANO可以具有诸如铟-锡-氧化物(ITO：Indium-Tin-Oxide)、铟-锌-氧化物(IZO：Indium-Zinc-Oxide)、氧化锌(ZnO：Zinc Oxide)、氧化铟(In2O3：Indium Oxide)之类的逸出功较高的物质层和诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、铅(Pb)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或它们的混合物等的反射性物质层堆叠的堆叠膜结构。逸出功较高的层可以布置于反射性物质层的上层而布置为更靠近发光层EL。阳极电极ANO可以具有ITO/Mg、ITO/MgF、ITO/Ag、ITO/Ag/ITO的多层结构，但并不限于此。
在阳极电极ANO上可以布置有像素定义膜PDL。像素定义膜PDL可以包括局部暴露阳极电极ANO的开口部。像素定义膜PDL可以利用有机绝缘物质或无机绝缘物质构成。例如，像素定义膜PDL可以包括聚酰亚胺系树脂、丙烯酸系树脂、硅化合物、聚丙烯酸系树脂等中的至少一种而构成。
在像素限定膜PDL所暴露的阳极电极ANO上布置有发光层EL。发光层EL可以包括有机物质层。发光层的有机物质层包括有机发光层，并且还可以包括空穴注入/传输层和/或电子注入/传输层。
在发光层EL上可以布置有阴极电极CAT。阴极电极CAT可以是不区分像素PX而全面地布置的公共电极。阳极电极ANO、发光层EL和阴极电极CAT可以构成有机发光元件。
阴极电极CAT可以包括诸如Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF、Ba或者它们的化合物或混合物(例如，Ag和Mg的混合物等)之类的功函数较低的物质层。阴极电极CAT还可以包括布置于所述功函数较低的物质层上的透明金属氧化物层。
阳极电极ANO、发光层EL及阴极电极CAT可以构成有机发光元件。
在阴极电极CAT的上部布置有包括第一无机膜171、有机膜172及第二无机膜173的薄膜封装层170。在薄膜封装层170的端部，第一无机膜171和第二无机膜173可以彼此接触。有机膜172可以借由第一无机膜171和第二无机膜173而密封。
第一无机膜171及第二无机膜173分别可以包括硅氮化物、硅氧化物或硅氮氧化物等。有机膜172可以包括有机绝缘物质。
以下，对非显示区域NDA进行说明。
在显示面板10的非显示区域NDA中，可以依次布置有基板101、阻挡层102、缓冲层103、第一栅极绝缘膜GI1、第二栅极绝缘膜GI2、第一层间绝缘膜ILD1、第三栅极绝缘膜GI3、第二层间绝缘膜ILD2、第一过孔层VIA1、利用第五导电层160构成的连接布线、第二过孔层VIA2、像素定义膜PDL。
非显示区域NDA可以包括弯曲区域BA。弯曲区域BA可以包括通过局部去除一个以上的绝缘膜而形成且暴露基板101的第一弯曲开口OP1及第二弯曲开口OP2。具体而言，开口OP1、OP2可以通过局部去除阻挡层102、缓冲层103、第一栅极绝缘膜GI1、第二栅极绝缘膜GI2、第一层间绝缘膜ILD1、第二层间绝缘膜ILD2相互重叠的部分来形成。各个开口OP1、OP2可以借由局部去除的绝缘膜的侧壁来定义。
如图1所示，第一弯曲开口OP1及第二弯曲开口OP2形成为沿着宽度方向(换句话说，第一方向DR1)横穿弯曲区域BA。在平面图上，第一弯曲开口OP1布置于第二弯曲开口OP2的周围。在平面图上，第二弯曲开口OP2可以位于第一弯曲开口OP1内。第一弯曲开口OP1的宽度(在第二方向DR2上的宽度)可以大于第二弯曲开口OP2的宽度(在第二方向DR2上的宽度)。通过形成第一弯曲开口OP1和第二弯曲开口OP2，可以预先防止当显示装置1在弯曲区域BA弯曲时可能发生的弯曲应力。
第一弯曲开口OP1通过在厚度方向上贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、第一层间绝缘膜ILD1、第二栅极绝缘膜GI2及第一栅极绝缘膜GI1来定义。第一弯曲开口OP1可以暴露缓冲层103。第二弯曲开口OP2通过在第一弯曲开口OP1内贯通第一弯曲开口OP1所暴露的缓冲层103及阻挡层102而形成。
被第一弯曲开口OP1和第二弯曲开口OP2空出的空间可以利用第一过孔层VIA1填充。在第一过孔层VIA1上可以布置有第二过孔层VIA2和像素定义膜PDL。在非显示区域NDA中，可以省略第二过孔层VIA2和像素定义膜PDL中的至少一个。
以下，对根据一实施例的显示装置的制造方法进行说明。
图8至图12是根据一实施例的显示装置的制造方法的按工艺的剖视图。图10放大示出图9的一部分区域。
首先，参照图8，准备基板101，所述基板101定义了包括硅晶体管区域AR1和氧化物晶体管区域AR2的显示区域DA及布置在显示区域DA的周围的非显示区域NDA，并且在硅晶体管区域AR1布置有硅半导体层105。
接着，在基板101上依次堆叠阻挡层102及缓冲层103，在缓冲层103上形成硅半导体层用物质层之后，通过光刻工艺进行图案化，从而可以形成如图8所示的硅半导体层105。
接着，在形成有硅半导体层105的缓冲层103的整个表面形成第一栅极绝缘膜GI1。在第一栅极绝缘膜GI1上形成第一栅极电极111。可以在第一栅极绝缘膜GI1上的整个表面沉积第一导电层用物质层之后通过光刻工艺进行图案化来如图8所示地形成第一栅极电极111。
接着，在形成有第一栅极电极111的第一栅极绝缘膜GI1的整个表面形成第二栅极绝缘膜GI2。在第二栅极绝缘膜GI2上形成电容器Cst的第二电极121。可以在整个表面沉积第二导电层用物质层之后通过光刻工艺进行图案化来如图8所示地形成电容器Cst的第二电极121。
接着，在形成有电容器Cst的第二电极121的第二栅极绝缘膜GI2的整个表面形成第一层间绝缘膜ILD1。在第一层间绝缘膜ILD1上形成氧化物半导体层135。可以在整个表面沉积氧化物半导体层用物质层之后，通过光刻工艺进行图案化来如图8所示地形成氧化物半导体层135。
接着，在形成有氧化物半导体层135的第一层间绝缘膜ILD1的整个表面形成第三栅极绝缘膜GI3。在第三栅极绝缘膜GI3上形成第二栅极电极142。可以在整个表面沉积第三导电层用物质层之后，通过光刻工艺进行图案化来如图8所示地形成第二栅极电极142。
接着，在形成有第二栅极电极142的第三栅极绝缘膜GI3的整个表面形成第二层间绝缘膜ILD2。
接着，参照图9及图10，形成第一凹槽图案RC1、第二凹槽图案RC2、接触孔CNT1、CNT2以及第一弯曲开口OP1。
具体说明，可以通过一个掩模工艺来形成接触孔CNT1、CNT2、第一弯曲开口OP1以及第一凹槽图案RC1和第二凹槽图案RC2。即，接触孔CNT1、CNT2、第一弯曲开口OP1以及第一凹槽图案RC1和第二凹槽图案RC2可以借由同一个掩模而同时形成。
例如，在第二层间绝缘膜ILD2上形成图案化的光致抗蚀剂图案，并将其用作蚀刻掩模来蚀刻第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135、第一层间绝缘膜ILD1、第二栅极绝缘膜GI2及第一栅极绝缘膜GI1。由此，可以同时形成在显示区域DA暴露硅半导体层105的接触孔CNT1、CNT2以及在非显示区域NDA暴露缓冲层103的第一弯曲开口OP1。
并且，在形成接触孔CNT1、CNT2以及第一弯曲开口OP1的过程中，可以一起形成第一凹槽图案RC1及第二凹槽图案RC2。即，在将所述光致抗蚀剂图案用作蚀刻掩模来形成接触孔CNT1、CNT2以及第一弯曲开口OP1的过程中，可以通过去除第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135及第一层间绝缘膜ILD1的至少一部分来形成如图9所示的第一凹槽图案RC1及第二凹槽图案RC2。例如，在形成第一凹槽图案RC1及第二凹槽图案RC2的过程中，在厚度方向上贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3及氧化物半导体层135，并且可以去除第一层间绝缘膜ILD1的上部的一部分。
即，在形成第一凹槽图案RC1及第二凹槽图案RC2的过程中，可以一起形成氧化物半导体层135的第一贯通孔HLE1、第三栅极绝缘膜GI3的第二贯通孔HLE2及第二层间绝缘膜ILD2的第三贯通孔HLE3。
在这种情况下，可以通过一个掩模来形成接触孔CNT1、CNT2和第一凹槽图案RC1及第二凹槽图案RC2，所述接触孔CNT1、CNT2使布置于硅晶体管区域AR1的晶体管的第一源极/漏极电极151及第二源极/漏极电极152(参照图4)与硅半导体层105的第一源极/漏极区域105a及第二源极/漏极区域105b接触，所述第一凹槽图案RC1及第二凹槽图案RC2使布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153及第二源极/漏极电极154(参照图4)与氧化物半导体层135的第一源极/漏极区域135a及第二源极/漏极区域135b接触。因此，不需要用于分别形成接触孔CNT1、CNT2和第一凹槽图案RC1及第二凹槽图案RC2的单独的掩模工艺，因此能够减少掩模工艺的数量。进而，能够提高工艺效率并且能够降低工艺成本。
接着，参照图11，在第二层间绝缘膜ILD2上形成图案化的第四导电层150。第四导电层150可以包括布置于硅晶体管区域AR1的晶体管的第一源极/漏极电极151和第二源极/漏极电极152以及布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154。
图案化的第四导电层150可以借由掩模工艺而形成。例如，在第二层间绝缘膜ILD2上的整个表面沉积第四导电层用物质层。在所述沉积工艺中，第四导电层用物质层可以沉积至接触孔CNT1、CNT2以及第一凹槽图案RC1和第二凹槽图案RC2的内部。因此，布置于硅晶体管区域AR1的晶体管的第一源极/漏极电极151和第二源极/漏极电极152以及布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154分别可以电连接于硅半导体层105及氧化物半导体层135。
接着，在第四导电层用物质层上涂覆光致抗蚀剂层，并通过曝光及显影来形成光致抗蚀剂图案之后，将其用作蚀刻掩模来蚀刻第四导电层用物质层。之后，通过剥离或灰化工艺来去除光致抗蚀剂图案，从而完成如图11所示的图案化的第四导电层150。
在这种情况下，布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154分别可以沿着第一凹槽图案RC1和第二凹槽图案RC2的表面而布置。据此，布置于氧化物晶体管区域AR2的晶体管的第一源极/漏极电极153和第二源极/漏极电极154分别可以接触氧化物半导体层135的第一源极/漏极区域135a和第二源极/漏极区域135b，并且可以相互物理和/或电连接。
接着，参照图12，在非显示区域NDA中形成第二弯曲开口OP2。在非显示区域NDA中，在借由第一弯曲开口OP1而暴露的缓冲层103上形成图案化的光致抗蚀剂图案，并将其用作蚀刻掩模来蚀刻缓冲层103及阻挡层102。由此，可以在非显示区域NDA形成暴露基板101的第二弯曲开口OP2。
以下，对另一实施例进行说明。在以下实施例中，将省略或简化与已说明的实施例相同的构成的说明，将以不同之处为主进行说明。
图13是根据另一实施例的显示面板的剖视图。
参照图13，与图4的实施例的不同之处在于，根据本实施例的显示面板10_1的第三栅极绝缘膜GI3_1可以被图案化。
具体而言，在氧化物半导体层135上可以布置有第三栅极绝缘膜GI3_1，但是与第一栅极绝缘膜GI1和第二栅极绝缘膜GI2不同，第三栅极绝缘膜GI3_1可以仅布置于一部分区域。即，第三栅极绝缘膜GI3_1可以覆盖氧化物半导体层135的沟道区域135c，并可以暴露第一源极/漏极区域135a和第二源极/漏极区域135b及氧化物半导体层135的侧表面。第三栅极绝缘膜GI3_1可以具有与上部的第二栅极电极142实质上相同的图案形状。第三栅极绝缘膜GI3_1可以通过将第三导电层140用作蚀刻掩模来蚀刻第三栅极绝缘膜用物质层来进行图案化，但并不限于此。
在这种情况下，接触孔CNT1、CNT2及第一弯曲开口OP1中的每一个可以在厚度方向上贯通第二层间绝缘膜ILD2、第一层间绝缘膜ILD1、第二栅极绝缘膜GI2和第一栅极绝缘膜GI1，来暴露硅半导体层105和缓冲层103中的每一个。并且，可以通过在厚度方向上贯通第二层间绝缘膜ILD2和氧化物半导体层135并去除第一层间绝缘膜ILD1的至少一部分来定义第一凹槽图案RC1和第二凹槽图案RC2。
即使在这种情况下，由于第一凹槽图案RC1和第二凹槽图案RC2以及接触孔CNT1、CNT2也可以借由一个掩模工艺而形成，因此能够提高工艺效率并且能够降低工艺成本。并且，由于仅在一部分区域布置第三栅极绝缘膜GI3_1，因此能够减小显示面板10_1的厚度。
图14是根据又一实施例的显示面板的剖视图。
参照图14，与图4的实施例的不同之处在于，通过去除第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135、第一层间绝缘膜ILD1和第二栅极绝缘膜GI2的至少一部分来定义根据本实施例的显示面板10_2的第一凹槽图案RC1_2和第二凹槽图案RC2_2。例如，可以通过在厚度方向上贯通第二层间绝缘膜ILD2、第三栅极绝缘膜GI3、氧化物半导体层135和第一层间绝缘膜ILD1并去除第二栅极绝缘膜GI2的上部的一部分来定义第一凹槽图案RC1_2和第二凹槽图案RC2_2。
即使在这种情况下，第一凹槽图案RC1_2和第二凹槽图案RC2_2以及接触孔CNT1、CNT2也可以借由一个掩模工艺而形成，从而能够提高工艺效率并且能够降低工艺成本。此外，第一凹槽图案RC1_2和第二凹槽图案RC2_2可以根据需要而形成为多样的结构。
以上，参照附图对本发明的实施例进行了说明，但只要是在本发明所属技术领域中具有普通知识的人员，便可以理解在不改变本发明的其技术思想或必要特征的情况下能够以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面均为示例性的，而不是限定性的。

Claims (20)

1.一种显示装置，包括：
基板；
第一半导体层，布置于所述基板上，并包括氧化物半导体；
第一栅极绝缘膜，布置于所述第一半导体层上；
第一导电层，布置于所述第一栅极绝缘膜上；
第一层间绝缘膜，布置于所述第一导电层上；以及
第二导电层，布置于所述第一层间绝缘膜上并通过贯通孔与所述第一半导体层连接，
其中，所述贯通孔包括：
第一贯通孔，在厚度方向上贯通所述第一层间绝缘膜；以及
第二贯通孔，与所述第一贯通孔重叠并贯通所述第一半导体层，
所述第二导电层接触于在所述第二贯通孔的内壁暴露的所述第一半导体层的侧表面。
2.根据权利要求1所述的显示装置，还包括：
第一晶体管，包括有源层、与所述有源层重叠的栅极电极以及与所述有源层电连接的第一源极/漏极电极和第二源极/漏极电极，
其中，所述第一晶体管的所述有源层利用所述第一半导体层构成，所述第一晶体管的所述栅极电极利用所述第一导电层构成，所述第一晶体管的所述第一源极/漏极电极和所述第二源极/漏极电极利用所述第二导电层构成，
所述第一晶体管的所述有源层和所述第一晶体管的所述第一源极/漏极电极及所述第二源极/漏极电极通过所述贯通孔而相互接触。
3.根据权利要求2所述的显示装置，还包括：
发光元件；
第二晶体管，根据施加于其栅极电极的电压而控制流向所述发光元件的驱动电流；以及
第三晶体管，与所述第二晶体管的第一源极/漏极电极连接并被施加数据电压，
其中，所述第一晶体管布置于所述第二晶体管的第二源极/漏极电极与所述第二晶体管的所述栅极电极之间，
所述第二晶体管的有源层及所述第三晶体管的有源层利用包括非氧化物半导体的第二半导体层构成。
4.根据权利要求3所述的显示装置，其中，
所述第一晶体管是NMOS晶体管，所述第二晶体管及所述第三晶体管是PMOS晶体管。
5.根据权利要求2所述的显示装置，其中，
所述第一晶体管的所述有源层包括：沟道区域，与所述第一晶体管的所述栅极电极重叠；以及第一源极/漏极区域和第二源极/漏极区域，分别布置于所述沟道区域的一侧及另一侧，
其中，所述贯通孔布置于所述第一源极/漏极区域和所述第二源极/漏极区域中的至少一个。
6.根据权利要求1所述的显示装置，其中，
借由所述第二贯通孔而暴露的所述第一半导体层的所述侧表面与所述第二导电层直接接触。
7.根据权利要求1所述的显示装置，还包括：
第二半导体层，布置于所述基板上，并包括非氧化物半导体；
第二栅极绝缘膜，布置于所述第二半导体层上；
第三导电层，布置于所述第二栅极绝缘膜上；以及
第二层间绝缘膜，布置于所述第三导电层上，
其中，所述第一半导体层布置于所述第二层间绝缘膜上。
8.根据权利要求7所述的显示装置，还包括：
第三栅极绝缘膜，布置于所述第二栅极绝缘膜与所述第二层间绝缘膜之间；以及
下部遮光图案，布置于所述第三栅极绝缘膜与所述第二层间绝缘膜之间并与所述第一半导体层重叠。
9.根据权利要求8所述的显示装置，其中，
所述第一导电层和所述第二导电层中的任意一个与所述下部遮光图案电连接。
10.根据权利要求1所述的显示装置，其中，
所述第一栅极绝缘膜覆盖所述第一半导体层并布置于所述基板的整个区域上，
所述贯通孔还包括：第三贯通孔，在厚度方向上贯通所述第一栅极绝缘膜。
11.根据权利要求1所述的显示装置，其中，
所述第一栅极绝缘膜包括与所述第一导电层相同的图案，并暴露所述第一半导体层的侧表面。
12.一种显示装置，包括：
发光元件；
第一晶体管，根据施加于其栅极电极的电压而控制流向所述发光元件的驱动电流；以及
第二晶体管，布置于所述第一晶体管的第二源极/漏极电极与所述第一晶体管的栅极电极之间，
其中，所述第一晶体管包括利用第一半导体层构成的第一有源层，所述第二晶体管包括利用与所述第一半导体层不同的第二半导体层构成的第二有源层，
所述第二晶体管的所述第二有源层包括在厚度方向上贯通的贯通孔，
所述第二晶体管的第一源极/漏极电极和第二源极/漏极电极通过定义所述贯通孔的所述第二有源层的侧表面而与所述第二有源层接触。
13.根据权利要求12所述的显示装置，其中，
所述第二晶体管的所述第二有源层包括：沟道区域，与所述第二晶体管的栅极电极重叠；以及
第一源极/漏极区域和第二源极/漏极区域，分别布置于所述沟道区域的一侧及另一侧，
其中，所述贯通孔布置于所述第一源极/漏极区域和所述第二源极/漏极区域中的至少一个。
14.根据权利要求13所述的显示装置，其中，
所述贯通孔包括：
第一贯通孔，布置于所述第二有源层的所述第一源极/漏极区域；以及
第二贯通孔，布置于所述第二有源层的所述第二源极/漏极区域，
其中，所述第二晶体管的所述第一源极/漏极电极与借由所述第一贯通孔而暴露的所述第二有源层的所述第一源极/漏极区域的侧表面直接接触，所述第二晶体管的所述第二源极/漏极电极与借由所述第二贯通孔而暴露的所述第二有源层的所述第二源极/漏极区域的侧表面直接接触。
15.根据权利要求14所述的显示装置，其中，
所述第一半导体层包括非氧化物半导体，所述第二半导体层包括氧化物半导体。
16.根据权利要求15所述的显示装置，其中，
所述第一晶体管是PMOS晶体管，所述第二晶体管是NMOS晶体管。
17.根据权利要求12所述的显示装置，还包括：
第三晶体管，与所述第一晶体管的第一源极/漏极电极电连接并被施加数据信号，
其中，所述第三晶体管的第三有源层利用所述第一半导体层构成。
18.一种显示装置的制造方法，包括如下步骤：
准备布置有第一半导体层的基板、布置于所述第一半导体层上的第一栅极绝缘膜、所述第一栅极绝缘膜上的第一导电层、所述第一导电层上的第一层间绝缘膜、所述第一层间绝缘膜上的第二半导体层、所述第二半导体层上的第二栅极绝缘膜、所述第二栅极绝缘膜上的第二导电层以及所述第二导电层上的第二层间绝缘膜；以及
通过第一蚀刻掩模，形成在厚度方向上贯通所述第二层间绝缘膜、所述第二栅极绝缘膜、所述第一层间绝缘膜及所述第一栅极绝缘膜并暴露第一半导体层的接触孔和在厚度方向上贯通所述第二层间绝缘膜及所述第二半导体层的贯通孔。
19.根据权利要求18所述的显示装置的制造方法，还包括如下步骤：
在所述第二层间绝缘膜上形成第三导电层，
其中，所述第三导电层通过所述贯通孔而与所述第二半导体层连接。
20.根据权利要求18所述的显示装置的制造方法，其中，
所述第一半导体层包括非氧化物半导体，所述第二半导体层包括氧化物半导体。
CN202111484061.6A 2020-12-28 2021-12-07 显示装置及显示装置的制造方法 Pending CN114759042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200184673A KR20220094259A (ko) 2020-12-28 2020-12-28 표시 장치 및 표시 장치의 제조 방법
KR10-2020-0184673 2020-12-28

Publications (1)

Publication Number Publication Date
CN114759042A true CN114759042A (zh) 2022-07-15

Family

ID=82119104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111484061.6A Pending CN114759042A (zh) 2020-12-28 2021-12-07 显示装置及显示装置的制造方法

Country Status (3)

Country Link
US (1) US20220208923A1 (zh)
KR (1) KR20220094259A (zh)
CN (1) CN114759042A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101900653B1 (ko) * 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102577900B1 (ko) * 2018-06-12 2023-09-13 삼성디스플레이 주식회사 유기발광 표시장치
KR20200048910A (ko) * 2018-10-31 2020-05-08 엘지디스플레이 주식회사 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20220094259A (ko) 2022-07-06
US20220208923A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US11594587B2 (en) Display device
US11404508B2 (en) Display device and method thereof of reduced masks
KR20210027688A (ko) 표시 장치
US20220293640A1 (en) Display device
CN114759042A (zh) 显示装置及显示装置的制造方法
US11765947B2 (en) Display device and method for fabricating the same
CN113257873A (zh) 显示装置和制造显示装置的方法
US11844238B2 (en) Display device
KR20210142046A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220025987A (ko) 표시 장치
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20220112901A (ko) 표시 장치
KR20210103017A (ko) 표시 장치 및 표시 장치의 제조 방법
CN218998741U (zh) 显示装置
US11942488B2 (en) Display device and method of fabricating the same
US11706954B2 (en) Display device
US20220165832A1 (en) Display device
KR20220092698A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination