CN114756484A - 一种背板与主板连接端口识别系统、方法和服务器 - Google Patents
一种背板与主板连接端口识别系统、方法和服务器 Download PDFInfo
- Publication number
- CN114756484A CN114756484A CN202210476732.2A CN202210476732A CN114756484A CN 114756484 A CN114756484 A CN 114756484A CN 202210476732 A CN202210476732 A CN 202210476732A CN 114756484 A CN114756484 A CN 114756484A
- Authority
- CN
- China
- Prior art keywords
- port
- downlink
- ports
- controller
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 30
- 238000013507 mapping Methods 0.000 claims description 9
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0004—Parallel ports, e.g. centronics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种背板与主板连接端口识别系统、方法和服务器。该系统包括：主板的第一控制器、串并转换芯片和若干下行端口，第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号，串并转换芯片的每个并行IO端口均通过单根信号线与对应下行端口连接，串并转换芯片按照频率将PWM信号分配给与各个并行IO端口连接的下行端口；背板的上行端口和第二控制器，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的第二控制器的IO端口连接，第二控制器配置用于解析各个上行端口接收的PWM信号以确定每个上行端口与下行端口的对应关系。本发明的方案实现更多需求的扩展，节省背板的IO资源。
Description
技术领域
本发明涉及服务器领域，尤其涉及一种背板与主板连接端口识别系统、方法和服务器。
背景技术
随着服务器可拓展化的发展，服务器主板设计更趋向于模块化来实现不同业务板卡的拓展，当面对不同业务需求时，可以搭配各种子卡如硬盘背板。主板会设置更多的下行端口通过线缆扩展到各个硬盘背板。背板需要通过上行端口的标识信息确定本板卡的各个上行端口接到了主板的哪一个下行端口，建立起背板硬盘与主板下行端口的一一对应关系，从而实现背板管理。由于主板各种配置需求的增多，下行端口上信号数量需求越来越多，在下行端口总引脚(pin)数不变的情况下，需要有一种占用更少下行端口连接器pin数的方法实现背板对主板下行端口的识别。
目前，传统背板与主板连接端口识别主要通过上下拉电阻配置不同连接器的地址信息，背板的CPLD通过读取每个连接器的上下拉信息判断背板对应连接器连接到主板的哪一个端口，从而实现背板硬盘与主板下行端口的一一对应。当主板的每个下行端口有n个信号，这些信号通过在主板上拉或下拉表现为静态的高电平和低电平。当线缆连接器主板下行端口和背板上行端口时，背板的CPLD接收到主板n个上下拉信号可以区分主板2n个下行端口。如图1所示，假设一个8路(8*CPU)系统，每个CPU 10个下行端口，共80个下行端口，则需要7个信号区分背板当前上行端口接到主板的哪一个下行端口。然而传统的端口识别方式存在以下缺陷：一方面，对于主板而言此种方式需要占用主板下行端口的引脚数较多，可扩展性差；另一方面，对于背板而言此种方式占用背板CPLD更多的IO。
发明内容
有鉴于此，有必要针对背板对所接主板端口的识别，并改善服务器主板与背板互联连接器引脚数紧张的问题，本发明提供一种背板与主板连接端口识别系统、方法和服务器。
根据本发明的第一方面，本发明提供了一种背板与主板连接端口识别系统，所述系统包括：
主板，所述主板上设置有第一控制器、串并转换芯片和若干下行端口，所述第一控制器通过串行总线向所述串并转换芯片发送用于区分各个下行端口的PWM信号，所述串并转换芯片具有与若干下行端口一一对应的若干并行IO端口，每个并行IO端口均通过单根信号线与对应下行端口连接，所述串并转换芯片配置用于按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
背板，所述背板上设置有与至少一个上行端口和第二控制器，所述第二控制器具有与每个上行端口一一对应的IO端口，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的IO端口连接，所述第二控制器配置用于解析各个上行端口接收的PWM信号以确定每个上行端口与下行端口的对应关系。
在一些实施例中，所述第一控制器配置为根据预设PWM信号频率与下行端口映射关系发送不同频率的PWM信号，其中，不同下行端口对应的不同频率的PWM信号。
在一些实施例中，各个下行端口对应的PWM信号的频率呈等差数列排布。
在一些实施例中，所述串并转换芯片配置用于解析接收到PWM信号的频率，并根据所述预设PWM信号频率与下行端口映射关系将PWM信号分配给与下行端口连接的并行IO端口。
在一些实施例中，所述第二控制器配置用于解析各个上行端口接收的PWM信号的频率，并根据各个上行端口接收的PWM信号的频率与所述预设PWM信号频率与下行端口映射关系的匹配结果确定各个上行端口对应的下行端口。
在一些实施例中，所述第一控制器与所述串并转换芯片通过两线制串行信号连接，所述两线制串行信号包括时钟信号和数据信号。
在一些实施例中，所述第一控制器和所述第二控制器均为复杂可编程逻辑器件。
在一些实施例中，所述若干下行端口为主板上的至少一个CPU的扩展端口。
根据本发明的第二方面，本发明提供了一种背板与主板连接端口识别方法，所述方法采用以上所述的系统，所述方法包括：
主板上的第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号；
主板上的串并转换芯片解析所述PWM信号的频率，并按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
各个下行端口通过线缆将PWM信号发送到与各下行端口连接的上行端口；
背板上的第二控制器通过解析各上行端口的PWM信号的频率确定每个上行端口与下行端口的对应关系。
根据本发明的第三方面，本发明还提供了一种服务器，所述服务器包括以上所述的一种背板与主板连接端口识别系统。
上述一种背板与主板连接端口识别系统、方法和服务器至少具备以下有益技术效果：基于同频率的PWM信号区分主板的下行端口，使用单信号实现不同主板下行端口的区分，节省主板下行端口引脚数，实现更多需求的扩展，同时在背板上也采用单根信号传输识别信息，节省背板的IO资源，显著地降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为传统背板与主板连接端口识别系统的示意图；
图2为本发明一个实施例提供的一种背板与主板连接端口识别系统的结构示意图；
图3为本发明又一个实施例提供的一种背板与主板连接端口识别方法的流程示意图。
【附图标记说明】
100：主板；
110：第一控制器；120：串并转换芯片；121：并行IO端口；130：下行端口；
200：背板；
210：上行端口；220：第二控制器；221：IO端口。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
在本发明的描述中，需要理解的是，术语"中心"、"纵向"、"横向"、"长度"、"宽度"、"厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"竖直"、"水平"、"顶"、"底"、"内"、"外"、"顺时针"、"逆时针"等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语"第一"、"第二"仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有"第一"、"第二"的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，"多个"的含义是两个或两个以上，除非另有明确具体的限定。此外，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在一些实施例中，请参照图2所示，本发明提供了一种背板与主板连接端口识别系统，具体该系统包括以下结构：
主板100，所述主板100上设置有第一控制器110、串并转换芯片120和若干下行端口130，所述第一控制器110通过串行总线向所述串并转换芯片120发送用于区分各个下行端口130的PWM信号，所述串并转换芯片120具有与若干下行端口一一对应的若干并行IO端口121，每个并行IO端口121均通过单根信号线与对应下行端口130连接，所述串并转换芯片120配置用于按照频率将所述PWM信号分配给与各个并行IO端口121连接的下行端口130；其中，下行端口即Down Stream Port，简称DSP；PWM即Pulse Width Modulation，是指脉冲宽度调制信号。
背板200，所述背板200上设置有至少一个上行端口210和第二控制器220，所述第二控制器220具有与每个上行端口一一对应的IO端口221，每个上行端口210一端通过线缆与某一下行端口130连接，另一端通过单根信号线与对应的IO端口221连接，所述第二控制器220配置用于解析各个上行端口210接收的PWM信号以确定每个上行端口210与下行端口130的对应关系。其中，上行端口即Up Stream Port，简称USP。
上述一种背板与主板连接端口识别系统至少具备以下有益技术效果：基于同频率的PWM信号区分主板的下行端口，使用单信号实现不同主板下行端口的区分，节省主板下行端口引脚数，实现更多需求的扩展，同时在背板上也采用单根信号传输识别信息，节省背板的IO资源，显著地降低了生产成本。
在一些实施例中，所述第一控制器配110置为根据预设PWM信号频率与下行端口映射关系发送不同频率的PWM信号，其中，不同下行端口对应的不同频率的PWM信号。
在一些实施例中，各个下行端口130对应的PWM信号的频率呈等差数列排布。
在一些实施例中，所述串并转换芯片120配置用于解析接收到PWM信号的频率，并根据所述预设PWM信号频率与下行端口映射关系将PWM信号分配给与下行端口130连接的并行IO端口121。
在一些实施例中，所述第二控制器220配置用于解析各个上行端口210接收的PWM信号的频率，并根据各个上行端口210接收的PWM信号的频率与所述预设PWM信号频率与下行端口映射关系的匹配结果确定各个上行端口210对应的下行端口130。
在一些实施例中，所述第一控制器110与所述串并转换芯片120通过两线制串行信号连接，所述两线制串行信号包括时钟信号和数据信号。
在一些实施例中，所述第一控制器110和所述第二控制器220均为复杂可编程逻辑器件。
在一些实施例中，所述若干下行端口130为主板上的至少一个CPU的扩展端口。
在又一个实施例中，请再次参照图2所示，为了便于理解本发明的技术方案，下面以包括n(n为大于等于2的整数)个下行端口(记作DSP 0至DSP n)和n个上行端口(记作USP0至USP n)的情形为例，本实施例旨在采用单一信号实现背板CPLD识别主板下行端口，具体来说本实施例的一种背板与主板连接端口识别系统包括：主板上的CPLD0，串并转换芯片I/O expander，主板的下行端口，背板的上行端口，背板的CPLD1组成。主板CPLD0通过两线制串行总线与主板IO expander相连。IO expander的n个IO与n个下行端口相连。主板下行端口与背板上行端口通过线缆连接，背板每个上行端口有一个信号与背板的CPLD1相连。背板的CPLD1增加对收到PWM信号频率确定方法，并增加不同PWM频率与主板下行端口一一对应关系的配置表。
请结合图3所示，下面详细说明背板上行端口与主板上行端口的识别的方式：
首先，主板CPLD0将不同频率PWM信息(如PWM0信号频率为1kHz，PWMn信号频率为nkHz)通过两线制串行信号CLK/DATA给到主板IO expander；
然后，IO expander将接收到的串行信号转换为并行的PWM0～PWMn，不同频率的PWM0～PWMn按对应关系分别连接到主板的下行端口0～n。
进一步地，背板上行端口根据需求通过线缆连接到主板下行端口0～n中某一或某几个端口。PWM信号通过线缆连接的端口传入背板的上行端口。进而背板上行端口将PWM信号传递给背板的CPLD1。
最后，当背板的CPLD1持续接收背板不同上行端口的PWM信号，并以1S为周期收集脉冲个数，当脉冲个数在[1000n-500,1000n+500]，则认为此PWM信号频率为n kHz。背板的CPLD1通过获取到的PWM频率与自身预设的PWM频率与主板下行端口配置表比对，最终确定该上行端口实际接在主板哪一个下行端口，背板的CPLD1确定对应背板上行端口接的主板下行端口后，实现对背板对应端口的管理。
本实施例的一种背板与主板连接端口识别系统具有以下有益技术效果：主板CPLD将不同频率PWM写入串行总线，主板IO expander将串行总线转换为不同PWM信号，实现了使用单信号实现不同主板下行端口的区分，节省主板下行端口pin数实现更多需求的扩展，此外背板CPLD通过1S内接收脉冲个数判断PWM频率，节省背板CPLD IO资源，节省成本。
根据本发明的又一方面，本发明还提供了一种背板与主板连接端口识别方法，所述方法采用以上实施例所述的背板与主板连接端口识别系统，所述方法包括以下步骤：
主板上的第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号；
主板上的串并转换芯片解析所述PWM信号的频率，并按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
各个下行端口通过线缆将PWM信号发送到与各下行端口连接的上行端口；
背板上的第二控制器通过解析各上行端口的PWM信号的频率确定每个上行端口与下行端口的对应关系。
上述一种背板与主板连接端口识别方法至少具备以下有益技术效果：基于同频率的PWM信号区分主板的下行端口，使用单信号实现不同主板下行端口的区分，节省主板下行端口引脚数，实现更多需求的扩展，同时在背板上也采用单根信号传输识别信息，节省背板的IO资源，显著地降低了生产成本。
根据本发明又一方面，本发明还提供了一种服务器，所述服务器包括以上实施例所述的一种背板与主板连接端口识别系统。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种背板与主板连接端口识别系统，其特征在于，所述系统包括：
主板，所述主板上设置有第一控制器、串并转换芯片和若干下行端口，所述第一控制器通过串行总线向所述串并转换芯片发送用于区分各个下行端口的PWM信号，所述串并转换芯片具有与若干下行端口一一对应的若干并行IO端口，每个并行IO端口均通过单根信号线与对应下行端口连接，所述串并转换芯片配置用于按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
背板，所述背板上设置有至少一个上行端口和第二控制器，所述第二控制器具有与每个上行端口一一对应的IO端口，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的IO端口连接，所述第二控制器配置用于解析各个上行端口接收的PWM信号以确定每个上行端口与下行端口的对应关系。
2.根据权利要求1所述的系统，其特征在于，所述第一控制器配置为根据预设PWM信号频率与下行端口映射关系发送不同频率的PWM信号，其中，不同下行端口对应的不同频率的PWM信号。
3.根据权利要求2所述的系统，其特征在于，各个下行端口对应的PWM信号的频率呈等差数列排布。
4.根据权利要求2所述的系统，其特征在于，所述串并转换芯片配置用于解析接收到PWM信号的频率，并根据所述预设PWM信号频率与下行端口映射关系将PWM信号分配给与下行端口连接的并行IO端口。
5.根据权利要求4所述的系统，其特征在于，所述第二控制器配置用于解析各个上行端口接收的PWM信号的频率，并根据各个上行端口接收的PWM信号的频率与所述预设PWM信号频率与下行端口映射关系的匹配结果确定各个上行端口对应的下行端口。
6.根据权利要求1所述的系统，其特征在于，所述第一控制器与所述串并转换芯片通过两线制串行信号连接，所述两线制串行信号包括时钟信号和数据信号。
7.根据权利要求1所述的系统，其特征在于，所述第一控制器和所述第二控制器均为复杂可编程逻辑器件。
8.根据权利要求1所述的系统，其特征在于，所述若干下行端口为主板上的至少一个CPU的扩展端口。
9.一种背板与主板连接端口识别方法，其特征在于，所述方法采用权利要求1-8任意一项所述的系统，所述方法包括：
主板上的第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号；
主板上的串并转换芯片解析所述PWM信号的频率，并按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
各个下行端口通过线缆将PWM信号发送到与各下行端口连接的上行端口；
背板上的第二控制器通过解析各上行端口的PWM信号的频率确定每个上行端口与下行端口的对应关系。
10.一种服务器，其特征在于，所述服务器包括权利要求1-8任意一项所述的一种背板与主板连接端口识别系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210476732.2A CN114756484B (zh) | 2022-04-30 | 2022-04-30 | 一种背板与主板连接端口识别系统、方法和服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210476732.2A CN114756484B (zh) | 2022-04-30 | 2022-04-30 | 一种背板与主板连接端口识别系统、方法和服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114756484A true CN114756484A (zh) | 2022-07-15 |
| CN114756484B CN114756484B (zh) | 2023-08-04 |
Family
ID=82332437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210476732.2A Active CN114756484B (zh) | 2022-04-30 | 2022-04-30 | 一种背板与主板连接端口识别系统、方法和服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114756484B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108733612A (zh) * | 2018-05-23 | 2018-11-02 | 郑州云海信息技术有限公司 | 一种服务器硬盘sgpio信号的扩展系统及扩展方法 |
| CN112486873A (zh) * | 2020-12-14 | 2021-03-12 | 苏州浪潮智能科技有限公司 | 一种自动识别vpp地址的方法及系统 |
| US20220038305A1 (en) * | 2020-07-29 | 2022-02-03 | Astec International Limited | Systems, Devices And Methods For Automatically Addressing Serially Connected Slave Devices |
| CN114116415A (zh) * | 2021-11-29 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 |
-
2022
- 2022-04-30 CN CN202210476732.2A patent/CN114756484B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108733612A (zh) * | 2018-05-23 | 2018-11-02 | 郑州云海信息技术有限公司 | 一种服务器硬盘sgpio信号的扩展系统及扩展方法 |
| US20220038305A1 (en) * | 2020-07-29 | 2022-02-03 | Astec International Limited | Systems, Devices And Methods For Automatically Addressing Serially Connected Slave Devices |
| CN112486873A (zh) * | 2020-12-14 | 2021-03-12 | 苏州浪潮智能科技有限公司 | 一种自动识别vpp地址的方法及系统 |
| CN114116415A (zh) * | 2021-11-29 | 2022-03-01 | 苏州浪潮智能科技有限公司 | 一种硬盘背板、硬盘点灯控制系统、方法、装置及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114756484B (zh) | 2023-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104067248A (zh) | 用于根据不同协议的信号的复用器 | |
| CN112286857A (zh) | 一种支持多背板级联的服务器i2c总线分配方法与系统 | |
| US20080313381A1 (en) | Reconfigurable I/O card pins | |
| CN112463667A (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
| CN111475385B (zh) | 一种支持线缆混插的nvme硬盘背板点灯系统及方法 | |
| CN110824387B (zh) | 一种检测线缆连接的装置及方法 | |
| CN216817397U (zh) | 一种背板和转换卡 | |
| CN114756484B (zh) | 一种背板与主板连接端口识别系统、方法和服务器 | |
| CN113220614A (zh) | 一种自适应管理i2c和i3c设备的方法、系统及介质 | |
| CN114815991B (zh) | 一种retimer卡及支持多张retimer卡的服务器结构 | |
| CN102708085B (zh) | 一种用于PCI Express X8至CPCI Express X8的转接卡 | |
| CN112069109B (zh) | 一种延伸转接板和转接装置以及转接方法 | |
| CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
| CN111737174A (zh) | 一种兼容Tri-mode RAID功能的硬盘背板及其设计方法 | |
| CN108170619A (zh) | 一种PCIe设备的扩展装置 | |
| CN216217293U (zh) | 媒体服务器 | |
| CN111984486A (zh) | 一种cpu网络接口性能测试板卡、测试系统及测试方法 | |
| CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
| CN212061159U (zh) | 一种模块化设计、扩展性强的工控核心模块 | |
| CN114528236B (zh) | 一种硬盘背板通信装置、通信方法和一种服务器 | |
| CN219641826U (zh) | 一种适用于卫星测试的脉冲检测设备 | |
| CN114840461B (zh) | 服务器的扩展装置和服务器 | |
| CN114024857B (zh) | 带宽切换电路、系统及电子设备 | |
| CN218867408U (zh) | 一种可长距传输的新型fpc跨背板传输系统 | |
| CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |