CN114743991A - 显示面板及其制备方法、显示装置 - Google Patents

显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN114743991A
CN114743991A CN202210408010.3A CN202210408010A CN114743991A CN 114743991 A CN114743991 A CN 114743991A CN 202210408010 A CN202210408010 A CN 202210408010A CN 114743991 A CN114743991 A CN 114743991A
Authority
CN
China
Prior art keywords
electrode
display panel
layer
semiconductor layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210408010.3A
Other languages
English (en)
Inventor
王宏煜
陈榕
赖国昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202210408010.3A priority Critical patent/CN114743991A/zh
Publication of CN114743991A publication Critical patent/CN114743991A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供了一种显示面板及其制备方法、显示装置，涉及显示技术领域，用于提高显示面板的PPI，以及提高显示面板中薄膜晶体管动作的准确性。显示面板包括：衬底；薄膜晶体管，薄膜晶体管包括栅极、第一电极、第二电极和半导体层；沿垂直于显示面板所在平面的方向，第二电极位于第一电极远离衬底的一侧，半导体层与栅极至少部分交叠；第一电极和第二电极均与半导体层电连接；屏蔽层；沿垂直于显示面板所在平面的方向，屏蔽层位于第一电极和半导体层之间。

Description

显示面板及其制备方法、显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种显示面板及其制备方法、显示装置。
【背景技术】
随着显示技术的不断发展，消费者对于显示屏的要求不断提升。目前，包括液晶显示屏和有机发光显示屏等在内的各类显示器层出不穷。在此基础上还发展出了兼具触控、柔性、3D等功能的显示屏。目前，显示面板实现高分辨率显示的工艺较为复杂，成本较高。
【发明内容】
有鉴于此，本发明实施例提供了一种显示面板及其制备方法、显示装置，用以提高显示面板的PPI，以及提高显示面板中薄膜晶体管动作的准确性。
一方面，本发明实施例提供了一种显示面板，包括：
衬底；
薄膜晶体管，所述薄膜晶体管包括栅极、第一电极、第二电极和半导体层；沿垂直于所述显示面板所在平面的方向，所述第二电极位于所述第一电极远离所述衬底的一侧，所述半导体层与所述栅极至少部分交叠；所述第一电极和所述第二电极均与所述半导体层电连接；
屏蔽层；沿垂直于所述显示面板所在平面的方向，所述屏蔽层位于所述第一电极和所述半导体层之间。
另一方面，本发明实施例提供了一种显示面板的制备方法，包括：
提供衬底；
在所述衬底的一侧形成第一电极；
在所述第一电极远离所述衬底的一侧形成半导体层、第二电极、栅极和屏蔽层；沿垂直于所述显示面板所在平面的方向，所述半导体层与所述栅极至少部分交叠；所述第一电极和所述第二电极均与所述半导体层电连接，以形成包括半导体层、第一电极、第二电极和栅极的薄膜晶体管；所述屏蔽层位于所述第一电极和所述半导体层之间。
再一方面，本发明实施例提供了一种显示装置，包括上述的显示面板。
本发明实施例提供的显示面板及其制备方法、显示装置，沿垂直于显示面板所在平面的方向，通过将第二电极设置于第一电极远离衬底的一侧，与将第一电极和第二电极同层设置相比，在保证第一电极和第二电极的良好绝缘的情况下，可以将第一电极和第二电极在平行于衬底所在平面的方向上的距离尽量的压缩，有利于提高像素的开口率，进而提高显示面板的PPI。而且，本发明实施例通过在显示面板中设置位于第一电极和半导体层之间的屏蔽层，在显示面板进行显示时，可以降低第一电极和半导体层之间的信号干扰，有利于提高薄膜晶体管动作的准确性。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例提供的一种薄膜晶体管的俯视示意图；
图2为图1沿AA’的一种截面示意图；
图3为图1沿BB’的一种截面示意图；
图4为图1沿CC’的一种截面示意图；
图5为本发明实施例提供的另一种薄膜晶体管的俯视示意图；
图6为图5沿DD’的一种截面示意图；
图7为本发明实施例提供的一种显示面板的俯视示意图；
图8为本发明实施例提供的一种显示面板的制备方法的流程示意图；
图9为本发明实施例提供的一种显示装置的示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述薄膜晶体管的电极，但薄膜晶体管的电极不应限于这些术语。这些术语仅用来将薄膜晶体管的不同电极彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一电极也可以被称为第二电极，类似地，第二电极也可以被称为第一电极。
如背景技术部分所述，目前，显示面板的分辨率较低。在实现本发明实施例的过程中，发明人研究发现：以显示面板中每英寸所拥有的像素数量(Pixels Per Inch，简称PPI)为1000的产品为例，该分辨率的子像素在显示面板的行方向或列方向上的长度为8.47μm。若压缩子像素在行方向或列方向上的长度，其中薄膜晶体管在行方向上的长度势必将受到压缩。为避免薄膜晶体管中的源极和漏极相互短路，薄膜晶体管中的源极和漏极之间存在最短距离限制，因此，薄膜晶体管的长度存在最短距离要求，导致显示面板的分辨率无法被提升到需要的程度。
有鉴于此，本发明实施例提供了一种显示面板，该显示面板包括多个子像素，子像素包括薄膜晶体管。示例性的，如图1、图2、图3和图4所示，图1为本发明实施例提供的一种薄膜晶体管的俯视示意图，图2为图1沿AA’的一种截面示意图，图3为图1沿BB’的一种截面示意图，图4为图1沿CC’的一种截面示意图，该显示面板包括衬底1、薄膜晶体管2和屏蔽层3。薄膜晶体管2和屏蔽层3位于衬底1的同一侧。如图1所示，薄膜晶体管2包括栅极20、第一电极21、第二电极22和半导体层23；半导体层23与栅极20至少部分交叠；第一电极21和第二电极22均与半导体层23电连接。示例性的，第一电极21可以为源极，第二电极22可以为漏极；或者，第一电极21可以为漏极，第二电极22可以为源极，本发明实施例对此不作限定。
以第一电极21为源极，第二电极22为漏极为例，显示面板还包括多条扫描线、多条数据线和多个像素电极。扫描线与薄膜晶体管2的栅极20电连接，数据线与第一电极21电连接，像素电极与第二电极22电连接。在该显示面板显示时，在扫描线所提供的扫描信号的作用下，薄膜晶体管2导通，数据线所提供的数据信号可以通过薄膜晶体管2写入相应的像素电极，以驱动相应的子像素点亮。
在本发明实施例中，如图2所示，沿垂直于显示面板所在平面的方向，第二电极22位于第一电极21远离衬底1的一侧，即，在本发明实施例中，第一电极21和第二电极22位于不同的膜层。如此设置，可以将第一电极21在衬底1所在平面的正投影和第二电极22在衬底1所在平面的正投影之间的距离压缩的尽量小。例如，本发明实施例可以令第一电极21在衬底1所在平面的正投影和第二电极22在衬底1所在平面的正投影部分交叠。采用该设置方式，与将第一电极21和第二电极22同层设置相比，在保证第一电极21和第二电极22的良好绝缘的情况下，可以将第一电极21和第二电极22在平行于衬底1所在平面的方向上的距离尽量的压缩，有利于提高像素的开口率，进而提高显示面板的PPI。
继续参考图1、图3和图4所示，沿垂直于显示面板所在平面的方向，屏蔽层3位于第一电极21和半导体层23之间。在显示面板进行显示时，屏蔽层3的设置可以降低第一电极21和半导体层23之间的信号干扰，有利于提高薄膜晶体管2动作的准确性。
本发明实施例提供的显示面板，沿垂直于显示面板所在平面的方向，通过将第二电极22设置于第一电极21远离衬底1的一侧，与将第一电极21和第二电极22同层设置相比，在保证第一电极21和第二电极22的良好绝缘的情况下，可以将第一电极21和第二电极22在平行于衬底1所在平面的方向上的距离尽量的压缩，有利于提高像素的开口率，进而提高显示面板的PPI。而且，本发明实施例通过在显示面板中设置位于第一电极21和半导体层23之间的屏蔽层3，在显示面板进行显示时，可以降低第一电极21和半导体层23之间的信号干扰，有利于提高薄膜晶体管2动作的准确性。
特别地，对于增强现实(Augmented Reality，简称AR)设备或虚拟现实(VirtualReality，简称VR)设备来说，VR显示器需要超高的PPI以达到使用需求的清晰度需求。目前市面上的VR或AR产品通常PPI在500～1000左右。在确定视场角度的前提下，PPI越大，屏幕到眼睛的距离就可以做到越小，相应地，VR或AR设备的体积也可以减小。采用本发明实施例提供的设置方式，在将显示面板用于VR或AR产品时，无需采用高成本的硅基显示器的制备工艺，可以在目前已经的显示器制造工艺能力的范围内，突破工艺能力约束，实现PPI在1000～2000之间的显示需求。
示例性的，如图2所示，沿垂直于显示面板所在平面的方向，半导体层23位于第一电极21和第二电极22之间。第一电极21位于半导体层23靠近衬底1的一侧。如此设置，一方面可以使第一电极21起到对半导体层23进行遮挡，避免半导体层23中产生光生载流子的作用。另一方面，还可以简化显示面板的制作工序。
示例性的，如图3所示，半导体层23位于栅极20靠近衬底1的一侧，即，本发明实施例可以令薄膜晶体管20形成顶栅结构。如此设置，在制备该显示面板时，可以先制作半导体层23，然后制作栅极20。由于栅极20的面积相对较小，若先制作栅极20，然后制作半导体层23，在对应栅极20的侧面的位置处，半导体层23将在该位置处形成爬坡结构，导致半导体层23在该位置处容易断线，影响信号在半导体层23中的传输。采用本发明实施例提供的设置方式，有利于保证半导体层23的平坦性，避免在半导体层23中形成爬坡结构，从而有利于保证半导体层23的结构稳定性，避免半导体层23断线，以及有利于提高信号在半导体层23中的传输性能。
如图5和图6所示，图5为本发明实施例提供的另一种薄膜晶体管的俯视示意图，图6为图5沿DD’的一种截面示意图，半导体层23位于第一电极21远离衬底1的一侧；半导体层23在显示面板所在平面的正投影位于第一电极21在显示面板所在平面的正投影内。如此设置，可以令第一电极21起到承载半导体层23的作用，并且能够使第一电极21为半导体层23提供一个较为平坦的承载面，能够避免因半导体层23需要爬坡所导致的半导体层23断线的问题。需要说明的是，图5所示结构的中栅极20、第一电极21、半导体层23和屏蔽层3彼此之间的相对位置关系同样可以用图3所示的截面图进行示意，在此不再赘述。
示例性的，如图1和图3所示，显示面板还包括第一电极连接层41，第一电极连接层41用于连接半导体层23和第一电极21，结合图2和图3所示，第一电极连接层41与第二电极22同层设置。在将第一电极21和第二电极22异层设置，提高像素开口率的同时，通过令第一电极连接层41和第二电极22同层设置，可以避免在显示面板中增加新的膜层以及新的工序来连接第一电极21和半导体层23。
示例性的，如图1和图4所示，本发明实施例可以令屏蔽层3与栅极20电连接；沿垂直于显示面板所在平面的方向，半导体层23位于屏蔽层3和栅极20之间。如此设置，一方面可以使屏蔽层3屏蔽第一电极21对于半导体层23的沟道的影响。另外，通过将屏蔽层3和栅极20电连接，相当于使屏蔽层3作为薄膜晶体管2的底栅，将栅极20作为薄膜晶体管的顶栅，顶底双栅结构的设置，有利于增大薄膜晶体管2的开态电流。在本发明实施例中，如图1所示，半导体层23的沟道分别与屏蔽层3和栅极20交叠。如此设置，可以令屏蔽层3和栅极20与半导体层23中的同一区域交叠，避免将屏蔽层3和栅极20错开设置，有利于进一步提高像素的开口率。
或者，本发明实施例还可以令屏蔽层3可以与显示面板中的恒定电平信号线电连接。示例性的，恒定电平信号线可以为传输第一电源电压信号PVDD或第二电源电压信号PVEE的电源信号线。或者，也可以为传输固定高电位信号VGH或固定低电位信号VGL的走线。
示例性的，上述第一电极21的厚度大于等于第二电极22的厚度，第一电极21的厚度方向垂直于显示面板所在平面。如此设置，有利于降低第一电极21上信号传输的压降损失。
示例性的，如图7所示，图7为本发明实施例提供的一种显示面板的俯视示意图，显示面板包括多个像素组5，像素组5包括多个沿第一方向y排布的子像素；子像素包括像素电极7和上述薄膜晶体管2。显示面板还包括多条第一电极连接线61和多条扫描线62，第一电极连接线61沿第一方向y延伸，多条第一电极连接线61沿第二方向x排布。扫描线62沿第二方向x延伸，多条扫描线62沿第一方向y排布。第一方向y与第二方向x相互交叉。一条第一电极连接线61与像素组5中的多个薄膜晶体管2的第一电极21电连接。扫描线62与多个沿第二方向x排布的子像素50的薄膜晶体管2的栅极20电连接。
在本发明实施例中，第一电极连接线61与第一电极21同层设置。第一电极连接线61可以为数据线。本发明实施例通过将第一电极连接线61设置在与第二电极22不同的膜层，可以减少第一电极连接线61所在膜层的结构的数量，有利于增大第一电极连接线61的线宽减小第一电极连接线61的阻抗。扫描线62可以与薄膜晶体管2的栅极20同层设置。
显示面板还包括扫描驱动电极(未图示)和数据驱动电路(未图示)，扫描驱动电路通过多条扫描线62与显示面板中的多个子像素电连接，以向各个子像素提供扫描信号。数据驱动电路通过多条第一电极连接线61与显示面板中的多个像素组5电连接，以向各个子像素提供显示所需的数据信号。在显示面板进行显示时，沿显示面板的扫描顺序，多条扫描线62顺次输出扫描信号。在扫描信号的作用下，相应的薄膜晶体管2导通，与该薄膜晶体管2所电连接的第一电极连接线61传输的数据信号通过薄膜晶体管2写入相应的像素电极7，对相应的子像素进行充电。
如图7所示，沿垂直于显示面板所在平面的方向，第一电极连接线61和第二电极22不交叠。如此设置，可以减小第一电极连接线61和薄膜晶体管2的第二电极22之间的耦合电容。对于与同一条第一电极连接线61连接的这一个像素组5来说，在不同的子像素显示所需的数据电压不同时，在某一子像素充电完毕后，第一电极连接线61上所传输的数据信号需要发生变化。采用上述设置方式，在第一电极连接线61上所传输的数据信号发生变化时，对处于电压保持状态的像素电极7上的电压的影响可以保持在比较小的程度，有利于保证各个子像素能够稳定保持在所需亮度。
本发明实施例还提供了一种显示面板的制备方法，如图8所示，图8为本发明实施例提供的一种显示面板的制备方法的流程示意图，该制备方法包括：
步骤S1：提供衬底1；
步骤S2：在衬底1的一侧形成第一电极21；
步骤S3：在第一电极21远离衬底1的一侧形成半导体层23、第二电极22、栅极20和屏蔽层3；沿垂直于显示面板所在平面的方向，半导体层23与栅极20至少部分交叠；第一电极21和第二电极22均与半导体层23电连接，以形成包括半导体层23、第一电极21、第二电极22和栅极20的薄膜晶体管2；其中，屏蔽层3位于第一电极21和半导体层23之间。
本发明实施例提供的显示面板的制备方法，沿垂直于显示面板所在平面的方向，通过将第二电极22设置于第一电极21远离衬底1的一侧，与将第一电极21和第二电极22同层设置相比，在保证第一电极21和第二电极22的良好绝缘的情况下，可以将第一电极21和第二电极22在平行于衬底1所在平面的方向上的距离尽量的压缩，有利于提高像素的开口率，进而提高显示面板的PPI。而且，本发明实施例通过在显示面板中设置位于第一电极21和半导体层23之间的屏蔽层3，在显示面板进行显示时，可以降低第一电极21和半导体层23之间的信号干扰，有利于提高薄膜晶体管2动作的准确性。
可选的，结合图5和图6所示，半导体层23在显示面板所在平面的正投影位于第一电极21在显示面板所在平面的正投影内。
上述步骤S2中在衬底1的一侧形成第一电极21之后，以及，在上述步骤S3中在第一电极21远离衬底1的一侧形成半导体层23之前还包括：
步骤S31：在第一电极21和半导体层23之间形成第一绝缘层81。示例性的，第一绝缘层81可以对半导体层23起到保护作用的缓冲层。
示例性的，结合图1、图2和图3所示，上述步骤S3中的在第一电极21远离衬底1的一侧形成第二电极22和栅极20的方法包括：
步骤S32：在半导体层23远离衬底1的一侧形成第二绝缘层82；
步骤S33：在第二绝缘层82远离衬底1的一侧形成栅极20；
步骤S34：在栅极20远离衬底1的一侧形成第三绝缘层83；
步骤S35：形成第一通孔91、第二通孔92和第三通孔93。如图3所示，第一通孔91与第一电极21对应。第一通孔91贯穿第一绝缘层81、第二绝缘层82和第三绝缘层83。结合图2和图3所示，第二通孔92和第三通孔93均与半导体层23对应，第二通孔92贯穿第二绝缘层82和第三绝缘层83，第三通孔93贯穿第二绝缘层82和第三绝缘层83。其中，第一通孔91、第二通孔92和第三通孔93的制备可以采用光罩工艺，且，第一通孔91、第二通孔92和第三通孔93的制备可以采用一道工艺进行，有利于减少显示面板的制备工序。
步骤S36：在第三绝缘层83远离衬底1的一侧形成第一电极连接层41和第二电极22。如图3所示，第一电极连接层41填充第一通孔91和第二通孔92，以使第一电极21通过第一通孔91、第一电极连接层41和第二通孔92与半导体层23电连接。如图2所示，第二电极22填充第三通孔93，以使第二电极22通过第三通孔93与半导体层23电连接。
结合图2、图3和图4所示，上述第一绝缘层81包括层叠设置的第四绝缘层84和第五绝缘层85。上述步骤S3中，在第一电极21和半导体层23之间形成屏蔽层3的方法包括：
步骤S311：在第一电极21远离衬底1的一侧形成第四绝缘层84；
步骤S312：在第四绝缘层84远离衬底1的一侧形成屏蔽层3；
步骤S313：在屏蔽层3远离衬底1的一侧形成第五绝缘层85；
步骤S314：在第五绝缘层85远离衬底1的一侧形成半导体层23。
示例性的，结合图1和图4所示，本发明实施例可以令屏蔽层3与栅极20电连接；上述步骤S32形成第二绝缘层82之后，以及，步骤S33形成栅极20之前，制备方法还包括：形成贯穿第二绝缘层82和第五绝缘层85的第四通孔94，第四通孔94与屏蔽层3和栅极20对应，以使栅极20通过第四通孔94与屏蔽层3电连接。示例性的，形成第四通孔94可以采用光罩工艺。在本发明实施例中，制备具有如图1所示结构的显示面板，仅需七道光罩工艺，这七道光罩工艺分别用于形成第一电极21、屏蔽层3、第四通孔94、半导体层23、栅极20、第一通孔91和第二电极22。
本发明实施例还提供了一种显示装置，如图9所示，图9为本发明实施例提供的一种显示装置的示意图，该显示装置包括上述的显示面板100。其中，显示面板100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图9所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书、电视机、车载显示屏、增强现实(Augmented Reality，简称AR)设备或虚拟现实(Virtual Reality，简称VR)设备等任何具有显示功能的电子设备。
本发明实施例提供的显示装置，沿垂直于显示面板所在平面的方向，通过将显示面板中的薄膜晶体管的第二电极设置于第一电极远离衬底的一侧，与将第一电极和第二电极同层设置相比，在保证第一电极和第二电极的良好绝缘的情况下，可以将第一电极和第二电极在平行于衬底所在平面的方向上的距离尽量的压缩，有利于提高像素的开口率，进而提高显示面板的PPI。而且，本发明实施例通过在显示面板中设置位于第一电极和半导体层之间的屏蔽层，在显示面板进行显示时，可以降低第一电极和半导体层之间的信号干扰，有利于提高薄膜晶体管动作的准确性。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (16)

1.一种显示面板，其特征在于，包括：
衬底；
薄膜晶体管，所述薄膜晶体管包括栅极、第一电极、第二电极和半导体层；沿垂直于所述显示面板所在平面的方向，所述第二电极位于所述第一电极远离所述衬底的一侧，所述半导体层与所述栅极至少部分交叠；所述第一电极和所述第二电极均与所述半导体层电连接；
屏蔽层；沿垂直于所述显示面板所在平面的方向，所述屏蔽层位于所述第一电极和所述半导体层之间。
2.根据权利要求1所述的显示面板，其特征在于，沿垂直于所述显示面板所在平面的方向，所述半导体层位于所述第一电极和所述第二电极之间。
3.根据权利要求1所述的显示面板，其特征在于，所述半导体层位于所述栅极靠近所述衬底的一侧。
4.根据权利要求1所述的显示面板，其特征在于，所述半导体层位于第一电极远离所述衬底的一侧；所述半导体层在所述显示面板所在平面的正投影位于所述第一电极在所述显示面板所在平面的正投影内。
5.根据权利要求1所述的显示面板，其特征在于，还包括第一电极连接层，所述第一电极连接层用于连接所述半导体层和所述第一电极，所述第一电极连接层与所述第二电极同层设置。
6.根据权利要求1所述的显示面板，其特征在于，所述屏蔽层与所述栅极电连接；沿垂直于所述显示面板所在平面的方向，所述半导体层位于所述屏蔽层和所述栅极之间；所述半导体层的沟道分别与所述屏蔽层和所述栅极交叠。
7.根据权利要求1所述的显示面板，其特征在于，所述屏蔽层与恒定电平信号线电连接。
8.根据权利要求1所述的显示面板，其特征在于，所述第一电极的厚度大于等于所述第二电极的厚度，所述第一电极的厚度方向垂直于所述显示面板所在平面。
9.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括多个像素组，所述像素组包括多个沿第一方向排布的子像素；所述子像素包括所述薄膜晶体管；
所述显示面板还包括第一电极连接线，所述第一电极连接线与所述像素组中的多个所述第一电极电连接，所述第一电极连接线与所述第一电极同层设置。
10.根据权利要求9所述的显示面板，其特征在于，沿垂直于所述显示面板所在平面的方向，所述第一电极连接线和所述第二电极不交叠。
11.一种显示面板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底的一侧形成第一电极；
在所述第一电极远离所述衬底的一侧形成半导体层、第二电极、栅极和屏蔽层；沿垂直于所述显示面板所在平面的方向，所述半导体层与所述栅极至少部分交叠；所述第一电极和所述第二电极均与所述半导体层电连接，以形成包括半导体层、第一电极、第二电极和栅极的薄膜晶体管；所述屏蔽层位于所述第一电极和所述半导体层之间。
12.根据权利要求11所述的制备方法，其特征在于，所述半导体层在所述显示面板所在平面的正投影位于所述第一电极在所述显示面板所在平面的正投影内；
在所述衬底的一侧形成第一电极之后，以及，在所述第一电极远离所述衬底的一侧形成半导体层之前还包括：
在所述第一电极和所述半导体层之间形成第一绝缘层。
13.根据权利要求12所述的制备方法，其特征在于，
在所述第一电极远离所述衬底的一侧形成第二电极和栅极的方法包括：
在所述半导体层远离所述衬底的一侧形成第二绝缘层；
在所述第二绝缘层远离所述衬底的一侧形成栅极；
在所述栅极远离所述衬底的一侧形成第三绝缘层；
形成第一通孔、第二通孔和第三通孔，所述第一通孔与所述第一电极对应，所述第二通孔和所述第三通孔均与所述半导体层对应；所述第一通孔贯穿所述第一绝缘层、所述第二绝缘层和所述第三绝缘层，所述第二通孔贯穿所述第二绝缘层和所述第三绝缘层，所述第三通孔贯穿所述第二绝缘层和所述第三绝缘层；
在所述第三绝缘层远离所述衬底的一侧形成第一电极连接层和第二电极，所述第一电极连接层填充所述第一通孔和第二通孔；第二电极填充所述第三通孔，以使所述第一电极通过所述第一通孔、所述第一电极连接层和所述第二通孔与所述半导体层电连接，以及，使所述第二电极通过所述第三通孔与所述半导体层电连接。
14.根据权利要求11所述的制备方法，其特征在于，
在所述第一电极和所述半导体层之间形成所述屏蔽层的方法包括：
在所述第一电极远离所述衬底的一侧形成第四绝缘层；
在所述第四绝缘层远离所述衬底的一侧形成所述屏蔽层；
在所述屏蔽层远离所述衬底的一侧形成第五绝缘层；
在所述第五绝缘层远离所述衬底的一侧形成所述半导体层。
15.根据权利要求14所述的制备方法，其特征在于，所述屏蔽层与所述栅极电连接；
所述形成所述第二绝缘层之后，以及，所述形成所述栅极之前，所述制备方法还包括：
形成贯穿所述第二绝缘层和所述第五绝缘层的第四通孔，所述第四通孔与所述屏蔽层和所述栅极对应，以使所述栅极通过所述第四通孔与所述屏蔽层电连接。
16.一种显示装置，其特征在于，包括权利要求1-10任一项所述的显示面板。
CN202210408010.3A 2022-04-19 2022-04-19 显示面板及其制备方法、显示装置 Pending CN114743991A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210408010.3A CN114743991A (zh) 2022-04-19 2022-04-19 显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210408010.3A CN114743991A (zh) 2022-04-19 2022-04-19 显示面板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN114743991A true CN114743991A (zh) 2022-07-12

Family

ID=82281353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210408010.3A Pending CN114743991A (zh) 2022-04-19 2022-04-19 显示面板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN114743991A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
CN108231799A (zh) * 2018-01-30 2018-06-29 厦门天马微电子有限公司 一种显示面板、显示装置和显示面板的制造方法
CN109449211A (zh) * 2018-11-01 2019-03-08 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN109742158A (zh) * 2019-01-31 2019-05-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN110265484A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
CN108231799A (zh) * 2018-01-30 2018-06-29 厦门天马微电子有限公司 一种显示面板、显示装置和显示面板的制造方法
CN109449211A (zh) * 2018-11-01 2019-03-08 合肥鑫晟光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN109742158A (zh) * 2019-01-31 2019-05-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN110265484A (zh) * 2019-06-26 2019-09-20 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示装置
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Similar Documents

Publication Publication Date Title
US10580803B2 (en) Array substrate and display panel
CN106950772B (zh) 阵列基板、显示面板和显示装置
US10192893B2 (en) Array substrate and display device
CN112466209B (zh) 显示面板和显示装置
US11227559B2 (en) Display panel, display device and driving method
US11176905B2 (en) Display panel, display device and driving method
US11380276B2 (en) Display panel, display device and driving method
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
RU2756485C1 (ru) Панель отображения и способ ее изготовления, а также устройство отображения
CN105720037A (zh) 半导体装置和显示装置
US11100875B2 (en) Display panel, display device and driving method
US11183130B2 (en) Display panel, display device and driving method
CN110164359B (zh) 显示面板及显示装置
US20230236691A1 (en) Touch display substrate and display device
CN109616481B (zh) 一种阵列基板、显示面板及显示装置
CN112748616A (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
US20210055612A1 (en) Array substrate, liquid crystal light control structure and liquid crystal display panel
WO2021227122A1 (zh) 阵列基板和显示面板
EP4047589A1 (en) Array substrate and display panel
CN108828850B (zh) 一种像素结构、阵列基板、显示面板和显示装置
CN106597771A (zh) 阵列基板、液晶显示面板和显示装置
WO2015074346A1 (zh) 显示面板及其中像素结构以及驱动方法
CN114743991A (zh) 显示面板及其制备方法、显示装置
CN114327163B (zh) 一种触控显示面板和触控显示装置
US11874983B2 (en) Touch panel, driving method and display device with transparent display and double-sided touch control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination