CN114743987A - 显示面板、显示面板的制备方法及显示装置 - Google Patents
显示面板、显示面板的制备方法及显示装置 Download PDFInfo
- Publication number
- CN114743987A CN114743987A CN202210316738.3A CN202210316738A CN114743987A CN 114743987 A CN114743987 A CN 114743987A CN 202210316738 A CN202210316738 A CN 202210316738A CN 114743987 A CN114743987 A CN 114743987A
- Authority
- CN
- China
- Prior art keywords
- display panel
- electrostatic discharge
- substrate
- display
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 230000005611 electricity Effects 0.000 claims abstract description 64
- 230000003068 static effect Effects 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 46
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- 238000005192 partition Methods 0.000 claims description 13
- 238000005452 bending Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 229910052738 indium Inorganic materials 0.000 claims description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 9
- 239000011787 zinc oxide Substances 0.000 claims description 9
- 239000011149 active material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005282 brightening Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种显示面板、显示面板的制备方法及显示装置。所述显示面板具有显示区和非显示区。所述显示面板包括：衬底；静电释放部，位于所述衬底表面，且所述静电释放部位于所述非显示区并环绕至少部分所述显示区设置；低电平电源线，位于所述衬底，所述低电平电源线和所述静电释放部电连接；盖板，位于所述静电释放部背离所述衬底的一侧；其中，所述静电释放部用于将所述盖板累计的静电传导至所述低电平电源线。当静电进入显示面板内后，静电会在电势较低聚集的静电释放部聚集。由于静电释放部和低电平电源线电连接，因此，静电释放部能够将静电传递至低电平电源线，并通过低电平电源线将静电导出显示面板。
Description
技术领域
本发明涉及显示领域，具体涉及一种显示面板、显示面板的制备方法及显示装置。
背景技术
目前，越来越多的客户开始重视铜棒测试下的屏幕显示效果。显示面板的玻璃盖板在经过多次铜棒摩擦后，会积累大量静电，静电能够经过显示面板的切割边缘进入显示面板的内部，并在面板内部形成电场。所形成的电场会造成像素电路中的薄膜晶体管的特性偏移，导致显示面板出现发亮、横纹的现象。
发明内容
本发明提供了一种显示面板、显示面板的制备方法及显示装置，以在显示面板上聚集有静电时，对静电进行疏导，避免静电进入显示面板内形成电场，并使得显示面板出现发亮、横纹等现象。
第一方面，本申请实施例提供了一种显示面板，所述显示面板具有显示区和非显示区，所述显示面板包括：
衬底；
静电释放部，位于所述衬底表面，且所述静电释放部位于所述非显示区并环绕至少部分所述显示区设置；
低电平电源线，位于所述衬底，所述低电平电源线和所述静电释放部电连接；
盖板，位于所述静电释放部背离所述衬底的一侧；
其中，所述静电释放部用于将所述盖板累计的静电传导至所述低电平电源线。
第二方面，本申请实施例还提供了一种显示面板的制备方法，包括：
在衬底表面设置有源材料层；
对所述有源材料层进行图案化处理形成有源部；
对所述有源部进行离子注入形成静电释放部；
在所述衬底的表面设置低电平电源线，并使所述低电平电源线的一端和所述静电释放部电连接；
在所述静电释放部远离所述衬底的表面设置盖板。
第三方面一种显示装置，包括上述显示面板。
本申请提供的显示面板、显示面板的制备方法及显示装置至少具有如下的有益效果：在衬底朝向盖板的一侧设置静电释放部，并使得静电释放部位于显示面板的非显示区，而且使得该静电释放部环绕至少部分显示区。当静电进入显示面板内后，静电会在电势较低聚集的静电释放部聚集。由于静电释放部和低电平电源线电连接，因此，静电释放部能够将静电传递至低电平电源线，并通过低电平电源线将静电导出显示面板。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征.目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是本申请一种实施例提供的显示面板的俯视图；
图2是图1中沿A-A方向的剖视图；
图3是本申请另一种实施例提供的显示面板的示意图；
图4本申请另一种实施例提供的显示面板的示意图；
图5是本申请一种实施例提供的显示面板的剖视图；
图6是本申请一种实施例提供的显示面板的剖视图；
图7是本申请一种实施例提供的显示面板的剖视图；
图8是本申请一种实施例提供的显示装置的俯视图。
在附图中，附图未必按照实际的比例绘制。
标记说明：
10、显示面板；AA1、显示区；AA2、非显示区；11、衬底；12、静电释放部；121、第一分段；122、第二分段；13、低电平电源线；14、盖板；15、集成电路区；16、围合区；161、第一分区；162、第二分区；163、弯折区；17、晶体管；171、半导体部；172、介质层；18、裂缝坝；181、主体部；182、支体部；100、显示装置。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的.技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层.一个区域称为位于另一层.另一个区域“上面”或“上方”时，可以指直接位于另一层.另一个区域上面，或者在其与另一层.另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层.一个区域将位于另一层.另一个区域“下面”或“下方”。
在显示面板10出厂前，通常会对显示面板10进行铜棒测试，即通过铜棒对盖板14进行摩擦，以使得盖板14的表面积累大量静电。积累的静电能够通过盖板14的边缘进入显示面板10的内部，并在面板的内部形成电场。所形成的电场会使得像素电路中的薄膜晶体管17产生偏移。为了减少进入显示面板10内部的静电对薄膜晶体管17的影响，现采用了本申请所提供的显示面板10。
如图1和图2所示，本申请提供了一种显示面板10，显示面板10具有显示区AA1和非显示区AA2。该显示面板10包括衬底11、静电释放部12、低电平电源线13和盖板14。静电释放部12位于衬底11表面，且静电释放部12位于非显示区AA2并环绕至少部分显示区AA1设置。低电平电源线13位于衬底11，低电平电源线13和静电释放部12电连接。盖板14位于静电释放部12背离衬底11的一侧。其中，静电释放部12用于将盖板14累计的静电传导至低电平电源线13。
下面以盖板14的表面已经积累了部分静电，并将所积累的静电导出显示面板10为例进行说明。
请继续参阅图1和图2，显示面板10具有显示区AA1和非显示区AA2，非显示区AA2环绕至少部分显示区AA1设置。此处的非显示区AA2也可以理解为边框区。显示面板10包括衬底11、静电释放部12、低电平电源线13和盖板14。衬底11的表面也对应设置有显示区AA1和非显示区AA2两个区域。其中，静电释放部12可位于衬底11的表面，并设置于非显示区AA2。所设置的静电释放部12也可环绕至少显示区AA1。示例性的，静电释放部12可设置为U形结构。低电平电源线13也位于衬底11，并与静电释放部12电连接。其中，低电平电源线13的另一端可接地。上述盖板14位于静电释放部12背离衬底11的一侧，该盖板14也对应具有显示区AA1和非显示区AA2两个区域。
当盖板14的表面积累了部分静电后，静电能够从盖板14的四周进入显示面板10的内部。即，静电从盖板14的非显示区AA2进入显示面板10内部。而进入显示面板10内部的静电最终聚集在电势较低的区域，也就是说静电主要聚集在衬底11附近。因为衬底11靠近盖板14的一侧设置有静电释放部12，所以，来到衬底11附近的静电能够被静电释放部12所吸附。因为所积累的静电大部分为负电荷，而静电释放部12和低电平电源线13电连接。所以，聚集在静电释放部12的静电最终能够通过静电释放部12传递到低电平电源线13，最终通过低电平电源先13导出显示面板10。
将静电释放部12设置于非显示区AA2，并使得静电释放部12环绕至少部分显示区AA1设置，能够有效的吸引从盖板14四周，即非显示区AA2进入显示面板10内部的静电。基于静电释放部12和低电平电源线13电连接，能够将聚集在静电释放部12的静电通过低电平电源线13导出显示面板10。如此，能够将进入显示面板10内部的静电导出，提高显示面板10的抗静电能力，以避免进入显示面板10内部的静电在面板的内部形成电场，从而导致像素电路中的薄膜晶体管17产生偏移，进而导致显示面板10的显示时出现发亮、横纹等现象。
需要说明的是，上述静电释放部12和衬底11之间还可以设置一层以上的膜层，只要将静电释放部12设置于低电势所在的位置，以保证大量的静电都聚集在该位置，从而保证静电释放部12能够对尽可能多的静电进行传递。
在一些实施例中，静电释放部12的材料包括低温多晶硅或者氧化铟镓锌。基于低温多晶硅和氧化铟镓锌自身都具有高电子迁移率的特性，因此，当静电来到静电释放部12附近时，基于静电释放部12采用制备材料包括低温多晶硅或者氧化铟镓锌，因而，静电释放部12能够较快的将静电传导至低电平电源线13，随后再通过低电平电源线13将静电导出显示面板。采用上述静电释放部12能够缩短静电在静电释放部12的传导时间，从而缩短了将静电导出显示面板10的时间，进一步降低了静电对显示面板10的不利影响。
在一些实施例中，非显示区AA2包括位于显示区AA1至少一侧、并用于设置集成电路的集成电路区15和环绕显示区AA1设置的围合区16，静电释放部12位于围合区16。
以图3所示的实施例为例，围合区16可以环绕显示区AA1设置，并形成类似U字形的形状。围合区16的开口可朝第二方向设置。其中，静电释放部12可以设于围合区16。在第二方向上，还设有集成电路区15。该集成电路区15可以位于呈“U字形”的围合区16的开口侧。将非显示区AA2划分为集成电路区15和围合区16，可在集成电路区15设置集成电路，在围合区16设置静电释放部12。相对于设置一个封闭的静电释放部12，设置具有开口的静电释放部12，并在开口区域设置集成电路，可以在不影响显示面板10的抗静电能力的基础上，预留足够的空间对集成电路进行布置。
如图4所示，在一些实施例中，集成电路区15位于显示区AA1在第一方向上的一侧。围合区16包括沿第二方向相对设置的第一分区161、与集成电路区15在第一方向上相对设置的第二分区162和连接第一分区161和第二分区162的弯折区163。其中，第一方向和第二方向垂直。静电释放部12包括位于第一分区161的第一分段121和位于第二分区162的第二分段122。
上述围合区16的开口侧沿第二方向设置，集成电路区15位于围合区16的开口侧。沿第二方向上，围合区16包括相对设置的第一分区161、第二分区162和弯折区163。其中，第二分区162与集成电路区15相对设置，可以理解为第二分区162位于U字形的凹陷部。第二分区162和集成电路区15之间设有弯折区163和第一分区161，其中，弯折区163位于第一分区161和第二分区162之间，并用于连接第一分区161和第二分区162。即，弯折区163位于显示面板10的R角区域。第一分区161包括沿第一方向间隔分布两个区域。在第一方向上，这两个区域设置于显示区AA1的两侧，即上述两个区域之间设有显示区AA1。但是第一分区161的每个区域内都设有静电释放部12的第一分段121。此外，第二分区162也设有静电释放部12的第二分段122。
也就是说，除弯折区163外的第一分区161和第二分区162都设有静电释放部12。相对于在弯折区163也设置静电释放部12，在弯折区163取消设置静电释放部12，即在显示面板10的R角取消设置静电释放部12，能够降低R角产生裂缝的概率，从而降低裂缝从非显示区AA2延伸至显示区AA1的概率。
容易理解的是，上述静电释放部12除了可以布满围合区16，或者在显示面板的R角区域取消设置外，还可以根据实际情况对围合区16中，设置静电释放部12的区域进行调整，只要不影响静电释放部12对静电进行传导的能力即可。
请继续参阅图4，在一些实施例中，静电释放部12的边缘和显示区AA1的边缘之间设置有氧化铟镓锌层或者低温多晶硅层。
当围合区16内全部设置有静电释放部12时，上述氧化铟镓锌层或者低温多晶硅层可以设置于围合区16和显示区AA1的交界处。当围合区16的弯折区163没有设置静电释放部12时，上述氧化铟镓锌层或者低温多晶硅层则可以设置在静电释放部12的第一分段121的边缘和显示区AA1的边缘之间，及静电释放部12的第二分段122的边缘和显示区AA1的边缘之间。
基于氧化铟镓锌和低温多晶硅层均具有高透光率及电子迁移率高的特点，因此在静电释放部12的边缘和显示区AA1的边缘之间设置氧化铟镓锌层或者低温多晶硅层，能够在不影响显示区AA1的边缘处透光的基础上，将位于此处的静电通过氧化铟镓锌层或者低温多晶硅层较快的传递至静电释放部12，从而通过静电释放部12传递至低电平电源线13，最后通过低电平电源线13导出显示面板10。提高了将位于显示区AA1的边缘处的静电导出显示面板10的效率。
为了简化工艺，在制备静电释放部12时，可对与静电释放部12同层设置的元器件或者膜层进行制备。
如图5所示，在一些实施例中，显示面板10还包括晶体管17。晶体管17可位于显示区AA1，而且晶体管17包括半导体部171。该半导体部171可与位于非显示区AA2的静电释放部12同层设置。如此，在制备静电释放部12所在膜层时，可先后对静电释放部12或者半导体部171依次进行制备，简化制备工艺。至于静电释放部12和半导体部171之间的先后制备工序，可根据实际情况进行确定。需要说明的是，静电释放部12和半导体部171之间还设置了绝缘部。晶体管17的源极和漏极所在的金属层也可与低电平电源线13同层设置，从而进一步简化制备工艺。
在显示面板10的生产及使用过程中，显示面板10的边缘区域，也就是显示面板10的非显示区AA2容易产生裂缝。如果该裂缝延伸至显示面板10的显示区AA1，可能会破坏显示面板10内部的重要元件，并且使得外界水、氧等侵入显示面板的内部，从而影响产品的良率等。
为了降低显示面板10的边缘产生裂缝概率，本申请提供的实施例可对非显示区AA2进行改进。
如图6所示，在一些实施例中，显示面板10还包括裂缝坝18。至少部分裂缝坝18位于静电释放部12背离衬底11的一侧。也就是说，该裂缝坝18位于显示面板10的非显示区AA2，并且该裂缝坝18位于低电平电源线13靠近非显示区AA2的边缘的一侧。
由于裂缝坝18自身具有凸出部或者凹槽，因此，当显示面板10的边缘出现裂缝，裂缝坝18的凸出部或者凹槽不仅能够改变裂缝的延伸方向，还可以增加裂缝的延伸路径，起到减缓或者阻止裂缝向显示区AA1延伸的作用。因此，将裂缝坝18设置于非显示区AA2，相对于在显示区AA1设置防裂缝结构，不仅可以避免裂缝坝18在显示区AA1占据相应的空间，还降低了显示面板10边缘产生的裂缝向显示区AA1延伸的概率，此外，该裂缝坝18还可以阻挡水氧入侵，即减少水氧进入显示区AA1的概率，进而降低水氧对显示区AA1内的发光结构的影响，延长了显示面板10的使用寿命。
需要说明的是，图6所示的裂缝坝18仅仅是简单的示意，关于裂缝坝18设置的长度可以根据实际情况进行调整。
在一些实施例中，如图7所示，晶体管17还包括介质层172。该介质层172可自非显示区AA2延伸至显示区AA1,。介质层172位于半导体部171背离衬底11的一侧。因为半导体部171和静电释放部12同层设置，所以位于非显示区AA2的介质层172自然也就位于静电释放部12背离衬底11的一侧。其中，介质层172设置有贯通槽(图中未示出)，该贯通槽的数量为多个，而且所有的贯通槽均位于介质层172对应非显示区AA2的区域，此外，相邻贯通槽之间以间隔设置的方式进行排布。
上述裂缝坝18包括主体部181和位于主体部181朝向衬底11一侧的支体部182。当裂缝坝18设置于介质层172的表面时，支体部182位于贯通槽并与至少部分静电释放部12抵接。即，支体部182位于贯通槽内，支体部182的一端可以与静电释放部12相抵接，另一端可以与裂缝坝18的主体部181相连接。
如此，在介质层172对应非显示区AA2的部分区域设置多个间隔设置的贯通槽，并将裂缝坝18的支体部182设于贯通槽内，使得支体部182与贯通槽相适配，从而使得支体部182与贯通槽之间形成不同方向的界面。当裂缝从边缘延伸至裂缝坝18所在的位置时，支体部182与贯通槽之间形成不同方向的界面能够阻断裂缝的扩展方向，即通过增加不同方向的界面来阻断裂缝的扩展方向，从而进一步降低了裂缝产生的概率。
本申请还提供了一种显示面板的制备方法，包括提供衬底11，在衬底11的表面设置有源材料层，并对有源材料层进行图案化处理形成有源部，随后可对有源部进行离子注入形成静电释放部12。接下来，可在衬底11的表面设置低电平电源线13，并使低电平电源线13的一端和静电释放部12电连接，最后可在静电释放部12远离衬底11的表面设置盖板14。
通过对有源部进行离子注入的方式形成静电释放部12，不仅使得所形成的静电释放部12具有传递静电的功能，还能够提高静电释放部12和衬底11之间的连接稳定性，降低静电释放部12从衬底11脱落的概率。
此外，本申请还提供了一种显示装置100。如图8所示，该显示装置100包括上述显示面板10。关于显示装置100的显示面板10具体结构可参考上述实施例。由于该显示装置100采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，此处不再赘述。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种显示面板，其特征在于，所述显示面板具有显示区和非显示区，所述显示面板包括：
衬底；
静电释放部，位于所述衬底表面，且所述静电释放部位于所述非显示区并环绕至少部分所述显示区设置；
低电平电源线，位于所述衬底，所述低电平电源线和所述静电释放部电连接；
盖板，位于所述静电释放部背离所述衬底的一侧；
其中，所述静电释放部用于将所述盖板累计的静电传导至所述低电平电源线。
2.如权利要求1所述的显示面板，其特征在于，所述非显示区包括位于所述显示区至少一侧、并用于设置集成电路的集成电路区和环绕所述显示区设置的围合区，所述静电释放部位于所述围合区。
3.如权利要求2所述的显示面板，其特征在于，
所述集成电路区位于所述显示区在第一方向上的一侧；
所述围合区包括沿第二方向相对设置的第一分区、与所述集成电路区在所述第一方向上相对设置的第二分区和连接所述第一分区和所述第二分区的弯折区，所述第一方向和所述第二方向垂直；
所述静电释放部包括位于所述第一分区的第一分段和位于所述第二分区的第二分段。
4.如权利要求1所述的显示面板，其特征在于，还包括：晶体管，所述晶体管包括半导体部，所述静电释放部和所述半导体部同层设置。
5.权利要求4所述的显示面板，其特征在于，还包括：裂缝坝，至少部分所述裂缝坝位于所述静电释放部背离所述衬底的一侧。
6.如权利要求5所述的显示面板，其特征在于，所述晶体管还包括介质层，所述介质层位于所述半导体部背离所述衬底的一侧，所述介质层上设置有贯通槽；
所述裂缝坝包括主体部和位于所述主体部朝向所述衬底一侧的支体部，所述支体部位于所述贯通槽并与至少部分所述静电释放部抵接。
7.如权利要求1所述的显示面板，其特征在于，所述静电释放部的材料包括低温多晶硅或者氧化铟镓锌。
8.如权利要求1所述的显示面板，其特征在于，所述静电释放部的边缘和所述显示区的边缘之间设置有氧化铟镓锌层或者低温多晶硅层。
9.一种显示面板的制备方法，其特征在于，包括：
在衬底表面设置有源材料层；
对所述有源材料层进行图案化处理形成有源部；
对所述有源部进行离子注入形成静电释放部；
在所述衬底的表面设置低电平电源线，并使所述低电平电源线的一端和所述静电释放部电连接；
在所述静电释放部远离所述衬底的表面设置盖板。
10.一种显示装置，其特征在于，包括如权利要求1至8任一项所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210316738.3A CN114743987A (zh) | 2022-03-29 | 2022-03-29 | 显示面板、显示面板的制备方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210316738.3A CN114743987A (zh) | 2022-03-29 | 2022-03-29 | 显示面板、显示面板的制备方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114743987A true CN114743987A (zh) | 2022-07-12 |
Family
ID=82277715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210316738.3A Pending CN114743987A (zh) | 2022-03-29 | 2022-03-29 | 显示面板、显示面板的制备方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114743987A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170031218A1 (en) * | 2016-07-05 | 2017-02-02 | Xiamen Tianma Micro-Electronics Co., Ltd | Array substrate and display panel |
| CN106773410A (zh) * | 2016-12-30 | 2017-05-31 | 武汉华星光电技术有限公司 | 显示面板及其静电释放电路 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108461492A (zh) * | 2018-05-30 | 2018-08-28 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板、显示面板以及显示装置 |
| CN109343285A (zh) * | 2018-10-31 | 2019-02-15 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| CN109671703A (zh) * | 2018-12-14 | 2019-04-23 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN109920935A (zh) * | 2019-03-18 | 2019-06-21 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
-
2022
- 2022-03-29 CN CN202210316738.3A patent/CN114743987A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170031218A1 (en) * | 2016-07-05 | 2017-02-02 | Xiamen Tianma Micro-Electronics Co., Ltd | Array substrate and display panel |
| CN106773410A (zh) * | 2016-12-30 | 2017-05-31 | 武汉华星光电技术有限公司 | 显示面板及其静电释放电路 |
| CN107219660A (zh) * | 2017-07-12 | 2017-09-29 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN108461492A (zh) * | 2018-05-30 | 2018-08-28 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板、显示面板以及显示装置 |
| CN109343285A (zh) * | 2018-10-31 | 2019-02-15 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
| CN109671703A (zh) * | 2018-12-14 | 2019-04-23 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN109920935A (zh) * | 2019-03-18 | 2019-06-21 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111415948B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN100474043C (zh) | 显示器基板、液晶显示器和制造该液晶显示器的方法 | |
| KR100495794B1 (ko) | 액정표시장치용박막트랜지스터 | |
| CN106773424B (zh) | 一种显示面板及显示装置 | |
| CN105679771A (zh) | 阵列基板及其制作方法、包含其的显示面板 | |
| CN103187423B (zh) | 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板 | |
| CN102540524B (zh) | 防止静电击穿的方法、阵列基板的制造方法和显示背板 | |
| CN103149760A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN110854161B (zh) | 显示面板 | |
| JP4708396B2 (ja) | ドライ・エッチング装置 | |
| KR19990063153A (ko) | 박막 반도체 장치 및 표시 장치 | |
| CN1350326A (zh) | 薄膜晶体管平面显示器 | |
| CN114242736A (zh) | 一种显示面板及显示装置 | |
| CN111834381B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制作方法 | |
| CN114743987A (zh) | 显示面板、显示面板的制备方法及显示装置 | |
| KR20040092916A (ko) | 박막 트랜지스터 및 이를 이용한 표시장치 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US20230178563A1 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
| CN109300990B (zh) | 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置 | |
| KR20150144060A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| CN102751300A (zh) | 一种非晶硅平板x射线传感器的制作方法 | |
| CN111129034A (zh) | 一种显示面板 | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| US6624856B2 (en) | Liquid crystal display device having thin film transistors for reducing leak current | |
| CN108508664B (zh) | 阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |