CN114710157A - 一种数模转换器测试电路和系统 - Google Patents
一种数模转换器测试电路和系统 Download PDFInfo
- Publication number
- CN114710157A CN114710157A CN202210306846.2A CN202210306846A CN114710157A CN 114710157 A CN114710157 A CN 114710157A CN 202210306846 A CN202210306846 A CN 202210306846A CN 114710157 A CN114710157 A CN 114710157A
- Authority
- CN
- China
- Prior art keywords
- digital
- analog
- circuit
- signal
- filtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 85
- 238000006243 chemical reaction Methods 0.000 claims abstract description 92
- 238000001914 filtration Methods 0.000 claims abstract description 71
- 230000005284 excitation Effects 0.000 claims abstract description 27
- 230000003750 conditioning effect Effects 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 7
- 230000009466 transformation Effects 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 22
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请提供一种数模转换器测试电路和系统，包括控制单元和采集转换单元，控制单元用于向待测试数模转换器输出数字激励信号，以使待测试数模转换器将数字激励信号转换成对应的模拟信号，并将数字激励信号对应的模拟信号发送给采集转换单元；采集转换单元用于对数字激励信号对应的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号，并将抗混叠滤波完成的模拟信号转换成对应的数字信号并传输给控制单元；控制单元还用于对采集转换单元传输的数字信号进行数字低通滤波，获得数字低通滤波完成的测试结果，进而实现简易的数模转换器测试，并且通过抗混叠滤波和数字低通滤波提高测试结果的准确性。
Description
技术领域
本申请涉及混合信号自动化测试技术领域，具体而言，涉及一种数模转换器测试电路和系统。
背景技术
对于集成电路芯片而言，数模转换器的设计和应用最为复杂，这些芯片通常需要应用到应用环境较为严苛的领域，例如军事或通信领域，对其性能和高低温的稳定性有着非常高的要求，同时还要不断地提高芯片的工作频率，并且保证芯片的性能不断提升，因此需要对数模转换器进行测试，而目前并没有一种对于数模转换器进行简单并精确测试的平台。
发明内容
本申请实施例的目的在于提供一种数模转换器测试电路和系统，用以解决上述问题。
第一方面，本发明提供一种数模转换器测试电路，包括控制单元和采集转换单元，所述控制单元的输出端用于与待测试数模转换器的输入端连接，所述采集转换单元的输入端用于与待测试数模转换器的输出端连接，所述采集转换单元的输出端与所述控制单元连接；所述控制单元，用于向所述待测试数模转换器输出数字激励信号，以使所述待测试数模转换器将所述数字激励信号转换成对应的模拟信号，并将所述数字激励信号对应的模拟信号发送给所述采集转换单元；所述采集转换单元，用于对所述数字激励信号对应的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号，并将抗混叠滤波完成的模拟信号转换成对应的数字信号并传输给所述控制单元；所述控制单元，还用于对所述采集转换单元传输的数字信号进行数字低通滤波，获得数字低通滤波完成的测试结果。
上述设计的数模转换器测试电路，本方案通过上述设计的简易测试电路实现了数模转换器的测试功能，并且本方案设计的数模转换器测试电路还对测试过程中的信号进行抗混叠滤波以及数字低通滤波，从而将信道外的噪声滤除，降低噪声功率提升信号的信噪比，使得获得的测试结果更加准确。
在第一方面的可选实施方式中，所述采集转换单元包括信号调理电路、模数转换电路以及数据同步电路；所述信号调理电路的输入端用于与待测试数模转换器的输出端连接，所述信号调理电路的输出端与所述模数转换电路的输入端连接，所述模数转换电路的输出端通过所述数据同步电路与所述控制单元连接；所述信号调理电路，用于对接收的所述数字激励信号对应的模拟信号进行抗混叠滤波，并将抗混叠滤波完成的模拟信号传输给所述模数转换电路；所述模数转换电路，用于将所述抗混叠滤波完成的模拟信号转换成对应的数字信号，并将所述数字信号通过所述数据同步电路传输给所述控制单元。
在第一方面的可选实施方式中，所述待测试数模转换器为多个，所述信号调理电路的数量与所述待测试数模转换器的数量相同，所述模数转换电路的数量为所述待测试数模转换器数量的两倍；每一所述信号调理电路的输入端用于与一个待测试数模转换器的输出端连接，以接收对应待测试数模转换器发送的数字激励信号对应的模拟信号，其中，不同的信号调理电路连接的待测试数模转换器不同；每一所述信号调理电路的输出端连接两个所述模数转换电路的输入端，其中，一个信号调理电路连接的两个模数转换电路的处理精度不同；每一所述模数转换电路的输出端通过所述数据同步电路连接所述控制单元。
在第一方面的可选实施方式中，一个信号调理电路连接的两个模数转换电路的处理精度分别被配置为适用于测试视频和通信类型的模数转换器、以及适用于测试音频和传感器类型的模数转换器。在一个优选的实施例中，两个模数转换电路的处理精度分别为16Bit和24Bit。
在第一方面的可选实施方式中，不同的信号调理电路连接的模数转换电路相同。
在第一方面的可选实施方式中，所述数据同步电路包括FPGA芯片以及存储器，每一所述模数转换电路的输出端与所述FPGA芯片的一个数据输入端连接，所述FPGA芯片的网口端与所述控制单元连接，所述FPGA芯片与所述存储器连接；所述FPGA芯片，用于并行采集每一所述模数转换电路发送的数字信号，并将每一所述模数转换电路对应的数字信号存储在所述存储器中；所述控制单元，用于通过所述FPGA芯片的网口端读取所述存储器中存储的对应模数转换电路转换的数字信号。
在第一方面的可选实施方式中，所述信号调理电路包括阻抗变换电路、量程选择电路以及抗混叠滤波器，所述阻抗变换电路的输入端用于与待测试数模转换器的输出端连接，所述阻抗变换电路的输出端与所述量程选择电路的输入端连接，所述量程选择电路的输出端与所述抗混叠滤波器的输入端连接，所述抗混叠滤波器的输出端与所述模数转换电路的输入端连接；所述阻抗变换电路，用于对接收的所述数字激励信号对应的模拟信号进行阻抗变换，并将阻抗变换完成的模拟信号传输给所述量程选择电路；所述量程选择电路，用于根据所述模拟信号的带宽选择对应的量程；所述抗混叠滤波器，用于对量程选择完成的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号。
在第一方面的可选实施方式中，所述控制单元包括服务器，所述服务器中配置有数字低通滤波器，所述数字低通滤波器用于对所述采集转换单元传输的数字信号进行数字低通滤波。
在第一方面的可选实施方式中，所述数字低通滤波器，具体用于将所述采集转换单元传输的数字信号进行周期延拓，获得周期延拓后的数字信号；根据预设的滤波器系数对所述周期延拓后的数字信号进行前向滤波获得前向滤波完成的数字信号，其中，所述预设的滤波器系数根据目标频响值确定；对前向滤波完成的数字信号进行后向滤波，获得后向滤波完成的数字信号；提取后向滤波完成的数字信号中的预设周期的数字信号，获得数字低通滤波完成的测试结果。
第二方面，本发明提供一种数模转换器测试系统，所述系统包括前述实施方式中任一项所述的数模转换器测试电路。
上述设计的数模转换器测试系统，由于其包含数模转换器测试电路，因此，其实现了数模转换器的测试功能，并且还对测试过程中的信号进行抗混叠滤波以及数字低通滤波，从而将信道外的噪声滤除，降低噪声功率提升信号的信噪比，使得获得的测试结果更加准确。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的数模转换器测试电路第一种结构示意图；
图2为本申请实施例提供的数模转换器测试电路第二种结构示意图；
图3为本申请实施例提供的采集转换单元的第一种结构示意图；
图4为本申请实施例提供的信号调理电路的结构示意图；
图5为本申请实施例提供的数模转换器测试电路第三种结构示意图；
图6为本申请实施例提供的采集转换单元的第二种结构示意图；
图7为本申请实施例提供的数模转换器测试系统的结构示意图。
图标：1-数模转换器测试系统；10-控制单元；101-服务器；102-数字板卡；103-电源板卡；20-采集转换单元；201-信号调理电路；2011-阻抗变换电路；2012-量程选择电路；2013-抗混叠滤波器；202-模数转换电路；2021-模数转换器；203-数据同步电路；2031-FPGA芯片；2032-存储器；DAC-待测试数模转换器。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
第一实施例
本申请实施例提供一种数模转换器测试电路，该数模转换器测试电路可对待测的数模转换器进行简便精准的测试，如图1所示，本方案设计的数模转换器测试电路包括控制单元10和采集转换单元20，在对数模转换器进行测试时，控制单元10的输出端与待测试数模转换器DAC的输入端连接，采集转换单元20的输入端与待测试数模转换器DAC的输出端连接，采集转换单元20的输出端与控制单元10连接。其中，该数模转换器为将数字信号转换为模拟信号的器件或芯片。
上述设计的数模转换器测试电路，在测试时，首先利用控制单元10向该待测试数模转换器DAC输出数字激励信号，数字激励信号传输给待测试数模转换器DAC之后，待测试数模转换器DAC将数字激励信号转换成对应的模拟信号，并将数字激励信号对应的模拟信号传输给采集转换单元20。
采集转换单元20对数据激励信号对应的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号，然后将抗混叠滤波完成的模拟信号转换成对应的数字信号并传输给控制单元10。
控制单元10对采集转换单元20传输的数字信号进行数字低通滤波，从而获得数字低通滤波完成的测试结果。
本方案通过上述设计的简易测试电路实现了数模转换器的测试功能，并且本方案设计的数模转换器测试电路还对测试过程中的信号进行抗混叠滤波以及数字低通滤波，从而将信道外的噪声滤除，降低噪声功率提升信号的信噪比，使得获得的测试结果更加准确。
作为一种可能的实施方式，如图2所示，本方案中的控制单元10包括服务器101、数字板卡102以及电源板卡103，在进行测试时，服务器101可以控制电源板卡103给待测试数模转换器DAC供电，并且服务器101可以控制数字板卡102向待测试数模转换器DAC发送数字激励信号。
作为一种可能的实施方式，前述的采集转换单元20可通过如下电路实现抗混叠滤波以及模数转换的功能，如图3所示，该采集转换单元20可包括信号调理电路201、模数转换电路202以及数据同步电路203，该信号调理电路201的输入端在进行测试的情况下与该待测试数模转换器DAC的输出端连接，信号调理电路201的输出端与模数转换电路202的输入端连接，模数转换电路202的输出端通过数据同步电路203与控制单元10连接，具体的，模数转换电路202的输出端可通过数据同步电路203与控制单元10中的服务器101连接。
上述设计的采集转换单元20，信号调理电路201首先对接收的数字激励信号对应的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号并传输给模数转换电路202，模数转换电路202对抗混叠滤波完成的模拟信号转换成对应的数字信号，并将转换完成的数字信号通过数据同步电路203传输给控制单元10中的服务器101。
作为一种可能的实施方式，如图4所示，该信号调理电路201可包括阻抗变换电路2011、量程选择电路2012以及抗混叠滤波器2013，阻抗变换电路2011的输入端用于与待测试数模转换器DAC的输出端连接，阻抗变换电路2011的输出端与量程选择电路2012的输入端连接，量程选择电路2012的输出端与抗混叠滤波器2013的输入端连接，抗混叠滤波器2013的输出端与模数转换电路202的输入端连接。
上述设计的信号调理电路201，在应用时，阻抗变换电路2011首先对待测试数模转换器DAC传输的数字激励信号对应的模拟信号进行阻抗变换，从而减少输入端口对信号质量的影响，然后将阻抗变换完成的模拟信号传输给量程选择电路2012。
为了保证测试不同幅度下，模数转换电路202可以使用接近满量程，进而提高性能指标，量程选择电路2012根据阻抗变换完成的模拟信号选择对应的量程，具体的，针对带宽小的模拟信号选择小量程，针对带宽大的模拟信号选择大量程，进而在量程选择完成之后，将模拟信号传输给抗混叠滤波器2013。
抗混叠滤波器2013对量程选择电路2012传输的模拟信号进行抗混叠滤波，具体的，该抗混叠滤波器2013可选择20KHz、15MHz以及80MHz结合的滤波器，从而使得抗混叠滤波的适应各种带宽。
例如，高带宽测试时，可以选择带宽80MHz，进而满足视频和通信数模转换器DAC的动态指标测试要求；对于高精度测试时，可以选择带宽20kHz，从而可以满足音频和传感器类的数模转换器DAC的动态指标测试。
作为一种可能的实施方式，如图3所示，前述的模数转换电路202可具体为模数转换器2021，一个信号调理电路201可与两个模数转换器2021连接，其中，两个模数转换器2021的处理精度不同，其一个模数转换器2021的处理精度被配置为适用于测试视频和通信类型的模数转换器，例如，可为16bit；另一个模数转换器2021的处理精度被配置为适用于测试音频和传感器类型的模数转换器，例如，可为24bit，进而在进行测试时可根据需求选择对应的模数转换器2021进行转换。
作为一种可能的实施方式，如图3所示，前述的数据同步电路203可包括FPGA芯片2031以及存储器2032，该FPGA芯片2031的数据输入端与模数转换器2021的输出端连接，用于接收模数转换器2021传输的数字信号，进而将模数转换器2021传输的数字信号存储在存储器2032中，该FPGA芯片2031的网口端可与服务器101连接，进而使得服务器101可通过网口端调用FPGA芯片2031存储在存储器2032中的数字信号。
作为一种可能的实施方式，如图5和图6所示，本方案还可以对多个待测试数模转换器DAC同时进行测试，当该待测试数模转换器DAC为多个时，前述的信号调理电路201的数量与该待测试数模转换器DAC的数量相同，而模数转换电路202的数量为该待测试数模转换器DAC数量的两倍，如图6所示，当待测试数模转换器DAC为4个时，该信号调理电路201也为4个，该模数转换电路202为8个，其中，每一信号调理电路201与一个待测试数模转换器DAC连接，不同的信号调理电路201连接的待测试数模转换器DAC不同，一个信号调理电路201与前述一样连接两个模数转换电路202，其中，连接的两个模数转换电路202的处理精度不同。
上述设计的结构，在对多个待测试数模转换器DAC进行测试时，控制单元10向每一待测试数模转换器DAC发送数字激励信号，从而进行信号传输处理，其中，每一条测试路径的信号传输处理过程与前述一致，在这里不再赘述。这里需要说明的是，在具有多条测试路径的基础上，该FPGA芯片2031可并行采集每一模数转换电路202对应传输的数字信号，进而将每一模数转换电路202对应的数字信号存储在存储器2032中，其可以根据不同的测试路径进行区分存储。服务器101可以自行调用需要进行处理的数字信号，进而完成对应的待测试数模转换器DAC的处理。
作为一种可能的实施方式，前述所说的数字低通滤波可在服务器101中配置数字低通滤波器实现，在本申请方案中低通数字滤波器可采用可配置带宽的FIR滤波器，单位脉冲响应h(n)是一个有限场序列，其传递函数H(z)为如下公式：
对应的差分方程为：
滤波器的输出为：
其中，x(n)为输入的数字信号序列；h(n)为滤波器系数；y(n)为滤波器的输出。
在本申请方案中该数字低通滤波器对采集转换单元20传输的数字信号首先进行周期延拓，获得周期延拓的数字信号，进而使得到的数字信号更加平滑，去除数字信号中的毛刺，其中，可具体延拓三个周期；然后根据预设的滤波器系数对周期延拓后的数字信号进行前向滤波获得前向滤波完成的数字信号，其中，该预设的滤波器系数根据目标频响值确定，具体的，可首先对目标频响进行频域采样得到滤波器频响，再对滤波器频响进行傅里叶变换即可得到滤波器系数。
在完成了前向滤波后，本申请方案对前向滤波完成的数字信号进行时域反转，进而对时域反转后的数字信号进行后向滤波，然后又对后向滤波完成的数字信号进行时域反转，进而时序反转完成并且后向滤波完成的数字信号中的预设周期的数字信号，最后，提取第二周期的数字信号，从而获得数字低通滤波完成的测试结果。
第二实施例
如图7所示，本申请提供一种数模转换器测试系统1，该数模转换器测试系统1包括第一实施例中任一可选实施方式描述的数模转换器测试电路。由于其包含数模转换器测试电路，因此，其实现了数模转换器的测试功能，并且还对测试过程中的信号进行抗混叠滤波以及数字低通滤波，从而将信道外的噪声滤除，降低噪声功率提升信号的信噪比，使得获得的测试结果更加准确。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种数模转换器测试电路，其特征在于，包括控制单元和采集转换单元，所述控制单元的输出端用于与待测试数模转换器的输入端连接，所述采集转换单元的输入端用于与待测试数模转换器的输出端连接，所述采集转换单元的输出端与所述控制单元连接；
所述控制单元用于向所述待测试数模转换器输出数字激励信号，以使所述待测试数模转换器将所述数字激励信号转换成对应的模拟信号，并将所述数字激励信号对应的模拟信号发送给所述采集转换单元；
所述采集转换单元用于对所述数字激励信号对应的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号，并将抗混叠滤波完成的模拟信号转换成对应的数字信号并传输给所述控制单元；
所述控制单元还用于对所述采集转换单元传输的数字信号进行数字低通滤波，获得数字低通滤波完成的测试结果。
2.根据权利要求1所述的数模转换器测试电路，其特征在于，所述采集转换单元包括信号调理电路、模数转换电路以及数据同步电路；
所述信号调理电路的输入端用于与待测试数模转换器的输出端连接，所述信号调理电路的输出端与所述模数转换电路的输入端连接，所述模数转换电路的输出端通过所述数据同步电路与所述控制单元连接；
所述信号调理电路用于对接收的所述数字激励信号对应的模拟信号进行抗混叠滤波，以获得所述抗混叠滤波完成的模拟信号，并将抗混叠滤波完成的模拟信号传输给所述模数转换电路；
所述模数转换电路用于将所述抗混叠滤波完成的模拟信号转换成对应的数字信号，并将所述数字信号通过所述数据同步电路传输给所述控制单元。
3.根据权利要求2所述的数模转换器测试电路，其特征在于，所述待测试数模转换器为多个，所述信号调理电路的数量与所述待测试数模转换器的数量相同，所述模数转换电路的数量为所述待测试数模转换器数量的两倍；
每一所述信号调理电路的输入端用于与一个待测试数模转换器的输出端连接，以接收对应待测试数模转换器发送的数字激励信号对应的模拟信号，其中，不同的信号调理电路连接的待测试数模转换器不同；
每一所述信号调理电路的输出端连接两个所述模数转换电路的输入端，其中，一个信号调理电路连接的两个模数转换电路的处理精度不同；
每一所述模数转换电路的输出端通过所述数据同步电路连接所述控制单元。
4.根据权利要求3所述的数模转换器测试电路，其特征在于，一个信号调理电路连接的两个模数转换电路的处理精度分别被配置为适用于测试视频和通信类型的模数转换器、以及适用于测试音频和传感器类型的模数转换器。
5.根据权利要求3所述的数模转换器测试电路，其特征在于，不同的信号调理电路连接的模数转换电路相同。
6.根据权利要求3所述的数模转换器测试电路，其特征在于，所述数据同步电路包括FPGA芯片以及存储器，每一所述模数转换电路的输出端与所述FPGA芯片的一个数据输入端连接，所述FPGA芯片的网口端与所述控制单元连接，所述FPGA芯片与所述存储器连接；
所述FPGA芯片用于并行采集每一所述模数转换电路发送的数字信号，并将每一所述模数转换电路对应的数字信号存储在所述存储器中；
所述控制单元用于通过所述FPGA芯片的网口端读取所述存储器中存储的对应模数转换电路转换的数字信号。
7.根据权利要求2所述的数模转换器测试电路，其特征在于，所述信号调理电路包括阻抗变换电路、量程选择电路以及抗混叠滤波器，所述阻抗变换电路的输入端用于与待测试数模转换器的输出端连接，所述阻抗变换电路的输出端与所述量程选择电路的输入端连接，所述量程选择电路的输出端与所述抗混叠滤波器的输入端连接，所述抗混叠滤波器的输出端与所述模数转换电路的输入端连接；
所述阻抗变换电路用于对接收的所述数字激励信号对应的模拟信号进行阻抗变换，并将阻抗变换完成的模拟信号传输给所述量程选择电路；
所述量程选择电路用于根据所述模拟信号的带宽选择对应的量程；
所述抗混叠滤波器用于对量程选择完成的模拟信号进行抗混叠滤波，获得抗混叠滤波完成的模拟信号。
8.根据权利要求1所述的数模转换器测试电路，其特征在于，所述控制单元包括服务器，所述服务器中配置有数字低通滤波器，所述数字低通滤波器用于对所述采集转换单元传输的数字信号进行数字低通滤波。
9.根据权利要求8所述的数模转换器测试电路，其特征在于，所述数字低通滤波器，具体用于将所述采集转换单元传输的数字信号进行周期延拓，获得周期延拓后的数字信号；
根据预设的滤波器系数对所述周期延拓后的数字信号进行前向滤波获得前向滤波完成的数字信号，其中，所述预设的滤波器系数根据目标频响值确定；
对前向滤波完成的数字信号进行后向滤波，获得后向滤波完成的数字信号；
提取后向滤波完成的数字信号中的预设周期的数字信号，获得数字低通滤波完成的测试结果。
10.一种数模转换器测试系统，其特征在于，所述系统包括权利要求1-9中任一项所述的数模转换器测试电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210306846.2A CN114710157A (zh) | 2022-03-25 | 2022-03-25 | 一种数模转换器测试电路和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210306846.2A CN114710157A (zh) | 2022-03-25 | 2022-03-25 | 一种数模转换器测试电路和系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114710157A true CN114710157A (zh) | 2022-07-05 |
Family
ID=82170296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210306846.2A Pending CN114710157A (zh) | 2022-03-25 | 2022-03-25 | 一种数模转换器测试电路和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114710157A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117375615A (zh) * | 2023-10-09 | 2024-01-09 | 山海芯半导体科技(上海)有限公司 | 一种模数转换器（adc）验证装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020118017A1 (en) * | 2001-02-08 | 2002-08-29 | Mitsubishi Denki Kabushiki Kaisha And Ryoden Semiconductor System Engineering Corporation | Apparatus and method for testing semiconductor integrated circuit |
| JP2003133955A (ja) * | 2001-10-29 | 2003-05-09 | Ricoh Co Ltd | Ｄａ変換器のテスト装置 |
| US20040177293A1 (en) * | 2003-02-13 | 2004-09-09 | Ricca Paolo Dalla | Programmable multi-function module for automatic test equipment systems |
| US20110181312A1 (en) * | 2010-01-26 | 2011-07-28 | Chris Ouslis | Mixed signal integrated circuit, with built in self test and method |
| CN104410418A (zh) * | 2014-12-03 | 2015-03-11 | 杭州腾振科技有限公司 | 一种高动态范围的模数转换电路 |
| JP2016019091A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社リコー | Ｄａ変換器のテスト回路及びａｄ変換器のテスト回路 |
| CN111398781A (zh) * | 2020-03-25 | 2020-07-10 | 合肥悦芯半导体科技有限公司 | 一种模拟芯片测试电路及系统 |
| CN112769434A (zh) * | 2020-12-16 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga的高精度dac测试系统 |
-
2022
- 2022-03-25 CN CN202210306846.2A patent/CN114710157A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020118017A1 (en) * | 2001-02-08 | 2002-08-29 | Mitsubishi Denki Kabushiki Kaisha And Ryoden Semiconductor System Engineering Corporation | Apparatus and method for testing semiconductor integrated circuit |
| JP2003133955A (ja) * | 2001-10-29 | 2003-05-09 | Ricoh Co Ltd | Ｄａ変換器のテスト装置 |
| US20040177293A1 (en) * | 2003-02-13 | 2004-09-09 | Ricca Paolo Dalla | Programmable multi-function module for automatic test equipment systems |
| US20110181312A1 (en) * | 2010-01-26 | 2011-07-28 | Chris Ouslis | Mixed signal integrated circuit, with built in self test and method |
| JP2016019091A (ja) * | 2014-07-07 | 2016-02-01 | 株式会社リコー | Ｄａ変換器のテスト回路及びａｄ変換器のテスト回路 |
| CN104410418A (zh) * | 2014-12-03 | 2015-03-11 | 杭州腾振科技有限公司 | 一种高动态范围的模数转换电路 |
| CN111398781A (zh) * | 2020-03-25 | 2020-07-10 | 合肥悦芯半导体科技有限公司 | 一种模拟芯片测试电路及系统 |
| CN112769434A (zh) * | 2020-12-16 | 2021-05-07 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga的高精度dac测试系统 |
Non-Patent Citations (5)
| Title |
|---|
| LE JIN: "Testing of Precision DAC Using Low-Resolution ADC With Wobbling", 《IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT》 * |
| 吴有富: "《数字信号处理简明教程》", 31 August 2015, 西南交通大学出版社 * |
| 孙屹: "《MATLAB通信仿真开发手册》", 31 January 2005, 国防工业出版社 * |
| 李梅: "《相关辨识谱激电法》", 30 November 2015, 地质出版社 * |
| 钱宏文: "基于Labview和FPGA的国产化ADCDAC通用测试平台的设计与实现", 《工业控制与应用》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117375615A (zh) * | 2023-10-09 | 2024-01-09 | 山海芯半导体科技(上海)有限公司 | 一种模数转换器（adc）验证装置 |
| CN117375615B (zh) * | 2023-10-09 | 2024-04-30 | 山海芯半导体科技(上海)有限公司 | 一种模数转换器（adc）验证装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108872893B (zh) | 一种多核素多通道并行采集核磁共振接收机 | |
| US20110066402A1 (en) | Mixed signal acquisition system for a measurement instrument | |
| CN104977551A (zh) | 用于磁共振断层成像系统的局部线圈的接收系统 | |
| CN110987198B (zh) | 一种空间遥感红外探测器焦平面温度精密测量系统 | |
| CN112004263B (zh) | 群时延波动校准方法及装置 | |
| CN114710157A (zh) | 一种数模转换器测试电路和系统 | |
| CN213069007U (zh) | 一种新型结构的分频式测频机 | |
| CN103513196A (zh) | 磁共振系统、磁共振接收机及其接收信号处理方法和装置 | |
| CN112764372A (zh) | 基于vpx架构的多通道信号采集系统 | |
| CN114660979B (zh) | 一种多通道共享带宽的任意信号发生与采集装置 | |
| US20120319884A1 (en) | Converting and transmitting a magnetic resonance detection signal | |
| CN107919924B (zh) | 一种提高矢量网络分析仪接收机信噪比的系统及方法 | |
| CN216118413U (zh) | 一种时间测量电路 | |
| CN112986679B (zh) | 一种用于频谱分析仪的校准补偿装置、方法和频谱分析仪 | |
| CN111404591B (zh) | 一种卫星载荷地面测试设备和方法 | |
| CN211826966U (zh) | 一种载荷数字处理板 | |
| CN113485177A (zh) | 基于fpga实现的多通道信号预处理系统及方法 | |
| US10775417B2 (en) | Oscilloscope and method | |
| CN113381760A (zh) | 一种高速传输高精度的模数转换电路 | |
| CN216901651U (zh) | 一种24通道数据采集模块 | |
| CN220105530U (zh) | 一种时间测量和电压信号采集装置 | |
| EP1367761A1 (en) | Measurement of jitter in digital communications signals | |
| Daponte et al. | Characterization of the A/D conversion section in software defined radios | |
| CN114624571B (zh) | 转换器芯片测试电路及系统 | |
| CN212008913U (zh) | 一种基于射频直采技术的转发式目标模拟器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220705 |
|
| RJ01 | Rejection of invention patent application after publication |