CN213069007U - 一种新型结构的分频式测频机 - Google Patents

Abstract

本实用新型公开了一种新型结构的分频式测频机，涉及雷达技术领域，该分频式测频机包括依次相连的预处理分频子模块、分频子模块和采样处理子模块，预处理分频子模块包括依次相连的低噪声放大器、衰减器、滤波器和分频器，分频子模块包括滤波器和分频器，采样处理子模块主要包括采样电路、处理电路，该分频式测频机结合了微波分频技术、自动增益控制技术、AD采样编码测频处理技术，使得该测频机工作频率宽、环境适应范围大、测频速度高、动态范围灵活、抗干扰能力强、稳定度可靠性好，可以大范围的应用于各种雷达、雷达模拟器、电子对抗等使用场景。

Description

一种新型结构的分频式测频机

技术领域

本实用新型涉及雷达技术领域，尤其是一种新型结构的分频式测频机。

背景技术

在现代战场日趋复杂的电磁环境下，雷达和电子对抗设备都对快速提取雷达信号的工作频域参数越发重视，对瞬时测频机的工作频率范围、动态范围、测频精度、测频速度、适应温度范围、抗震动以及体积功耗等的性能要求越来越高，目前的测频机根据测频方式的不同主要有以下几类：

第一类为多波道测频机，这一类测频机将工作频段划分为若干频率段，最终雷达信号必定落入其中一段，根据频率段的中心频率即可确定雷达工作频率。多波道测频机主要由带宽功分器、带通滤波器、检波器和视频放大器组成，原理结构简单、性能稳定，可同时检测多路信号。但是由于滤波器自身不具有理想的矩形系数特性，所以大大降低了频率测量精度，为了获得足够的频率精度只能大量的增加滤波通道，由于滤波通道的增加又导致功分网络的插损急剧增加从而导致低噪放和功分网络的设计复杂度加大，最终影响到整个设备致使整个测频机体积较大、重量过重、结构复杂且成本大。

第二类为分频式测频机或超外差式测频机，这一类测频机是利用分频器或混频器将射频信号频率搬移至低频段，通过数字采样最终获得其频率信息。分频式测频机主要由低噪放、滤波器、分频器、均衡器、放大器、AD和FPGA等组成，其具有覆盖频域宽、截获率高、频率分辨率高等优点。超外差式测频机主要由低噪放、滤波器、混频器、本振电路、中频放大器、AD和FPGA等组成，具有高灵敏度、覆盖频域宽、工作稳定、测频精度高、可检测多路信号等优点。但这一类测频机由于其镜频干扰的存在往往会使其电路复杂化，同时其本振电路的形式也会影响其测频时间和电路复杂度。

第三类为数字直采测频机，这一类测频机利用宽带数模转换器直接对射频信号采样，采样数据送至高速数字信号处理芯片最终获得其频率信息。数字直采测频机主要由低噪放、滤波器、宽带数模转换器(ADC)和FPGA(或DSP)等组成，原理简单、截获率高、频率分辨率高、可检测多路信号等优点。但是由于核心器件ADC性能的局限性目前尚无法实施直接数字采样。

第四类为干涉比相法测频机，这一类测频机将频率信息转换为相位信息或幅度信息进行频率测量。干涉比相法测频机主要通过一连串的频率-相位-幅度之间的转换，最后利用数字编码电路获得雷达的频率信息，主要由限幅低噪放、滤波器、宽带功分器、延迟线、鉴相器、采样电路、量化编码电路等组成。该类测频机建立在波的干涉原理上，微波信号经过延迟线后一路移相90度后采用自相关技术获得相应的相位差信息，相位差信息经平方率检波后转换为幅度信息传输至采样电路，再通过量化编码等算法后转换成相应的频率码信息输出。该测频方法具有测频速度快、测频精度高、体积较小等优点。但干涉比相法测频易受外部环境干扰，剧烈的温度变化和振动都会影响其测频精度和速度。

由此可见，上述常见的四类不同的测频机虽然都有各自的优点，但缺点也都较为明显，不适宜在频段复杂多变、环境条件恶劣外场中使用，而且性能和体积往往难以兼得。

实用新型内容

本发明人针对上述问题及技术需求，提出了一种新型结构的分频式测频机，本实用新型的技术方案如下：

一种新型结构的分频式测频机，该分频式测频机包括测频通道，测频通道包括依次相连的预处理分频子模块、分频子模块和采样处理子模块，预处理分频子模块的输入端连接分频式测频机的输入端，采样处理子模块的输出端连接分频式测频机的输出端；

预处理分频子模块包括依次相连的低噪声放大器、数控衰减器、温补衰减器、第一滤波器和第一分频器，低噪声放大器的输入端作为预处理分频子模块的输入端，第一分频器的输出端作为预处理分频子模块的输出端连接分频子模块；

分频子模块包括依次相连的第二滤波器、第二分频器和第三滤波器，第二滤波器的输入端作为分频子模块的输入端连接预处理分频子模块，第三滤波器的输出端作为分频子模块的输出端连接采样处理子模块；

采样处理子模块包括依次相连的AD采样电路、DC-DC转换电路、FPGA处理电路以及接口控制电路，AD采样电路的输入端作为采样处理子模块的输入端连接分频子模块，接口控制电路的输出端作为采样处理子模块的输出端。

其进一步的技术方案为，预处理分频子模块还包括耦合器和检波器，第一滤波器连接耦合器的输入端，耦合器的一个输出端连接第一分频器、另一个输出端连接检波器，FPGA处理电路还连接预处理分频子模块中的数控衰减器、温补衰减器和检波器。

其进一步的技术方案为，测频通道还包括扩频子模块，预处理分频子模块的输入端通过扩频子模块连接分频式测频机的输入端，扩频子模块包括依次连接的第四滤波器、第三分频器和第五滤波器，第四滤波器的输入端作为扩频子模块的输入端连接分频式测频机的输入端，第五滤波器的输出端作为扩频子模块的输出端连接预处理分频子模块的输入端。

其进一步的技术方案为，分频式测频机包括至少两个测频通道。

本实用新型的有益技术效果是：

本申请公开了一种新型结构的分频式测频机，该分频式测频机结合了微波分频技术、自动增益控制技术、AD采样编码测频处理技术，使得该测频机克服了传统测频机的限制拥有了具有极宽的工作频率、环境适应范围、极高的测频速度、灵活的动态范围、极强的抗干扰能力、极高的稳定度可靠性、灵活多样的运用方式、具备宽温抗振的能力、具备强抗干扰能力、具备组阵多频段多通道检测能力的特点，可以大范围的应用于各种雷达、雷达模拟器、电子对抗等使用场景。

附图说明

图1是本申请公开的分频式测频机的一种电路结构图。

图2是本申请公开的分频式测频机的另一种电路结构图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做进一步说明。

本申请公开了一种新型结构的分频式测频机，请参考图1，该分频式测频机包括测频通道，每个测频通道包括依次相连的预处理分频子模块、分频子模块和采样处理子模块，预处理分频子模块的输入端连接分频式测频机的输入端RF_IN，采样处理子模块的输出端连接分频式测频机的输出端OUT。

其中，预处理分频子模块包括依次相连的低噪声放大器1、数控衰减器2、温补衰减器3、第一滤波器4和第一分频器5，低噪声放大器1的输入端作为预处理分频子模块的输入端，第一分频器5的输出端作为预处理分频子模块的输出端连接分频子模块。

分频子模块包括依次相连的第二滤波器6、第二分频器7和第三滤波器8，第二滤波器6的输入端作为分频子模块的输入端连接预处理分频子模块，第三滤波器8的输出端作为分频子模块的输出端连接采样处理子模块。

采样处理子模块包括依次相连的AD采样电路9、DC-DC转换电路10、FPGA处理电路11以及接口控制电路12，AD采样电路9的输入端作为采样处理子模块的输入端连接分频子模块，接口控制电路12的输出端作为采样处理子模块的输出端。AD采样电路和FPGA处理电路可以基于市售模组实现，DC-DC转换电路和接口控制电路都可以由现有的电平转换电路实现。

在上述结构中，预处理分频子模块对输入的信号进行预处理并完成分频，然后由分频子模块进行滤波和分频，在采样处理子模块中，AD采样电路9采集分频子模块的低中频信号进行预处理，DC-DC转换电路10实现外部电平与内部器件所需电压之间的相互转换，FPGA处理电路11对AD采样电路9送入的数字量化信号进行频率编码，接口控制电路实现对内部控制电平的转换以及测频码的输出。

在本申请中，预处理分频子模块还包括耦合器13和检波器14，第一滤波器4连接耦合器13的输入端，耦合器13的一个输出端连接第一分频器5、另一个输出端连接检波器14。则FPGA处理电路还连接预处理分频子模块中的数控衰减器2、温补衰减器3和检波器14。基于该结构，FPGA处理电路可以根据检波器14的信号控制衰减器从而完成预处理分频子模块的自动增益控制，控制输入信号的功率在分频器和理想接收范围内，确保分频器正常稳定工作。

进一步的，如图2所示，测频通道还包括扩频子模块，预处理分频子模块的输入端通过扩频子模块连接分频式测频机的输入端，扩频子模块包括依次连接的第四滤波器15、第三分频器16和第五滤波器17，第四滤波器15的输入端作为扩频子模块的输入端连接分频式测频机的输入端RF_IN，第五滤波器17的输出端作为扩频子模块的输出端连接预处理分频子模块的输入端OUT，随着芯片技术的发展和应用场景的需求频率可利用扩频子模块按需求向上扩频。

本申请采用板卡模块化设计，因此方便多阵列组合工作，则该分频式测频机包括若干个上述结构的测频通道，每个测频通道可以采用图1所示结构也可以采用图2所示结构，从而可以实现多频段多通道信号的处理。

在本申请中，第一滤波器4和第三滤波器8采用低通滤波器，第二滤波器6采用带通滤波器，第四滤波器15采用高通滤波器，第五滤波器17采用带通滤波器。低噪声放大器1采用工作频带DC～20G的HMC460宽带低噪放，数控衰减器2采用工作频带0.1～40G的HMC939宽带数控衰减器，检波器6采用0.5～43.5G的ADL6010检波器，第一分频器7采用DC～18G的HMC493LP3E的四分频器，由此预处理分频子模块可以完成DC～18G的分频工作产生DC～4.5G信号。分频子模块对预处理分频子模块送至的DC～4.5G信号进行滤波处理后由第二分频器9进行分频并再次滤波后输出，本申请中的第二分频器9采用HMC363G8的八分频器。扩频子模块中的第三分频器根据实际需要选用10～26G的分频器。由此本申请可以实现传统测频机无法克服的超宽工作频带DC～26GHz。

本申请的测频机相对于传统的测频机具有如下优势：

(1)相比于传统的多波道测频机具有体积小、成本低、抗振强、功耗小、重量轻等优点。

(2)相比于传统的超外差式测频机因没有镜频干扰、本振干扰等情况，所以电路大幅简化，提高了可靠性的同时减小了设备体积，同时其测频相应时间更为优异。相对于传统的分频式测频机因其采用固定分频器，所以电路大幅简化，提高了可靠性，针对现有外场测试反馈引入了自动增益控制技术，使得输入信号功率灵活可调，大大提高了设备的动态范围和抗电磁干扰能力，提升了复杂电磁环境下设备的正确率和工作效能；引入扩频子模块提高了测频机的工作频率范围，不再和现有分频法测频机一样局限于分频器的工作频带。

(3)相比于数字直采测频机因其将微波信号分频至低频段在ADC采样，故其适应频率大幅优于传统的数字直采测频机。

(4)相比于干涉比相法测频机因其采用表贴和微组装技术，所以体积优势更明显，同时其在振动环境和温度变化巨大环境下的表现更为稳定可靠，大幅提升了产品的适应性。

以上所述的仅是本申请的优选实施方式，本实用新型不限于以上实施例。可以理解，本领域技术人员在不脱离本实用新型的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本实用新型的保护范围之内。

Claims (4)

1.一种新型结构的分频式测频机，其特征在于，所述分频式测频机包括测频通道，所述测频通道包括依次相连的预处理分频子模块、分频子模块和采样处理子模块，所述预处理分频子模块的输入端连接所述分频式测频机的输入端，所述采样处理子模块的输出端连接所述分频式测频机的输出端；

所述预处理分频子模块包括依次相连的低噪声放大器、数控衰减器、温补衰减器、第一滤波器和第一分频器，所述低噪声放大器的输入端作为所述预处理分频子模块的输入端，所述第一分频器的输出端作为所述预处理分频子模块的输出端连接所述分频子模块；

所述分频子模块包括依次相连的第二滤波器、第二分频器和第三滤波器，所述第二滤波器的输入端作为所述分频子模块的输入端连接所述预处理分频子模块，所述第三滤波器的输出端作为所述分频子模块的输出端连接所述采样处理子模块；

所述采样处理子模块包括依次相连的AD采样电路、DC-DC转换电路、FPGA处理电路以及接口控制电路，所述AD采样电路的输入端作为所述采样处理子模块的输入端连接所述分频子模块，所述接口控制电路的输出端作为所述采样处理子模块的输出端。

2.根据权利要求1所述的分频式测频机，其特征在于，所述预处理分频子模块还包括耦合器和检波器，所述第一滤波器连接所述耦合器的输入端，所述耦合器的一个输出端连接所述第一分频器、另一个输出端连接所述检波器，所述FPGA处理电路还连接所述预处理分频子模块中的数控衰减器、温补衰减器和检波器。

3.根据权利要求1所述的分频式测频机，其特征在于，所述测频通道还包括扩频子模块，所述预处理分频子模块的输入端通过所述扩频子模块连接所述分频式测频机的输入端，所述扩频子模块包括依次连接的第四滤波器、第三分频器和第五滤波器，所述第四滤波器的输入端作为所述扩频子模块的输入端连接所述分频式测频机的输入端，所述第五滤波器的输出端作为所述扩频子模块的输出端连接所述预处理分频子模块的输入端。

4.根据权利要求1-3任一所述的分频式测频机，其特征在于，所述分频式测频机包括至少两个所述测频通道。

Images