CN114705969A - 芯片的老化性试验控制系统及方法 - Google Patents

Abstract

本发明公开了一种芯片的老化性试验控制系统及方法。该芯片的老化性试验控制系统包括晶振，用于生成时钟信号；存储模块，用于存储第一烧录程序和第二烧录程序；芯片控制模块，分别与晶振、存储模块电性连接，用于从存储模块加载第一烧录程序进行上电配置，并接收晶振发送的时钟信号；至少一个待老炼芯片，均分别与芯片控制模块、存储模块电性连接，用于接收芯片控制模块转发的时钟信号，并从存储模块加载第二烧录程序进行上电配置，再根据时钟信号进行老炼。其可解决FPGA芯片的老化性试验过程中老炼成本高，烧录效率低的问题。

Description

芯片的老化性试验控制系统及方法

技术领域

本发明涉及芯片老炼技术领域，尤其涉及一种芯片的老化性试验控制系统及方法。

背景技术

目前集成电路已普遍应用于航空、军事、工业等行业中，而其可靠性成为器件广泛应用的一大考虑要素，作为最重要的可靠性试验之一的老炼试验，是一种让产品在应力下工作一段时间以稳定其特性的方法。老炼试验使用的应力需要满足不破坏产品电气性能的前提，能够从一批产品中剔除那些在原材料、设计、生产等方面因潜在不良因素而造成的有缺陷的会早期失效的产品；以此挑出合格的产品，使产品的可靠性得到保障。通过老炼试验，可以有效剔除由工艺缺陷造成的含内在固有缺陷的器件，保证器件的失效率水平满足用户需求。芯片老炼的作用是将芯片老化速度加快，用高温和高电压双重作用于被老炼芯片，更快的获知老炼结果以及芯片寿命，对于以后的老化试验具有示范性作用；为了控制温度，所有模块都使用同一个可变频全局时钟，更加容易使得温度稳定在某个值。现有的老炼板上有多块被老炼芯片，若每块芯片独立的去提供时钟以及复位，需要的老炼成本会很高，且系统不稳定；同时，若每块被老炼芯片独立配备一颗flash芯片，用料成本会高而且烧录效率降低。

发明内容

本发明的目的在于提供一种芯片的老化性试验控制系统及方法，以解决老炼用料高成本的问题。

为了解决上述问题，本发明提供了一种芯片的老化性试验控制系统，其包括：

晶振，用于生成时钟信号；

存储模块，用于存储第一烧录程序和第二烧录程序；

芯片控制模块，分别与所述晶振、所述存储模块电性连接，用于从所述存储模块加载第一烧录程序进行上电配置，并接收所述晶振发送的时钟信号；

至少一个待老炼芯片，均分别与所述芯片控制模块、所述存储模块电性连接，用于接收所述芯片控制模块转发的时钟信号，并从所述存储模块加载第二烧录程序进行上电配置，再根据所述时钟信号进行老炼。

作为本发明的进一步改进，所述芯片控制模块，还用于将所述时钟信号按预设规则进行倍频操作，得到不同频率的时钟信号。

作为本发明的进一步改进，所述芯片控制模块，还用于监控所述待老炼芯片上报的温度和电压数据。

作为本发明的进一步改进，芯片的老化性试验控制系统其还包括至少一个指示灯，每个指示灯与一个所述待老炼芯片电性连接，且在所述待老炼芯片老炼达到预设老炼要求后长亮。

作为本发明的进一步改进，所述存储模块包括第一存储模块和第二存储模块，所述第一存储模块与所述芯片控制模块电性连接，且用于存储所述第一烧录程序，所述第二存储模块分别与每个所述待老炼芯片电性连接，且用于存储所述第二烧录程序。

为了解决上述问题，本发明提供了一种芯片的老化性试验控制方法，其包括：

所述芯片控制模块接收到芯片老炼请求时，从所述存储模块加载预设的第一烧录程序进行上电配置；

所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片；

所述待老炼芯片从所述存储模块加载预设的第二烧录程序进行上电配置，并接收所述芯片控制模块转发的时钟信号；

所述待老炼芯片根据所述时钟信号进行老炼操作。

作为本发明的进一步改进，所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片，包括：

所述芯片控制模块获取所述晶振产生的时钟信号；

所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作后再发送至所述待老炼芯片。

作为本发明的进一步改进，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

所述芯片控制模块监控所述待老炼芯片上报的温度和电压数据。

作为本发明的进一步改进，所述芯片的老化性试验控制系统还包括至少一个指示灯，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

当所述待老炼芯片达到预设老炼要求后，所述指示灯长亮。

作为本发明的进一步改进，所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作之后，还包括：

当所述时钟信号达到预设条件后，所述芯片控制模块结束复位。

与现有技术相比，芯片的老化性试验控制系统包括晶振，存储模块存储第一烧录程序和第二烧录程序，芯片控制模块，分别与晶振、存储模块电性连接，至少一个待老炼芯片，均分别与芯片控制模块、存储模块电性连接，通过晶振生成时钟信号，存储模块自动会加载第一烧录程序给芯片控制模块，存储模块存储第一烧录程序和第二烧录程序，芯片控制模块接收晶振发送的时钟信号时，芯片控制模块从存储模块加载第一烧录程序进行上电配置，当待老炼芯片接收芯片控制模块转发的时钟信号时，从存储模块加载第二烧录程序进行上电配置，再根据时钟信号进行老炼。其可解决FPGA芯片的老化性试验过程中老炼成本高，烧录效率低的问题。

附图说明

图1为本发明芯片的老化性试验控制系统一种实施例的结构示意图；

图2为本发明芯片的老化性试验控制系统另一种实施例的结构示意图；

图3为本发明芯片的老化性试验控制方法的示意图；

图4为本发明芯片的老化性试验控制方法的另一示意图；

图5为本发明芯片的老化性试验控制方法的另一示意图；

图6为本发明芯片的老化性试验控制方法的另一示意图；

图7为本发明芯片的老化性试验控制方法的另一示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用来限定本发明。

图1展示了本发明芯片的老化性试验控制系统的一种实施例。在本实施例中，如图1、图2所示，该芯片的老化性试验控制系统包括晶振1，用于生成时钟信号；存储模块2，用于存储第一烧录程序和第二烧录程序；芯片控制模块3，分别与所述晶振1、所述存储模块2电性连接，用于从所述存储模块2加载第一烧录程序进行上电配置，并接收所述晶振发送的时钟信号；至少一个待老炼芯片4，均分别与所述芯片控制模块3、所述存储模块2电性连接，用于接收所述芯片控制模块3转发的时钟信号，并从所述存储模块2加载第二烧录程序进行上电配置，再根据所述时钟信号进行老炼。

需要说明的是，FPGA芯片具有可编程、高集成度、高速和高可靠性等优点。通过配置器件内部的逻辑功能和输入/输出端口，将原来电路板级别实现的设计放在芯片中进行，提高了电路性能，缩小了电路体积，降低了电路功耗，有效提高了设计的灵活性和效率。原来的老炼方案中，每个待老炼芯片4都有一颗对应的flash和晶振，烧录待老炼芯片4时候十分的麻烦，需要依次烧录若干颗老炼芯片flash，时间及人工成本很高，且旧方案中，每个待老炼芯片4也有一颗对应的晶振，老炼过程中，若干颗晶振损坏的概率很大。

具体地，该芯片的老化性试验控制系统通过晶振1生成时钟信号，存储模块2自动会加载第一烧录程序给芯片控制模块3，存储模块2存储第一烧录程序和第二烧录程序，芯片控制模块3接收晶振发送的时钟信号时，芯片控制模块3从存储模块2加载第一烧录程序进行上电配置，当待老炼芯片4接收芯片控制模块3转发的时钟信号时，从存储模块2加载第二烧录程序进行上电配置，再根据时钟信号进行老炼。

本实施例的芯片的老化性试验控制系统包括晶振1，存储模块2存储第一烧录程序和第二烧录程序，芯片控制模块3，分别与晶振1、存储模块2电性连接，至少一个待老炼芯片4，均分别与芯片控制模块3、存储模块2电性连接，通过晶振1生成时钟信号，存储模块2自动会加载第一烧录程序给芯片控制模块，存储模块2存储第一烧录程序和第二烧录程序，芯片控制模块3接收晶振发送的时钟信号时，芯片控制模块3从存储模块加载第一烧录程序进行上电配置，当待老炼芯片4接收芯片控制模块转发的时钟信号时，从存储模块2加载第二烧录程序进行上电配置，再根据时钟信号进行老炼。其可解决FPGA芯片的老化性试验过程中老炼成本高，烧录效率低的问题，提高了烧录效率，降低了物料成本、人工成本以及烧录失误率，同时降低了元器件的损耗率，加强了主控芯片对老炼芯片的控制，同时也使得整个系统更加稳定。

进一步地，所述芯片控制模块3，还用于将所述时钟信号按预设规则进行倍频操作，得到不同频率的时钟信号。

具体地，芯片控制模块3将所述时钟信号按预设规则进行倍频操作，得到不同频率的时钟信号。在电子电路中，产生的输出信号频率是输入信号频率的整数倍称为倍频，倍频是把频率往上增，比如说十倍，一百倍，得到想要的一个频率。当系统总线工作在相对较低的频率上时，而CPU速度可以通过倍频来提升。

进一步地，所述芯片控制模块3，还用于监控所述待老炼芯片4上报的温度和电压数据。

具体地，芯片控制模块3监控所述待老炼芯片4上报的温度和电压数据，便于分析待老炼芯片4的工作温度变化数据和待老炼芯片的工作电压变化。

进一步地，芯片的老化性试验控制系统还包括至少一个指示灯5，每个指示灯5与一个所述待老炼芯片4电性连接，且在所述待老炼芯片4老炼达到预设老炼要求后长亮。

具体地，芯片的老化性试验控制系统还包括至少一个指示灯5，指示灯5可用来监控老炼是否成功。当待老炼芯片4接收芯片控制模块转发的时钟信号时，从存储模块2加载第二烧录程序进行上电配置，在所述待老炼芯片4老炼达到预设老炼要求后长亮，第二烧录程序成功的在待老炼芯片4上跑起来，且待老炼芯片4没有故障的话，指示灯5长亮是老炼正常工作。

进一步地，所述存储模块2包括第一存储模块21和第二存储模块22，所述第一存储模块21与所述芯片控制模块3电性连接，且用于存储所述第一烧录程序，所述第二存储模块22分别与每个所述待老炼芯片4电性连接，且用于存储所述第二烧录程序。

具体地，存储模块2包括第一存储模块21和第二存储模块22，第一存储模块21与芯片控制模块3电性连接，存储第一烧录程序，第二存储模块22分别与每个待老炼芯片4电性连接，存储第二烧录程序。第一存储模块21里面的第一烧录程序是给芯片控制模块3上电配置，第二存储模块22里面的第二烧录程序是给待老炼芯片4上电配置，把芯片可以配置的内容设置成想要的值，实现用户想要的功能。

图3展示了本发明芯片的老化性试验控制方法的一种实施例。在本实施例中，该芯片的老化性试验控制方法应用于上述的芯片的老化性试验控制系统，所述芯片的老化性试验控制系统包括：晶振、存储模块、芯片控制模块和至少一个待老炼芯片；所述方法包括：

步骤S1，所述芯片控制模块接收到芯片老炼请求时，从所述存储模块加载预设的第一烧录程序进行上电配置；

具体地，当芯片控制模块接收到芯片老炼请求时，从存储模块加载预设的第一烧录程序进行上电配置。

步骤S2，所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片；

需要说明但是，原来的老炼方案中，每个待老炼芯片都有一颗对应的flash和晶振，烧录待老炼芯片时候十分的麻烦，需要依次烧录若干颗老炼芯片flash，时间及人工成本很高，且旧方案中，每个待老炼芯片也有一颗对应的晶振，老炼过程中，若干颗晶振损坏的概率很大。

具体地，当芯片控制模块接收到芯片老炼请求时，从存储模块加载预设的第一烧录程序进行上电配置之后，芯片控制模块获取晶振产生的时钟信号并转发至每个待老炼芯片。

步骤S3，所述待老炼芯片从所述存储模块加载预设的第二烧录程序进行上电配置，并接收所述芯片控制模块转发的时钟信号；

具体地，芯片控制模块获取晶振产生的时钟信号并转发至每个待老炼芯片后，待老炼芯片从存储模块加载预设的第二烧录程序进行上电配置，并接收芯片控制模块转发的时钟信号。

步骤S4，所述待老炼芯片根据所述时钟信号进行老炼操作。

具体地，当待老炼芯片接收芯片控制模块转发的时钟信号之后，待老炼芯片根据所述时钟信号进行老炼操作。

本实施例的有益效果：芯片控制模块获取晶振产生的时钟信号并转发至每个待老炼芯片，待老炼芯片接收芯片控制模块转发的时钟信号，并从存储模块加载预设的第二烧录程序进行上电配置，待老炼芯片根据时钟信号进行老炼操作。其可解决FPGA芯片的老化性试验过程中老炼成本高，烧录效率低的问题，提高了烧录效率，降低了物料成本、人工成本以及烧录失误率，同时降低了元器件的损耗率，加强了芯片控制模块对待老炼芯片的控制。

进一步地，如图4所示，所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片，包括：

步骤S21，所述芯片控制模块获取所述晶振产生的时钟信号；

具体地，晶振产生的时钟信号并将时钟信号发送至芯片控制模块，芯片控制模块获取晶振产生的时钟信号。时钟信号用来驱动待老炼芯片维持正常工作。

步骤S22，所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作后再发送至所述待老炼芯片。

具体地，当系统总线工作在相对较低的频率上时，而CPU速度可以通过倍频来提升。芯片控制模块根据预设规则对时钟信号进行倍频操作后再发送至待老炼芯片。例如：把频率往上增十倍，一百倍，得到想要的一个频率。

进一步地，如图5所示，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

步骤S5，所述芯片控制模块监控所述待老炼芯片上报的温度和电压数据。

需要说明的是，待老炼芯片根据时钟信号进行老炼操作之后，芯片控制模块监控待老炼芯片上报的温度和电压数据，以便分析待老炼芯片的工作温度变化数据和待老炼芯片的工作电压变化。

进一步地，如图6所示，所述芯片的老化性试验控制系统还包括至少一个指示灯，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

步骤S6，当所述待老炼芯片达到预设老炼要求后，所述指示灯长亮。

具体地，指示灯可用来监控老炼是否成功。待老炼芯片根据时钟信号进行老炼操作之后，当待老炼芯片达到预设老炼要求后，指示灯长亮。

进一步地，如图7所示，所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作之后，还包括：

步骤S23，当所述时钟信号达到预设条件后，所述芯片控制模块结束复位。

具体地，芯片控制模块根据预设规则对所述时钟信号进行倍频操作后，当时钟信号达到预设条件，芯片控制模块结束复位，复位是让芯片控制模块处于不工作的初始状态，进入置位状态。

以上对发明的具体实施方式进行了详细说明，但其只作为范例，本发明并不限制与以上描述的具体实施方式。对于本领域的技术人员而言，任何对该发明进行的等同修改或替代也都在本发明的范畴之中，因此，在不脱离本发明的精神和原则范围下所作的均等变换和修改、改进等，都应涵盖在本发明的范围内。

Claims (10)

1.一种芯片的老化性试验控制系统，其特征在于，其包括：

晶振，用于生成时钟信号；

存储模块，用于存储第一烧录程序和第二烧录程序；

芯片控制模块，分别与所述晶振、所述存储模块电性连接，用于从所述存储模块加载第一烧录程序进行上电配置，并接收所述晶振发送的时钟信号；

至少一个待老炼芯片，均分别与所述芯片控制模块、所述存储模块电性连接，用于接收所述芯片控制模块转发的时钟信号，并从所述存储模块加载第二烧录程序进行上电配置，再根据所述时钟信号进行老炼。

2.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，所述芯片控制模块，还用于将所述时钟信号按预设规则进行倍频操作，得到不同频率的时钟信号。

3.根据权利要求2所述的芯片的老化性试验控制系统，其特征在于，所述芯片控制模块，还用于监控所述待老炼芯片上报的温度和电压数据。

4.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，其还包括至少一个指示灯，每个指示灯与一个所述待老炼芯片电性连接，且在所述待老炼芯片老炼达到预设老炼要求后长亮。

5.根据权利要求1所述的芯片的老化性试验控制系统，其特征在于，所述存储模块包括第一存储模块和第二存储模块，所述第一存储模块与所述芯片控制模块电性连接，且用于存储所述第一烧录程序，所述第二存储模块分别与每个所述待老炼芯片电性连接，且用于存储所述第二烧录程序。

6.一种芯片的老化性试验控制方法，其特征在于，其应用于权利要求1-5之一所述的芯片的老化性试验控制系统，所述芯片的老化性试验控制系统包括：晶振、存储模块、芯片控制模块和至少一个待老炼芯片；所述方法包括：

所述芯片控制模块接收到芯片老炼请求时，从所述存储模块加载预设的第一烧录程序进行上电配置；

所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片；

所述待老炼芯片从所述存储模块加载预设的第二烧录程序进行上电配置，并接收所述芯片控制模块转发的时钟信号；

所述待老炼芯片根据所述时钟信号进行老炼操作。

7.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述芯片控制模块获取所述晶振产生的时钟信号并转发至每个所述待老炼芯片，包括：

所述芯片控制模块获取所述晶振产生的时钟信号；

所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作后再发送至所述待老炼芯片。

8.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

所述芯片控制模块监控所述待老炼芯片上报的温度和电压数据。

9.根据权利要求6所述的芯片的老化性试验控制方法，其特征在于，所述芯片的老化性试验控制系统还包括至少一个指示灯，所述待老炼芯片根据所述时钟信号进行老炼操作之后，还包括：

当所述待老炼芯片达到预设老炼要求后，所述指示灯长亮。

10.根据权利要求7所述的芯片的老化性试验控制方法，其特征在于，所述芯片控制模块根据预设规则对所述时钟信号进行倍频操作之后，还包括：

当所述时钟信号达到预设条件后，所述芯片控制模块结束复位。

Images