CN114695354A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN114695354A
CN114695354A CN202011597947.7A CN202011597947A CN114695354A CN 114695354 A CN114695354 A CN 114695354A CN 202011597947 A CN202011597947 A CN 202011597947A CN 114695354 A CN114695354 A CN 114695354A
Authority
CN
China
Prior art keywords
memory cell
transistor
active regions
substrate
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011597947.7A
Other languages
English (en)
Inventor
朱一明
王晓光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011597947.7A priority Critical patent/CN114695354A/zh
Priority to PCT/CN2021/095830 priority patent/WO2022142095A1/zh
Priority to US17/455,487 priority patent/US20220208854A1/en
Publication of CN114695354A publication Critical patent/CN114695354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底；第一晶体管，包括位于所述衬底内的第一栅极、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接；第二晶体管，包括位于所述衬底内的第二栅极、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第二栅极的宽度小于所述第一栅极的宽度。本发明能够达到将所述第一晶体管的制造工艺与所述第二晶体管的制造工艺兼容的效果，简化了半导体结构的制造方法，并有助于提高存储器中具有所述第一晶体管和/或所述第二晶体管的存储单元的集成密度，并缩小存储单元的尺寸，提高了存储器的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
磁性随机存储器(Magnetic Random Access Memory，MARM)是基于硅基互补氧化物半导体(CMOS)与磁性隧道结(Megnetic Tuning Junction，MTJ)技术的集成，是一种非易失性的存储器，它拥有静态随机存储器的高速读写能力、以及动态随机存储器的高集成度。所述磁性隧道结通常包括固定层、隧穿层和自由层。在磁性随机存储器正常工作时，自由层的磁化方向可以改变，而固定层的磁化方向保持不变。磁性随机存储器的电阻与自由层和固定层的相对磁化方向有关。当自由层的磁化方向相对于固定层的磁化方向发生改变时，磁性随机存储器的电阻值相应改变，对应于不同的存储信息。
为了提高存储器的存储密度，并缩小存储单元的尺寸，埋入式字线(Buried WordLine，BWL)在DRAM中已被广泛使用。但是，为了避免漏电流现象的发生，具有埋入式字线结构的DRAM需要采用相对较小的驱动电流进行晶体管驱动。然而，MARM由于需要确保MTJ开关的启动，因而需要使用相对较大的驱动电流进行晶体管驱动。由于DRAM的驱动电流与MARM的驱动电流在大小上存在差别，因而，当前无法在MARM中实现埋入式字线结构，从而限制了MARM存储密度的增大以及存储单元尺寸的缩小。
因此，如何提高存储器的性能，从而扩展存储器的应用领域，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有的存储器的性能相对较差的问题，以扩展存储器的应用领域。
为了解决上述问题，本发明提供了一种半导体结构，包括：
衬底；
第一晶体管，包括位于所述衬底内的第一栅极、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接；
第二晶体管，包括位于所述衬底内的第二栅极、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第二栅极的宽度小于所述第一栅极的宽度。
可选的，还包括：
有源区，多个所述有源区在所述衬底内部呈阵列排布；
浅沟槽隔离结构，位于相邻的所述有源区之间。
可选的，多个所述有源区中具有至少一个第一有源区；所述第一有源区具有两个所述第一晶体管；
两个所述第一晶体管分布于所述第一有源区延伸方向的相对两侧，位于所述第一有源区中的两个所述第一晶体管具有第一公共端。
可选的，多个所述有源区中具有至少一个第二有源区；所述第二有源区具有两个所述第二晶体管；
两个所述第二晶体管分布于所述第二有源区延伸方向的相对两侧，位于所述第二有源区中的两个所述第二晶体管具有第二公共端。
可选的，多个所述有源区中具有至少一个第三有源区；所述第三有源区具有一个第一晶体管和一个第二晶体管；
所述第一晶体管和所述第二晶体管分布于所述第三有源区延伸方向的相对两侧，位于所述第三有源区中的所述第一晶体管和所述第二晶体管具有第三公共端。
可选的，还包括多条沿第一方向延伸的字线；
多个所述第三有源区在所述衬底内部呈阵列排布，所述第三有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
可选的，在沿所述第二方向上，相邻的两个所述第三有源区相互靠近的端部均为所述第一晶体管或者均为所述第二晶体管。
可选的，一个所述第三有源区与两条相邻的所述字线交叠；
位于同一所述第三有源区内的所述第一晶体管和所述第二晶体管分别与两条所述字线对应。
可选的，所述字线包括沿第三方向交替排列的第一子字线和第二子字线，所述第三方向与所述第一方向垂直；
在沿所述第一方向上排列的多个所述第三有源区中的所述第一晶体管均与同一条所述第一子字线交叠；
在沿所述第一方向上排列的多个所述第三有源区中的所述第二晶体管均与同一条所述第二子字线交叠。
可选的，所述第二子字线的宽度小于所述第一子字线的宽度。
可选的，所述第二栅极的宽度为所述第一栅极的宽度的1/3～1/2。
可选的，在沿所述第一方向上，相邻的两个第三有源区中的一个所述第三有源区中的所述第一晶体管与另一个所述第三有源区中的所述第二晶体管与同一条所述字线对应，并且所述字线呈周期性凹凸状。
可选的，所述第二栅极的宽度为所述第一栅极的宽度的1/2～2/3。
可选的，
所述第一类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元与所述第二类型存储单元的存储类型不同。
可选的，
所述第一类型存储单元为电容存储单元；
所述第二类型存储单元为磁存储单元。
为了解决上述问题，本发明还提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底；
形成第一晶体管和第二晶体管，所述第一晶体管包括位于所述衬底内的第一栅极、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接，所述第二晶体管包括位于所述衬底内的第二栅极、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第二栅极的宽度小于所述第一栅极的宽度。
可选的，所述半导体结构的形成方法还包括如下步骤：
在所述衬底中形成有源区；
分别在所述有源区中形成第一栅极槽和第二栅极槽，所述第二栅极槽的宽度小于所述第一栅极槽的宽度，所述有源区被所述第一栅极槽和所述第二栅极槽分割成所述第一端、所述第二端以及所述第一端和所述第二端之间的公共端；
填充栅极材料于所述第一栅极槽和所述第二栅极槽，形成所述第一栅极和所述第二栅极。
可选的，所述衬底内还包括多条沿第一方向延伸的字线；
多个所述有源区在所述衬底内部呈阵列排布，所述有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
可选的，在沿所述第二方向上，相邻的两个所述有源区相互靠近的端部均为所述第一晶体管或者均为所述第二晶体管。
可选的，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的所述第一晶体管和所述第二晶体管分别与两条所述字线对应。
可选的，所述字线包括沿第三方向交替排列的第一子字线和第二子字线，所述第三方向与所述第一方向垂直；
在沿所述第一方向上排列的多个所述有源区中的所述第一晶体管均与同一条所述第一子字线交叠；
在沿所述第一方向上排列的多个所述有源区中的所述第二晶体管均与同一条所述第二子字线交叠。
可选的，所述第二子字线的宽度小于所述第一子字线的宽度。
可选的，在沿所述第一方向上，相邻的两个有源区中的一个所述有源区中的所述第一晶体管与另一个所述有源区中的所述第二晶体管与同一条所述字线对应，并且所述字线呈周期性凹凸状。
可选的，
所述第一类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元与所述第二类型存储单元的存储类型不同。
可选的，
所述第一类型存储单元为电容存储单元；
所述第二类型存储单元为磁存储单元。
本发明提供的半导体结构及其形成方法，通过在半导体结构中同时设置用于与第一类型存储单元连接的第一晶体管、以及用于与第二类型存储单元连接的第二晶体管，所述第二晶体管的第二栅极的宽度小于所述第一晶体管的第一栅极的宽度，从而能够达到将所述第一晶体管的制造工艺与所述第二晶体管的制造工艺兼容的效果，简化了半导体结构的制造方法。并且，能够确保所述第一晶体管的驱动电流小于所述第二晶体管的驱动电流，有助于提高存储器中具有所述第一晶体管和/或所述第二晶体管的存储单元的集成密度，并缩小存储单元的尺寸，提高了存储器的性能，为扩展存储器的应用领域奠定了基础。
附图说明
附图1是本发明具体实施方式中半导体结构的示意图；
附图2是本发明具体实施方式中多个第一有源区的排布方式结构示意图；
附图3是本发明具体实施方式中多个第二有源区的排布方式结构示意图；
附图4是本发明具体实施方式中多个第三有源区的一种排布方式结构示意图；
附图5是本发明具体实施方式中多个第三有源区的另一种排布方式结构示意图；
附图6是本发明具体实施方式中半导体结构的形成方法流程图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构，附图1是本发明具体实施方式中半导体结构的示意图。如图1所示，本具体实施方式提供的半导体结构，包括：
衬底10；
第一晶体管T1，包括位于所述衬底10内的第一栅极111、以及位于所述衬底10表面的第一端112，所述第一端112用于与第一类型存储单元15连接；
第二晶体管T2，包括位于所述衬底10内的第二栅极121、以及位于所述衬底10表面的第二端122，所述第二端122用于与第二类型存储单元17连接，所述第二栅极121的宽度W2小于所述第一栅极111的宽度W1。
有源区，多个所述有源区在所述衬底内部呈阵列排布；
浅沟槽隔离结构，位于相邻的所述有源区之间。
具体来说，如图1所示，所述衬底10可以是但不限于硅衬底，本具体实施方式以所述衬底10为硅衬底为例进行说明。在其他示例中，所述衬底10可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底10中还具有呈阵列排布的多个有源区，相邻所述有源区之间通过浅沟槽隔离结构13相互隔离。所述第一晶体管T1与所述第二晶体管T2可以位于同一有源区内，也可以位于不同的有源区内，本领域技术人员可以根据实际需要进行设置。
所述第一栅极111的宽度W1可以为所述第一栅极111在垂直其延伸方向并平行所述衬底10表面方向上的长度，所述第二栅极121的宽度W2可以为所述第二栅极121在垂直其延伸方向并平行所述衬底10表面方向上的长度。所述第一晶体管T1的所述第一栅极111与所述第二晶体管T2的所述第二栅极121均可以凹入所述衬底10中，形成埋入式栅极结构，因此，可以同步形成所述第一栅极111和所述第二栅极121，实现所述第一晶体管T1与所述第二晶体管T2制程工艺的兼容，而且有助于提高存储器中具有所述第一晶体管T1和/或所述第二晶体管T2的存储单元的集成密度，并缩小存储单元的尺寸。通过将所述第二栅极121的宽度W2设置为小于所述第一栅极111的宽度W1，使得所述第二晶体管T2的驱动电流大于所述第一晶体管T1的驱动电流，从而满足所述第一晶体管T1与所述第二晶体管T2驱动电流不同的要求，使得在同一个存储器中能够集成两种不同的晶体管，实现两种晶体管的优势互补，从而改善了存储器的性能，扩展了存储器的应用领域。
所述衬底10内部可以具有由p型离子掺杂形成的P阱区101；所述第一晶体管T1的所述第一端112和所述第二晶体管T2的所述第二端122相应均为n型离子掺杂形成的源极或漏极。若所述第一晶体管T1的所述第一端112为漏极，则所述第一晶体管T1的另一端为源极；若所述第二晶体管T2的第二端122为漏极，则所述第二晶体管T2的另一端为源极。具体的，如图1所示，所述第一晶体管T1和所述第二晶体管T2具有公共端16，所述公共端16可以为所述第一晶体管T1和所述第二晶体管T2的共有源极，所述第一栅极111和所述第二栅极112分别位于所述第一端112和所述公共端16以及所述第二端122和所述公共端16之间。
可选的，所述衬底10内部可以具有由N型离子掺杂形成的N阱区101；所述第一晶体管的所述第一端112和所述第二晶体管的所述第二端122相应均为p型离子掺杂。
可选的，多个所述有源区中具有至少一个第一有源区23；所述第一有源区23具有两个所述第一晶体管T1；
两个所述第一晶体管T1分布于所述第一有源区23延伸方向的相对两侧，位于所述第一有源区23中的两个所述第一晶体管T1具有第一公共端。
附图2是本发明具体实施方式中多个第一有源区的排布方式结构示意图。举例来说，如图2所示，所述衬底10内部具有沿第一方向D1方向延伸的多条字线22，多条所述字线22沿与所述第一方向D1垂直的第三方向D3平行排布。多个所述第一有源区23在所述衬底10内部呈阵列排布，且每一所述第一有源区23沿第二方向D2延伸。所述第二方向D2相对于所述第一方向D1倾斜预设角度。所述预设角度的具体数值，本领域技术人员可以根据实际需要进行设置，例如所述预设角度可以为大于或者等于15度且小于30度。两条字线22穿过一个所述第一有源区23并分别控制第一有源区23上的两个第一晶体管T1，两个所述第一晶体管T1的所述第一栅极111均位于所述衬底20中，且宽度相同。两个所述第一晶体管沿第二方向D2分布于所述第一有源区23的相对两侧。可以理解的是，第一栅极111可以为字线22位于第一有源区23的第一晶体管上的部分。具体的，如图2所示，衬底10包括多个第一有源区23和第一有源区23之间的浅沟槽隔离结构，位线22穿过多个第一有源区23和第一有源区23之间的浅沟槽隔离结构，位线22和第一有源区23交叠的部分可以为第一栅极111。所述第一栅极111的宽度W1为所述第一栅极111沿所述第三方向D3上的宽度，即图2中所述字线22的宽度。两个所述第一晶体管T1的所述第一端112均位于所述衬底20表面，且两个所述第一晶体管T1共用所述第一公共端。例如，所述第一晶体管T1的第一端112为漏极端，第一公共端为第一公共源极端，位于同一个所述第一有源区23内的两个所述第一晶体管T1共用所述第一公共源极端。所述第一公共端可以设置于所述第一有源区23的中部。同一个所述第一有源区23内的两个所述第一晶体管T1分别与两个所述第一类型存储单元15电连接。
可选的，多个所述有源区中具有至少一个第二有源区24；所述第二有源区24具有两个所述第二晶体管T2；
两个所述第二晶体管T2分布于所述第二有源区24延伸方向的相对两侧，位于所述第二有源区24中的两个所述第二晶体管T2具有第二公共端。
附图3是本发明具体实施方式中多个第二有源区的排布方式结构示意图。举例来说，如图3所示，所述衬底10内部具有沿第一方向D1方向延伸的多条字线22，多条所述字线22沿与所述第一方向D1垂直的第三方向D3平行排布。多个所述第二有源区24在所述衬底10内部呈阵列排布，且每一所述第二有源区24沿第二方向D2延伸。所述第二方向D2相对于所述第一方向D1倾斜预设角度。所述预设角度的具体数值，本领域技术人员可以根据实际需要进行设置，例如所述预设角度可以为大于或者等于30度且小于90度。两条字线穿过一个所述第二有源区24内并分别控制第二有源区24上的两个所述第二晶体管T2，两个所述第二晶体管T2的所述第二栅极121均位于所述衬底20中，且宽度相同。两个所述第二晶体管T2沿第二方向D2分布于所述第二有源区24的相对两侧。可以理解的是，第二栅极121可以为字线22位于第二有源区24的第二晶体管上的部分。具体的，如图3所示，衬底10包括多个第二有源区24和第二有源区24之间的浅沟槽隔离结构，位线22穿过多个第二有源区24和第二有源区24之间的浅沟槽隔离结构，位线22和第二有源区24交叠的部分可以为第二栅极121。所述第二栅极121的宽度W2为所述第二栅极121沿所述第三方向D3上的宽度，即图3中所述字线22的宽度。两个所述第二晶体管T2的所述第二端122均位于所述衬底20表面，且两个所述第二晶体管T2共用所述第二公共端。例如，所述第二晶体管T2的第二端122为漏极端，第二公共端为第二公共源极端，位于同一个所述第二有源区24内的两个所述第二晶体管T2共用所述第二公共源极端。所述第二公共端可以设置于所述第二有源区24的中部。同一个所述第二有源区24内的两个所述第二晶体管T2分别与两个所述第二类型存储单元17电连接。
可选的，多个所述有源区中具有至少一个第三有源区25；所述第三有源区25具有一个第一晶体管T1和一个第二晶体管T2；
所述第一晶体管T1和所述第二晶体管T2分布于所述第三有源区25延伸方向的相对两侧，位于所述第三有源区25中的所述第一晶体管T1和所述第二晶体管T2具有第三公共端。
可选的，所述半导体结构还包括多条沿第一方向D1延伸的字线22；
多个所述第三有源区25在所述衬底10内部呈阵列排布，所述第三有源区25沿第二方向D2延伸，且所述第二方向D2相对于所述第一方向D1倾斜一预设角度。
附图4是本发明具体实施方式中多个第三有源区的一种排布方式结构示意图。举例来说，如图4所示，所述衬底10内部具有沿第一方向D1方向延伸的多条字线22，多条所述字线22沿与所述第一方向D1垂直的第三方向D3平行排布。多个所述第三有源区25在所述衬底10内部呈阵列排布，且每一所述第三有源区25沿第二方向D2延伸。所述第二方向D2相对于所述第一方向D1倾斜预设角度。所述预设角度的具体数值，本领域技术人员可以根据实际需要进行设置，例如所述预设角度可以为大于或者等于15度且小于30度。每一个所述第三有源区25内具有一个所述第一晶体管T1和一个所述第二晶体管T2。所述第一晶体管T1和所述第二晶体管T2沿第二方向D2分布于所述第三有源区25的相对两侧。两条字线22穿过一个第三有源区25并分别控制第三有源区25上的所述第一晶体管T1和所述第二晶体管T2。可以理解的是，第一栅极111可以为字线22位于第三有源区25的第一晶体管T1上的部分；第二栅极121可以为字线22位于第三有源区25的第二晶体管T2上的部分。具体的，如图4所示，衬底10包括多个第三有源区25和第三有源区25之间的浅沟槽隔离结构，位线22穿过多个第三有源区25和第三有源区25之间的浅沟槽隔离结构，位线22和第三有源区25的第一晶体管交叠的部分可以为第一栅极111，位线22和第三有源区25的第二晶体管交叠的部分可以为第二栅极121。所述第一栅极111的宽度W1为所述第一栅极111沿第三方向D3的宽度，所述第二栅极121的宽度W2为所述第二栅极沿第三方向D3的宽度。所述第一晶体管的所述第一端112和所述第二晶体管的所述第二端122均位于所述衬底20表面，且位于同一个所述第三有源区25内的所述第一晶体管T1和所述第二晶体管T2共用所述第三公共端。例如，所述第一晶体管T1的第一端112为漏极端，所述第二晶体管T2的第二端122为漏极端，第三公共端为第三公共源极端，位于同一个所述第三有源区25内的所述第一晶体管T1和所述第二晶体管T2共用所述第三公共源极端。同一个所述第三有源区25中的所述第一晶体管T1的所述第一端112用于与所述第一类型存储单元15电连接、所述第二晶体管T2的所述第二端122用于与所述第二类型存储单元17电连接。
可选的，在沿所述第二方向D2上，相邻的两个所述第三有源区25相互靠近的端部均为所述第一晶体管T1或者均为所述第二晶体管T2。
可选的，一个所述第三有源区25与两条相邻的所述字线交叠；
位于同一所述第三有源区25内的所述第一晶体管T1和所述第二晶体管T2分别与两条所述字线22对应。
具体来说，通过限定在所述第三有源区25的延伸方向上，相邻的两个所述第三有源区25相互靠近的端部的晶体管类型相同，且位于同一所述第三有源区25内的所述第一晶体管T1和所述第二晶体管T2分别与两条所述字线22对应，使得能够通过两条所述字线22分别驱动同一个所述第三有源区25中的所述第一晶体管T1和所述第二晶体管T2，简化了对同一个所述第三有源区25中两种类型晶体管的驱动效率。
可选的，所述字线22包括沿第三方向D3交替排列的第一子字线221和第二子字线222，所述第三方向D3与所述第一方向D1垂直；
在沿所述第一方向D1上排列的多个所述第三有源区25中的所述第一晶体管T1均与同一条所述第一子字线221交叠；
在沿所述第一方向D1上排列的多个所述第三有源区25中的所述第二晶体管T2均与同一条所述第二子字线222交叠。
可选的，所述第二子字线222的宽度小于所述第一子字线221的宽度。
具体来说，如图4所示，多个所述第三有源区25呈阵列排布，且每一所述第三有源区25均沿所述第二方向D2延伸。所述字线22包括沿第三方向D3交替排列的第一子字线221和第二子字线222，每条所述第一子字线221和每条所述第二子字线222均沿第一方向D1延伸，所述第三方向D3与所述第一方向D1垂直，所述第二方向D2相对于所述第一方向D1倾斜预设角度。所述第一子字线221的一部分可以作为所述第一晶体管T1的第一栅极111，即所述第一栅极111的延伸方向与所述第一子字线221的延伸方向相同。所述第二子字线222的一部分可以作为所述第二晶体管T2的第二栅极121，即所述第二栅极121的延伸方向与所述第二子字线222的延伸方向相同。所述第二子字线222的宽度小于所述第一子字线221的宽度，即所述第二栅极121的宽度小于所述第一栅极111的宽度。通过独立的驱动所述第一子字线221或者所述第二子字线222，可以实现对多个所述第三有源区25中的所述第一晶体管T1或者所述第二晶体管T2的驱动，从而独立的调整所述第一类型存储单元15或者所述第二类型存储单元17的存储状态。
可选的，所述第二栅极121的宽度为所述第一栅极111的宽度的1/3～1/2。
具体的，当第一晶体管T1的第一端112电连接电容存储单元以及第二晶体管T2的第二端122电连接磁存储单元，同一字线22单独控制第一晶体管T1或第二晶体管T2时，所述第二栅极与所述第一栅极的宽度比值的范围可以得到最优化的器件性能。具体的，所述第一栅极111较大的宽度可以尽可能的减少漏电流，所述第二栅极121较小的宽度可以尽可能的增大驱动电流，提高器件性能。
可选的，在沿所述第一方向D1上，相邻的两个第三有源区25中的一个所述第三有源区25中的所述第一晶体管与另一个所述第三有源区25中的所述第二晶体管与同一条所述字线22对应，并且所述字线22呈周期性凹凸状。
附图5是本发明具体实施方式中多个第三有源区的另一种排布方式结构示意图。具体来说，如图5所示，不将所述字线区分为第一子字线和第二子字线，而是在每一条所述字线22与所述第一晶体管T1交叠的位置增大所述字线22的宽度。由于在沿所述第一方向D1上，相邻的两个第三有源区25中的一个所述第三有源区25中的所述第一晶体管T1与另一个所述第三有源区25中的所述第二晶体管T2相互靠近，同一条所述字线22在其延伸方向上与所述第二晶体管T2交叠的部位的宽度小于与所述第一晶体管T1交叠部位的宽度，因此，在整体上所述字线呈现周期性的凹凸状。具体的，所述字线22位于所述第三有源区25中的所述第一晶体管T1上的部分为第一栅极111，所述字线22位于所述第三有源区25中的所述第二晶体管T2上的部分为第二栅极121。通过将所述字线22设置呈周期性的凹凸状，即设置第一栅极111和第二栅极121的宽度不同，可以调节所述第一晶体管T1和所述第二晶体管T2的驱动电流；同时，可以增大相邻所述字线22之间的间距，避免相邻字线之间的串扰。
可选的，所述第二栅极121的宽度为所述第一栅极111的宽度的1/2～2/3。
具体的，当第一晶体管T1的第一端112电连接电容存储单元以及第二晶体管T2的第二端122电连接磁存储单元，同一字线22同时控制第一晶体管T1和第二晶体管T2时，如果所述第二栅极121和第一栅极111的宽度差异过大，会增大字线22的控制难度。所述第二栅极121和所述第一栅极111的宽度比值在上述范围内可以很好的平衡驱动电流和控制难度的要求。
可选的，所述第一类型存储单元15包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元17包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元15与所述第二类型存储单元17的存储类型不同。
可选的，所述第一类型存储单元15为电容存储单元；
所述第二类型存储单元17为磁存储单元。
举例来说，如图1所示，所述第一类型存储单元15为电容存储单元，所述第二类型存储单元17为磁存储单元(例如磁性隧道结)。所述电容存储单元通过第一插塞14与所述第一晶体管的所述第一端112电连接。所述磁存储单元的底端连接底电极181，所述磁存储单元的顶端连接顶电极182，所述底电极181通过第二插塞20与所述第二晶体管的所述第二端122电连接，所述顶电极182通过第三插塞21与位线19电连接。
不仅如此，本具体实施方式还提供了一种半导体结构的形成方法。附图6是本发明具体实施方式中半导体结构的形成方法流程图。本具体实施方式形成的半导体结构的示意图可参见图1、图4和图5。如图1、图4-图6所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S61，提供衬底10；
步骤S62，形成第一晶体管和第二晶体管，所述第一晶体管包括位于所述衬底10内的第一栅极111、以及位于所述衬底10表面的第一端112，所述第一端112用于与第一类型存储单元15连接，所述第二晶体管包括位于所述衬底10内的第二栅极121、以及位于所述衬底10表面的第二端122，所述第二端122用于与第二类型存储单元17连接，所述第二栅极121的宽度W2小于所述第一栅极111的宽度W1。
可选的，所述半导体结构的形成方法还包括如下步骤：
在所述衬底10中形成有源区；
分别在所述有源区中形成第一栅极槽和第二栅极槽，所述第二栅极槽的宽度小于所述第一栅极槽的宽度，所述有源区被所述第一栅极槽和所述第二栅极槽分割成所述第一端112、所述第二端122以及所述第一端和所述第二端之间的公共端16；
填充栅极材料于所述第一栅极槽和所述第二栅极槽，形成所述第一栅极111和所述第二栅极121。
可选的，所述衬底10内还包括多条沿第一方向D1延伸的字线22；
多个所述有源区在所述衬底10内部呈阵列排布，所述有源区沿第二方向D2延伸，且所述第二方向D2相对于所述第一方向D1倾斜一预设角度。
可选的，在沿所述第二方向D2上，相邻的两个所述有源区相互靠近的端部均为所述第一晶体管或者均为所述第二晶体管。
可选的，一个所述有源区与两条相邻的所述字线22交叠；
位于同一所述有源区内的所述第一晶体管和所述第二晶体管分别与两条所述字线22对应。
可选的，所述字线22包括沿第三方向D3交替排列的第一子字线221和第二子字线222，所述第三方向D3与所述第一方向D1垂直；
在沿所述第一方向D1上排列的多个所述有源区中的所述第一晶体管均与同一条所述第一子字线221交叠；
在沿所述第一方向D1上排列的多个所述有源区中的所述第二晶体管均与同一条所述第二子字线222交叠。
可选的，所述第二子字线222的宽度小于所述第一子字线221的宽度。
可选的，在沿所述第一方向D1上，相邻的两个有源区中的一个所述有源区中的所述第一晶体管与另一个所述有源区中的所述第二晶体管与同一条所述字线22对应，并且所述字线呈周期性凹凸状。
可选的，所述第一类型存储单元15包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元17包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元15与所述第二类型存储单元17的存储类型不同。
可选的，所述第一类型存储单元15为电容存储单元；
所述第二类型存储单元17为磁存储单元。
本具体实施方式提供的半导体结构及其形成方法，通过在半导体结构中同时设置用于与第一类型存储单元连接的第一晶体管、以及用于与第二类型存储单元连接的第二晶体管，所述第一晶体管的第一沟道区域和所述第二晶体管的第二沟道区域均位于所述衬底内部，且限定所述第二晶体管中第二栅极的宽度小于所述第一晶体管中第一栅极的宽度，从而能够达到将所述第一晶体管的制造工艺与所述第二晶体管的制造工艺兼容的效果，简化了半导体结构的制造方法。并且，能够确保所述第一晶体管的驱动电流小于所述第二晶体管的驱动电流，有助于提高存储器中具有所述第一晶体管和/或所述第二晶体管的存储单元的集成密度，并缩小存储单元的尺寸，提高了存储器的性能，为扩展存储器的应用领域奠定了基础。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (25)

1.一种半导体结构，其特征在于，包括：
衬底；
第一晶体管，包括位于所述衬底内的第一栅极、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接；
第二晶体管，包括位于所述衬底内的第二栅极、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第二栅极的宽度小于所述第一栅极的宽度。
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
有源区，多个所述有源区在所述衬底内部呈阵列排布；
浅沟槽隔离结构，位于相邻的所述有源区之间。
3.根据权利要求2所述的半导体结构，其特征在于，多个所述有源区中具有至少一个第一有源区；所述第一有源区具有两个所述第一晶体管；
两个所述第一晶体管分布于所述第一有源区延伸方向的相对两侧，位于所述第一有源区中的两个所述第一晶体管具有第一公共端。
4.根据权利要求2所述的半导体结构，其特征在于，多个所述有源区中具有至少一个第二有源区；所述第二有源区具有两个所述第二晶体管；
两个所述第二晶体管分布于所述第二有源区延伸方向的相对两侧，位于所述第二有源区中的两个所述第二晶体管具有第二公共端。
5.根据权利要求2所述的半导体结构，其特征在于，多个所述有源区中具有至少一个第三有源区；所述第三有源区具有一个第一晶体管和一个第二晶体管；
所述第一晶体管和所述第二晶体管分布于所述第三有源区延伸方向的相对两侧，位于所述第三有源区中的所述第一晶体管和所述第二晶体管具有第三公共端。
6.根据权利要求5所述的半导体结构，其特征在于，还包括多条沿第一方向延伸的字线；
多个所述第三有源区在所述衬底内部呈阵列排布，所述第三有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
7.根据权利要求6所述的半导体结构，其特征在于，在沿所述第二方向上，相邻的两个所述第三有源区相互靠近的端部均为所述第一晶体管或者均为所述第二晶体管。
8.根据权利要求7所述的半导体结构，其特征在于，一个所述第三有源区与两条相邻的所述字线交叠；
位于同一所述第三有源区内的所述第一晶体管和所述第二晶体管分别与两条所述字线对应。
9.根据权利要求8所述的半导体结构，其特征在于，所述字线包括沿第三方向交替排列的第一子字线和第二子字线，所述第三方向与所述第一方向垂直；
在沿所述第一方向上排列的多个所述第三有源区中的所述第一晶体管均与同一条所述第一子字线交叠；
在沿所述第一方向上排列的多个所述第三有源区中的所述第二晶体管均与同一条所述第二子字线交叠。
10.根据权利要求9所述的半导体结构，其特征在于，所述第二子字线的宽度小于所述第一子字线的宽度。
11.根据权利要求10所述的半导体结构，其特征在于，所述第二栅极的宽度为所述第一栅极的宽度的1/3～1/2。
12.根据权利要求6所述的半导体结构，其特征在于，在沿所述第一方向上，相邻的两个第三有源区中的一个所述第三有源区中的所述第一晶体管与另一个所述第三有源区中的所述第二晶体管与同一条所述字线对应，并且所述字线呈周期性凹凸状。
13.根据权利要求12所述的半导体结构，其特征在于，所述第二栅极的宽度为所述第一栅极的宽度的1/2～2/3。
14.根据权利要求1-13任一所述的半导体结构，其特征在于，
所述第一类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元与所述第二类型存储单元的存储类型不同。
15.根据权利要求14所述的半导体结构，其特征在于，
所述第一类型存储单元为电容存储单元；
所述第二类型存储单元为磁存储单元。
16.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底；
形成第一晶体管和第二晶体管，所述第一晶体管包括位于所述衬底内的第一栅极、以及位于所述衬底表面的第一端，所述第一端用于与第一类型存储单元连接，所述第二晶体管包括位于所述衬底内的第二栅极、以及位于所述衬底表面的第二端，所述第二端用于与第二类型存储单元连接，所述第二栅极的宽度小于所述第一栅极的宽度。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括如下步骤：
在所述衬底中形成有源区；
分别在所述有源区中形成第一栅极槽和第二栅极槽，所述第二栅极槽的宽度小于所述第一栅极槽的宽度，所述有源区被所述第一栅极槽和所述第二栅极槽分割成所述第一端、所述第二端以及所述第一端和所述第二端之间的公共端；
填充栅极材料于所述第一栅极槽和所述第二栅极槽，形成所述第一栅极和所述第二栅极。
18.根据权利要求17所述的半导体结构的形成方法，其特征在于，所述衬底内还包括多条沿第一方向延伸的字线；
多个所述有源区在所述衬底内部呈阵列排布，所述有源区沿第二方向延伸，且所述第二方向相对于所述第一方向倾斜一预设角度。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，在沿所述第二方向上，相邻的两个所述有源区相互靠近的端部均为所述第一晶体管或者均为所述第二晶体管。
20.根据权利要求19所述的半导体结构的形成方法，其特征在于，一个所述有源区与两条相邻的所述字线交叠；
位于同一所述有源区内的所述第一晶体管和所述第二晶体管分别与两条所述字线对应。
21.根据权利要求20所述的半导体结构的形成方法，其特征在于，所述字线包括沿第三方向交替排列的第一子字线和第二子字线，所述第三方向与所述第一方向垂直；
在沿所述第一方向上排列的多个所述有源区中的所述第一晶体管均与同一条所述第一子字线交叠；
在沿所述第一方向上排列的多个所述有源区中的所述第二晶体管均与同一条所述第二子字线交叠。
22.根据权利要求21所述的半导体结构的形成方法，其特征在于，所述第二子字线的宽度小于所述第一子字线的宽度。
23.根据权利要求18所述的半导体结构的形成方法，其特征在于，在沿所述第一方向上，相邻的两个有源区中的一个所述第三有源区中的所述第一晶体管与另一个所述有源区中的所述第二晶体管与同一条所述字线对应，并且所述字线呈周期性凹凸状。
24.根据权利要求16-23任一所述的半导体结构的形成方法，其特征在于，
所述第一类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第二类型存储单元包括电容存储单元、电阻存储单元、磁存储单元、相变存储单元和铁电存储单元中的任一种；
所述第一类型存储单元与所述第二类型存储单元的存储类型不同。
25.根据权利要求24所述的半导体结构的形成方法，其特征在于，
所述第一类型存储单元为电容存储单元；
所述第二类型存储单元为磁存储单元。
CN202011597947.7A 2020-12-29 2020-12-29 半导体结构及其形成方法 Pending CN114695354A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011597947.7A CN114695354A (zh) 2020-12-29 2020-12-29 半导体结构及其形成方法
PCT/CN2021/095830 WO2022142095A1 (zh) 2020-12-29 2021-05-25 半导体结构及其形成方法
US17/455,487 US20220208854A1 (en) 2020-12-29 2021-11-18 Semiconductor structure and formation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011597947.7A CN114695354A (zh) 2020-12-29 2020-12-29 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN114695354A true CN114695354A (zh) 2022-07-01

Family

ID=82131503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011597947.7A Pending CN114695354A (zh) 2020-12-29 2020-12-29 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US20220208854A1 (zh)
CN (1) CN114695354A (zh)
WO (1) WO2022142095A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11967531B2 (en) * 2020-12-29 2024-04-23 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
CN106158751B (zh) * 2015-04-09 2019-07-05 华邦电子股份有限公司 动态随机存取存储装置的制造方法
KR20170013457A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 전자 장치 제조 방법
KR102450577B1 (ko) * 2016-08-12 2022-10-11 삼성전자주식회사 반도체 소자
KR102378471B1 (ko) * 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20220208854A1 (en) 2022-06-30
WO2022142095A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
US9449677B2 (en) Methods of operating and forming semiconductor devices including dual-gate electrode structures
US8803200B2 (en) Access transistor with a buried gate
US9184218B2 (en) Semiconductor memory device having three-dimensional cross point array
TWI445162B (zh) 記憶體單元、記憶體裝置以及內裝有該記憶體單元之積體電路
CN212136451U (zh) 存储器
US20060081941A1 (en) Semiconductor storage device, its manufacturing method and operating method, and portable electronic apparatus
US9287284B2 (en) Semiconductor field-effect transistor, memory cell and memory device
US10930672B2 (en) Three-dimensional semiconductor memory devices
US7061038B2 (en) Semiconductor memory device and its production process
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
CN113823656A (zh) 存储器及其形成方法、控制方法
CN114695354A (zh) 半导体结构及其形成方法
CN114695352A (zh) 半导体结构及其形成方法
CN114695353B (zh) 半导体结构及其形成方法
US11348972B1 (en) Semiconductor structure and manufacturing method thereof
KR101631634B1 (ko) 게이티드 레터럴 사이리스터 기반 랜덤 액세스 메모리(ｇｌｔｒａｍ) 셀들의 제조 방법
US7274066B2 (en) Semiconductor memory devices and methods of fabricating the same
KR20110065316A (ko) 절연층 아래에 매설된 제2 제어 게이트를 갖는 ＳｅＯＩ ＤＲＡＭ 메모리 셀을 제어하는 방법
US11967531B2 (en) Semiconductor structure and forming method thereof
WO2023097906A1 (zh) 半导体结构及半导体结构的制作方法
US20220358981A1 (en) Storage cell and data read/write method and storage array thereof
US20230422492A1 (en) Semiconductor structure and method for manufacturing same, memory and operation method thereof
US20230413581A1 (en) Device for driving transistors and method of driving
JP2006013336A (ja) 半導体記憶装置およびその製造方法
CN105990365B (zh) 存储元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination