CN114695302A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN114695302A
CN114695302A CN202011611385.7A CN202011611385A CN114695302A CN 114695302 A CN114695302 A CN 114695302A CN 202011611385 A CN202011611385 A CN 202011611385A CN 114695302 A CN114695302 A CN 114695302A
Authority
CN
China
Prior art keywords
layer
die
conductive
opening
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011611385.7A
Other languages
English (en)
Inventor
霍炎
涂旭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011611385.7A priority Critical patent/CN114695302A/zh
Publication of CN114695302A publication Critical patent/CN114695302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。本申请中，半导体封装结构包括引线框、裸片、导电件、第一包封层、再布线层与引脚层。引线框包括承载部与第一引脚；第一引脚上包括开孔；裸片位于承载部上，裸片正面设置有第一焊盘，裸片背面面向承载部；导电件的第一导电部与第二导电部连接，第一导电部位于开孔中，第二导电部位于第一引脚靠近裸片的一侧；第一包封层包覆裸片、引线框及导电件的至少部分表面；再布线层设置于裸片的正面，与裸片的第一焊盘、导电部电性连接；引脚层位于引线框背离裸片的一侧。本申请实施例中，可以规避在塑封层上钻孔精度不足导致孔偏的风险。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。
背景技术
相关技术中，在使用引线框进行板级封装的工艺中，引线框的作用通常是帮助芯片实现正反面导通互连。在对芯片封装过程中，需要对塑封层进行钻孔，然后通过电镀工艺填孔连通引线框以及制作再布线层，芯片正面的信号通过孔以及引线框导入背面，实现双面互连的功能。但是，在塑封层上钻孔精度较低，孔易偏位。
然而，如何规避在塑封层上钻孔精度不足导致孔偏的风险是有待解决的一个技术问题。
发明内容
本申请实施例提供一种半导体封装方法及半导体封装结构，可以规避在塑封层上钻孔精度不足导致孔偏的风险。
本申请实施例提供了一种半导体封装结构，包括：
引线框，包括承载部与第一引脚，所述第一引脚位于所述承载部的侧部；所述第一引脚上包括开孔；
裸片，所述裸片位于所述承载部上，所述裸片包括正面与背面，所述裸片的正面设置有第一焊盘，所述裸片的背面面向所述承载部；
导电件，包括第一导电部与第二导电部，所述第一导电部与所述第二导电部连接，所述第一导电部位于所述开孔中，所述第二导电部位于所述第一引脚靠近所述裸片的一侧；
第一包封层，包覆所述裸片、所述引线框及所述导电件的至少部分表面；
再布线层，设置于所述裸片的正面，与所述裸片的第一焊盘、所述导电部电性连接；
引脚层，位于所述引线框背离所述裸片的一侧。
在一个实施例中，所述开孔为盲孔，所述开孔的开口位于所述第一引脚面向所述再布线层的一侧。
在一个实施例中，所述开孔为通孔，所述第一导电部的长度与所述开孔的孔深相同。
在一个实施例中，所述开孔的孔深为20微米～200微米。
在一个实施例中，所述开孔的横截面为圆形或N边形，N为大于2的整数；
所述第一导电部的横截面的形状与所述开孔的横截面的形状相同。
在一个实施例中，所述导电件的材料为铜、金或铝。
在一个实施例中，所述半导体封装结构还包括第二包封层，所述第二包封层位于所述再布线层远离所述裸片的一侧，且包覆所述再布线层。
在一个实施例中，所述半导体封装结构，还包括粘结层，所述粘结层位于所述裸片的背面与所述承载部之间。
在一个实施例中，所述裸片的背面设置有一个第二焊盘，所述粘结层为导体。
本申请部分实施例还提供了一种半导体封装方法，用于制备上述的半导体封装结构，所述半导体封装方法，包括：
提供引线框，所述引线框包括承载部与第一引脚，所述第一引脚位于所述承载部的侧部；所述第一引脚上包括开孔；
将所述裸片固定在所述承载部上，所述裸片包括正面与背面，所述裸片的正面设置有第一焊盘，所述裸片的背面面向所述承载部；
将导电件插入所述开孔中，其中，所述导电件包括第一导电部与第二导电部，所述第一导电部与所述第二导电部连接，所述第一导电部位于所述开孔中，所述第二导电部位于所述第一引脚靠近所述裸片的一侧；
形成第一包封层，所述第一包封层包覆所述裸片、所述引线框及所述导电件的至少部分表面；
形成再布线层，所述再布线层设置于所述裸片的正面，与所述裸片的第一焊盘、所述导电部电性连接；
形成引脚层，所述引脚层位于所述引线框背离所述裸片的一侧。
在本申请实施例中，由于引线框的第一引脚上包括开孔，通过将导电件的第一导电部插入开孔中，并使导电件的第二导电部位于第一引脚靠近裸片的一侧，又由于再布线层位于裸片的正面并与裸片的第一焊盘连接，再布线层还位于第二导电部上，引脚层位于引线框背离裸片的一侧，因此，裸片正面的焊盘经再布线层、导电件、引线框的第一引脚与位于裸片背面的引脚层电连接。由于开孔在第一引脚上，因此，可以直接在第一引脚上打孔得到开孔，容易定位打孔的位置，这样，可以规避在塑封层上钻孔精度不足导致孔偏的风险，还可以缩减在塑封层上钻孔的步骤，简化流程，降低成本。
附图说明
图1是根据本申请一实施例示出的半导体封装结构的结构示意图。
图2是根据本申请一实施例示出的引线框的俯视示意图。
图3是根据本申请一实施例示出的半导体封装方法的流程示意图。
图4是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的一种中间结构的结构示意图。
图5是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图6是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图7是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图8是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图9是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图10是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图11是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图12是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
图13是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的另一种中间结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请的实施例提供一种半导体封装结构。半导体封装结构即为芯片封装体。该导体封装结构可应用于电子设备，例如手机、电脑等等。如图1所示，该半导体封装结构包括引线框11、裸片12、导电件13、第一包封层14、再布线层15、引脚层16、第二包封层17、粘结层18以及保护层19。
如图1所示，在本实施例中，引线框11包括承载部111与第一引脚112。其中，承载部111用于承载裸片12，并用于散热。承载部111也可称为基岛、导热焊盘或热焊盘。第一引脚112为引线框11的外引脚。
如图1与图2所示，在本实施例中，第一引脚112位于承载部111的侧部，第一引脚112上包括开孔1121。开孔1121为盲孔，即开孔1121的孔深小于第一引脚112的厚度，开孔1121未贯穿第一引脚112。当然，在其他实施例中，开孔1121可为通孔，第一导电部的长度可与开孔1121的孔深相同，但不限于此。
在本实施例中，引线框11的材料为金属，例如为铜，也可为金或铝，但不限于此。
如图1所示，在本实施例中，裸片12位于承载部111上，裸片12包括正面与背面，裸片12的正面设置有第一焊盘(未示出)，裸片12的背面面向承载部111。
如图1所示，在本实施例中，裸片12通过粘结层18固定在承载部111上，粘结层18位于裸片12的背面与承载部111之间。在本实施例中，裸片12的背面没有焊盘用于外部连接，因此，粘结层18可绝缘，也可导电。但由于裸片12的背面没有焊盘，即使粘结层18导电也不会影响芯片的功能。在其他实施例中，裸片12的背面可设置有一个第二焊盘(未示出)，粘结层18为导体，这样，可以将第二焊盘与承载部111电连接。
如图1所示，在本实施例中，保护层19位于裸片12的正面，用于保护裸片12。保护层19上开设有开口(未示出)，用于暴露第一焊盘。
如图1所示，在本实施例中，导电件13包括第一导电部131与第二导电部132。第一导电部131与第二导电部132连接，第一导电部131位于开孔1121中，第二导电部132位于第一引脚112靠近裸片12的一侧。其中，开孔1121可以采用腐蚀工艺或者冲压工艺制备。由于在第一引脚112上打孔时，没有遮挡物遮挡，因此，可以精确定位打孔的位置，进而可以规避打孔精度不足导致孔偏的风险。
如图1所示，在本实施例中，开孔1121的孔深为20微米～200微米，例如开孔1121的孔深为20微米、100微米或200微米，但不限于此。
如图1所示，在本实施例中，开孔1121的横截面为圆形，第一导电部131的横截面的形状与开孔1121的横截面的形状相同。这样，将第一导电部131插入开孔1121时可以不用考虑方向性，方便安装。当然，开孔1121的横截面也可为N边形，N为大于2的整数，例如，N为3、4、5、6或8，但不限于此。
在本实施例中，第一导电部131的尺寸与开孔1121的尺寸相匹配，例如，第一导电部131的直径可以与开孔1121的孔径相等，或稍小于开孔1121的孔径。例如，开孔1121的孔径为50微米时，第一导电部131的直径可以为50微米或，49.8微米，但不限于此。
在本实施例中，导电件13的材料与引线框11的材料相同。当然，在其他实施例中，导电件13的材料与引线框11的材料也可以不同。
在本实施例中，导电件13的材料为金属，例如为铜，也可为金或铝，但不限于此。
如图1所示，在本实施例中，第一包封层14包覆裸片12、引线框11及导电件13的至少部分表面。例如，第一包封层14包裹住承载部111的侧部、第一引脚112的侧部、第二导电部132的侧部以及裸片12的侧部。具体地，第一包封层14包裹住承载部111面向第一引脚112的侧部、第一引脚112面向承载部111的侧部、第二导电部132面向裸片12的侧部以及裸片12面向第二导电部132的侧部。
如图1所示，在本实施例中，再布线层15设置于裸片12的正面，与裸片12的第一焊盘、导电部13电性连接。例如，再布线层15位于裸片12的正面、第一包封层14以及第二导电部132上，且与第一焊盘连接。即再布线层15将第一焊盘与第二导电部132电性连接。
如图1所示，在本实施例中，引脚层16位于引线框11背离裸片12的一侧。引脚层16可包括芯片的第二引脚(未示出)。
如图1所示，在本实施例中，第二包封层17位于再布线层15远离裸片12的一侧，且包覆再布线层15。
如图1所示，在本实施例中，裸片12正面的焊盘经再布线层15、导电件13、引线框11的第一引脚112与位于裸片12背面的引脚层16电连接，可以实现将裸片12正面的焊盘上传输的信号传输至背面的引脚层16。
在本申请实施例中，由于引线框11的第一引脚112上包括开孔1121，通过将导电件13的第一导电部131插入开孔1121中，并使导电件13的第二导电部132位于第一引脚112靠近裸片12的一侧，又由于再布线层15位于裸片12的正面并与裸片12的第一焊盘连接，再布线层15还位于第二导电部132上，引脚层16位于引线框11背离裸片12的一侧，因此，裸片12正面的焊盘经再布线层15、导电件13、引线框11的第一引脚112与位于裸片12背面的引脚层16电连接。由于开孔1121在第一引脚112上，因此，可以直接在第一引脚112上打孔得到开孔1121，容易定位打孔的位置，这样，可以规避在塑封层上钻孔精度不足导致孔偏的风险，还可以缩减在塑封层上钻孔的步骤，简化流程，降低成本。
本申请的实施例还提供一种半导体封装方法，用于制备上述的半导体封装结构。如图3所示，该半导体封装方法包括以下步骤301～311：
在步骤301中，提供引线框11，并将引线框11固定在第一载板41上，引线框11包括承载部111与第一引脚112，第一引脚112位于承载部111的侧部。
在本步骤中，将引线框11固定在第一载板41上后得到如图4所示的中间结构。
在步骤302中，在第一引脚112上进行打孔，得到开孔1121，开孔1121位于第一引脚112上远离第一载板41的一侧。
在本步骤中，如图5所示，可在第一引脚112远离第一载板41的一侧打孔，得到开孔1121。
由于在第一引脚112上打孔时，没有遮挡物遮挡，因此，可以精确定位打孔的位置，进而可以规避钻孔精度不足导致孔偏的风险。
在步骤303中，将导电件13插入开孔1121中，其中，导电件13包括第一导电部131与第二导电部132，第一导电部131与第二导电部132连接，第一导电部131位于开孔1121中，第二导电部132位于第一引脚112靠近裸片12的一侧。
在本步骤中，如图6所示，可将导电件13的第一导电部131插入开孔1121中，使第二导电部132位于第一引脚112靠近裸片12的一侧。其中，导电件13可呈T字形，或者说导电件13的结构与铆钉的结构相似或相同。第一导电部131沿第一方向延伸，第二导电部132沿第二方向延伸，第一方向与第二方向垂直。第一方向与开孔1121的深度方向平行。
在本实施例中，导电件13与引线框11为独立的器件，当然，在其他实施例中，导电件13与引线框11可一体成型。
在步骤304中，将裸片12固定在承载部111上，并在裸片12的正面形成保护层19，裸片12包括正面与背面，裸片12的正面设置有第一焊盘，裸片12的背面面向承载部111。
在本实施例中，如图7所示，可将裸片12通过粘结层18固定在承载部111上，并在裸片12的正面形成保护层19。保护层19的材料可以是绝缘材料，具体可以是激光反应型材料或感光材料。
在步骤305中，形成第一包封层14，第一包封层14包覆裸片12、引线框11及导电件13的至少部分表面。例如，第一包封层14包裹住承载部111的侧部、第一引脚112的侧部、第二导电部132的侧部以及裸片12的侧部。
在本实施例中，可在第一载板上形成第一包覆层，第一包覆层包覆承载部111、第一引脚112、第二导电部132、裸片12的侧部以及保护层19，然后对第一包覆层进行研磨或者腐蚀，得到第一包封层14，如图8所示，第一包封层14远离第一载板的表面与保护层19远离第一载板的表面齐平。
在本实施例中，第一包封层14可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如第一包封层14可以为具有填充物的树脂，其中，填充物为无机颗粒。
在步骤306中，在保护层19上形成开口191，以暴露裸片12的焊垫。
在本步骤中，当保护层19的材料为激光反应型材料时，通过激光开孔工艺在保护层19上形成开口191；当保护层19的材料为感光材料时，通过光刻工艺在保护层19上形成开口191。
在本步骤中，可以得到如图9所示的中间结构。
在步骤307中，形成再布线层15，再布线层15设置于裸片12的正面，与裸片12的第一焊盘、导电部13电性连接。例如，再布线层15位于裸片12的正面、第一包封层14以及第二导电部132上，且与第一焊盘连接。
在本步骤中，如图10所示，可以在保护层19、第一包封层14以及第二导电部132上形成再布线层15，通过再布线层15将第一焊盘与第二导电部132电连接。
在步骤308中，形成第二包封层17，得到第一中间过渡结构1100，第二包封层17位于再布线层15远离裸片12的一侧，且包覆再布线层15。
在本步骤中，如图11所示，可以在再布线层15上形成第二包封层17，得到第一中间过渡结构1100。其中，第二包封层17可以为聚合物、树脂、树脂复合材料、聚合物复合材料。例如第二包封层17可以为具有填充物的树脂，其中，填充物为无机颗粒。
在步骤309中，将第一中间过渡结构1100固定在第二载板42上，得到第二中间过渡结构1200，其中第二包封层17固定于第二载板42上。
在本步骤中，如图12所示，可以将第一中间过渡结构1100固定在第二载板42上，得到第二中间过渡结构1200，其中第二包封层17可通过粘结胶层(未示出)固定在第二载板42上。粘结胶层的材料可以是光敏聚合物，具有粘性，经紫外线照射后可固化失去粘性，但不限于此。
在步骤310中，翻转第二中间过渡结构1200，去除第一载板41，并在引线框11背离裸片12的一侧形成引脚层16。
在本步骤中，如图13所示，可以翻转第二中间过渡结构1200后去除第一载板41，然后，在引线框11背离裸片12的一侧形成引脚层16。
在本实施例中，可使用电镀工艺制备引脚层16，但不限于此。在使用电镀工艺制备引脚层16时，引脚层16仅位于引线框11背离裸片12的一侧，不会形成在第一包封层14上。
在步骤311中，去除第二载板42，得到半导体封装结构。
在本步骤中，可通过激光剥离技术剥离第二载板42，得到如图1所示的半导体封装结构。
在本申请实施例中，由于引线框11的第一引脚112上包括开孔1121，通过将导电件13的第一导电部131插入开孔1121中，并使导电件13的第二导电部132位于第一引脚112靠近裸片12的一侧，又由于再布线层15位于裸片12的正面并与裸片12的第一焊盘连接，再布线层15还位于第二导电部132上，引脚层16位于引线框11背离裸片12的一侧，因此，裸片12正面的焊盘经再布线层15、导电件13、引线框11的第一引脚112与位于裸片12背面的引脚层16电连接。由于开孔1121在第一引脚112上，因此，可以直接在第一引脚112上打孔得到开孔1121，容易定位打孔的位置，这样，可以规避在塑封层上钻孔精度不足导致孔偏的风险，还可以缩减在塑封层上钻孔的步骤，简化流程，降低成本。
在本申请中，装置实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
引线框，包括承载部与第一引脚，所述第一引脚位于所述承载部的侧部；所述第一引脚上包括开孔；
裸片，所述裸片位于所述承载部上，所述裸片包括正面与背面，所述裸片的正面设置有第一焊盘，所述裸片的背面面向所述承载部；
导电件，包括第一导电部与第二导电部，所述第一导电部与所述第二导电部连接，所述第一导电部位于所述开孔中，所述第二导电部位于所述第一引脚靠近所述裸片的一侧；
第一包封层，包覆所述裸片、所述引线框及所述导电件的至少部分表面；
再布线层，设置于所述裸片的正面，与所述裸片的第一焊盘、所述导电部电性连接；
引脚层，位于所述引线框背离所述裸片的一侧。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述开孔为盲孔，所述开孔的开口位于所述第一引脚面向所述再布线层的一侧。
3.根据权利要求1所述的半导体封装结构，其特征在于，所述开孔为通孔，所述第一导电部的长度与所述开孔的孔深相同。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述开孔的孔深为20微米～200微米。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述开孔的横截面为圆形或N边形，N为大于2的整数；
所述第一导电部的横截面的形状与所述开孔的横截面的形状相同。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述导电件的材料为铜、金或铝。
7.根据权利要求1所述的半导体封装结构，其特征在于，还包括第二包封层，所述第二包封层位于所述再布线层远离所述裸片的一侧，且包覆所述再布线层。
8.根据权利要求1所述的半导体封装结构，其特征在于，还包括粘结层，所述粘结层位于所述裸片的背面与所述承载部之间。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述裸片的背面设置有一个第二焊盘，所述粘结层为导体。
10.一种半导体封装方法，其特征在于，用于制备权利要求1至9任一项所述的半导体封装结构，所述半导体封装方法，包括：
提供引线框，所述引线框包括承载部与第一引脚，所述第一引脚位于所述承载部的侧部；所述第一引脚上包括开孔；
将所述裸片固定在所述承载部上，所述裸片包括正面与背面，所述裸片的正面设置有第一焊盘，所述裸片的背面面向所述承载部；
将导电件插入所述开孔中，其中，所述导电件包括第一导电部与第二导电部，所述第一导电部与所述第二导电部连接，所述第一导电部位于所述开孔中，所述第二导电部位于所述第一引脚靠近所述裸片的一侧；
形成第一包封层，所述第一包封层包覆所述裸片、所述引线框及所述导电件的至少部分表面；
形成再布线层，所述再布线层设置于所述裸片的正面，与所述裸片的第一焊盘、所述导电部电性连接；
形成引脚层，所述引脚层位于所述引线框背离所述裸片的一侧。
CN202011611385.7A 2020-12-30 2020-12-30 半导体封装方法及半导体封装结构 Pending CN114695302A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011611385.7A CN114695302A (zh) 2020-12-30 2020-12-30 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011611385.7A CN114695302A (zh) 2020-12-30 2020-12-30 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN114695302A true CN114695302A (zh) 2022-07-01

Family

ID=82132340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011611385.7A Pending CN114695302A (zh) 2020-12-30 2020-12-30 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN114695302A (zh)

Similar Documents

Publication Publication Date Title
JP5573422B2 (ja) 半導体装置の製造方法
US6717248B2 (en) Semiconductor package and method for fabricating the same
JP3398721B2 (ja) 半導体パッケージ及びその製造方法
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
JP3416737B2 (ja) 半導体パッケージの製造方法
US7350293B2 (en) Low profile ball-grid array package for high power
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
EP2126971B1 (en) Wafer level csp packaging concept
EP1122778A2 (en) Circuit device and manufacturing method of circuit device
US20040238945A1 (en) Thermally enhanced semiconductor package and fabrication method thereof
JP2006501677A (ja) ブロック成形集成体用の耐熱強化パッケージ
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
US9842794B2 (en) Semiconductor package with integrated heatsink
KR20020018929A (ko) 회로 장치 및 그 제조 방법
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
KR101382843B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
US8053281B2 (en) Method of forming a wafer level package
CN114695302A (zh) 半导体封装方法及半导体封装结构
CN105374787A (zh) 模制倒装芯片半导体封装体
JP3691335B2 (ja) 回路装置の製造方法
US6429534B1 (en) Interposer tape for semiconductor package
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP4443190B2 (ja) 半導体装置の製造方法
JP3691328B2 (ja) 回路装置および回路モジュール
JP2005175509A (ja) 回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination