CN114695120A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN114695120A CN114695120A CN202011641591.2A CN202011641591A CN114695120A CN 114695120 A CN114695120 A CN 114695120A CN 202011641591 A CN202011641591 A CN 202011641591A CN 114695120 A CN114695120 A CN 114695120A
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- material layer
- fin material
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 117
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 18
- 238000007517 polishing process Methods 0.000 claims description 17
- 239000000126 substance Substances 0.000 claims description 17
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在衬底内形成初始凹槽，所述初始凹槽的侧壁表面和底部表面之间的夹角具有第一曲率；在初始凹槽侧壁表面和底部表面形成覆盖层，使所述初始凹槽形成第一凹槽，所述第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率；在覆盖层上形成鳍部材料层，所述鳍部材料层填充满所述第一凹槽。所述方法形成的鳍部结构性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，常规的MOS场效应管的结构已经无法满足对器件性能的需求，鳍式场效应管(Fin FET)作为常规器件的替代得到了广泛的关注。
随着工艺节点的进一步减小，现有的鳍式场效应管的性能还有待提升。其中，鳍部的性能还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提升鳍部的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底内形成初始凹槽，所述初始凹槽的侧壁表面和底部表面之间的夹角具有第一曲率；在初始凹槽侧壁表面和底部表面形成覆盖层，使所述初始凹槽形成第一凹槽，所述第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率；在覆盖层上形成鳍部材料层，所述鳍部材料层填充满所述第一凹槽。
可选的，所述覆盖层的形成工艺包括原子层沉积工艺。
可选的，所述覆盖层的材料包括单晶硅。
可选的，所述覆盖层的厚度范围为：10埃～100埃。
可选的，所述鳍部材料层的材料包括硅锗。
可选的，所述第一曲率的范围为大于2E8。
可选的，所述鳍部材料层的形成方法包括：在所述覆盖层上形成初始鳍部材料层；平坦化所述初始鳍部材料层，形成所述鳍部材料层。
可选的，所述覆盖层还位于衬底表面。
可选的，所述初始鳍部材料层还位于衬底表面；平坦化所述初始鳍部材料层形成所述鳍部材料层，所述鳍部材料层暴露出衬底表面。
可选的，平坦化所述初始鳍部材料层的工艺包括化学机械抛光工艺或回刻蚀工艺；回刻蚀所述初始鳍部材料层的工艺参数包括：气体包括三氟化氮、氢气和氨气的混合气体；温度范围为-20摄氏度～50摄氏度。
可选的，在平坦化所述初始鳍部材料层之前，还包括：在初始鳍部材料层上形成第一缓冲层；采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层，直至暴露出初始鳍部材料层表面。
可选的，所述第一缓冲层的材料包括硅；所述局部速率可调节的回刻蚀工艺的工艺参数包括：气体包括三氟化氮和氢气的混合气体。
可选的，形成第一缓冲层之后，回刻蚀所述第一缓冲层之前，还包括：在第一缓冲层上形成第二缓冲层；采用化学机械抛光工艺平坦化所述第二缓冲层，直至暴露出所述第一缓冲层表面。
可选的，所述第二缓冲层的材料包括氧化硅。
可选的，形成所述初始鳍部材料层的工艺包括外延生长工艺。
可选的，还包括：在衬底上和鳍部材料层上形成第一图形化层，所述第一图形化层内具有若干暴露出部分衬底表面和部分所述鳍部材料层表面的开口；以所述第一图形化层为掩膜刻蚀所述鳍部材料层和衬底，在所述衬底内和鳍部材料层内形成若干第二凹槽，相邻第二凹槽之间的衬底或鳍部材料层形成鳍部结构，位于所述第二凹槽底部和鳍部结构底部的衬底形成基底。
可选的，所述第二凹槽的深度大于所述第一凹槽的深度。
可选的，所述初始凹槽的形成方法包括：在衬底上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述衬底，形成所述初始凹槽。
可选的，刻蚀所述衬底的工艺包括各向异性干法刻蚀工艺，所述各向异性干法刻蚀工艺的工艺参数包括：气体包括氯气、溴化氢、氧气和氩气的混合气体。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体的形成方法，通过在初始凹槽侧壁形成覆盖层，使所述初始凹槽形成第一凹槽。所述初始凹槽的侧壁表面和底部表面之间的夹角具有第一曲率，所述覆盖层使得形成的第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率，从而使得在覆盖层上形成鳍部材料层时，所述鳍部材料层的材料容易在覆盖层上附着并生长成晶格，使得所述鳍部材料层的结构更为致密，有利于提升鳍部材料层的质量；同时，所述第二曲率小于所述第一曲率，或者所述第一凹槽的侧壁表面和底部表面的夹角为直角，从而后续刻蚀所述鳍部材料层形成的鳍部结构，所述鳍部结构的材料均一性较好，减少了所述鳍部结构的材料上下不一致的情况，从而提升了鳍部结构的性能。
进一步，形成所述覆盖层的工艺包括原子层沉积工艺。所述原子层沉积工艺能够在初始凹槽侧壁表面和底部表面形成厚度均匀结构致密的覆盖层，从而使得所述第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第二曲率小于所述第一曲率。
进一步，在平坦化所述初始鳍部材料层之前，在初始鳍部材料层上形成第一缓冲层；采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层，直至暴露出初始鳍部材料层表面。所述第一缓冲层能够使得所述初始鳍部材料层表面的平整度提高，采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层，能够获得光滑度较高的平面，从而避免化学机械抛光工艺对初始鳍部材料层的表面造成损伤的情况，从而后续能够得到形貌良好的鳍部结构。
进一步，形成第一缓冲层之后，回刻蚀所述第一缓冲层之前，还包括：在第一缓冲层上形成第二缓冲层；采用化学机械抛光工艺平坦化所述第二缓冲层，直至暴露出所述第一缓冲层表面。所述第二缓冲层能够进一步提高第一缓冲层表面的平整度，采用化学机械抛光工艺平坦化所述第二缓冲层，能够在不接触到所述初始鳍部材料层表面的同时，获得平整度较好的第一缓冲层，后续在回刻蚀所述第一缓冲层时能够获得平整度较好的初始鳍部材料层。
附图说明
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图；
图3至图10是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的鳍部的性能还有待改善。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，包括：提供衬底100；在衬底100内形成凹槽101。
请参考图2，在凹槽101内形成鳍部材料层102。所述鳍部材料层102的材料包括硅锗，所述鳍部材料层102用于后续形成硅锗材料的鳍部结构，硅锗材料的鳍部结构的应力得到增强，能够提升载流子的迁移率，从而提升半导体结构的性能。
所述半导体结构的形成过程中，通常采用干法刻蚀工艺刻蚀衬底100形成凹槽101，受所述干法刻蚀工艺的特性影响，所述凹槽101的侧壁与底部平面无法形成垂直的夹角，而是在夹角处形成一定的弧面(如图1中A所示)。后续在凹槽内外延生长形成鳍部材料层时，所述鳍部材料不易在所述弧面生长晶格，因此使得所述鳍部材料层102在凹槽101的底部与凹槽101之间可能存在空隙，使得所述鳍部材料层102的尺寸较难控制，从而影响后续形成的鳍部结构的形貌。
为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过在初始凹槽侧壁形成覆盖层，使所述初始凹槽形成第一凹槽。所述初始凹槽的侧壁表面和底部表面之间的夹角具有第一曲率，所述覆盖层使得形成的第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率，从而使得在覆盖层上形成鳍部材料层时，所述鳍部材料层的材料容易在覆盖层上附着并生长成晶格，使得所述鳍部材料层的结构更为致密，有利于提升鳍部材料层的质量；同时，所述第二曲率小于所述第一曲率，或者所述第一凹槽的侧壁表面和底部表面的夹角为直角，从而后续刻蚀所述鳍部材料层形成的鳍部结构，所述鳍部结构的材料均一性较好，减少了所述鳍部结构的材料上下不一致的情况，从而提升了鳍部结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图10是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图3，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图4，在衬底200内形成初始凹槽201，所述初始凹槽201的侧壁表面和底部表面之间的夹角具有第一曲率。
所述初始凹槽201的形成方法包括：在衬底200上形成第二图形化层(未图示)；以所述第二图形化层为掩膜刻蚀所述衬底200，形成所述初始凹槽201。
刻蚀所述衬底的工艺包括各向异性干法刻蚀工艺，所述各向异性干法刻蚀工艺的工艺参数包括：气体包括氯气、溴化氢、氧气和氩气的混合气体。
由于各向异性干法刻蚀工艺的工艺特性，无法形成侧壁表面和底部表面垂直的初始凹槽201。
所述第一曲率的范围为大于2E8。所述第一曲率较大，若直接在所述初始凹槽201内形成鳍部材料层，后续刻蚀鳍部材料层形成的鳍部结构材料的均一性较差。
请参考图5，在初始凹槽201侧壁表面和底部表面形成覆盖层202，使所述初始凹槽201形成第一凹槽203，所述第一凹槽203的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽203侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率。
在本实施例中，所述覆盖层202还位于衬底表面。
在本实施例中，所述覆盖层202的材料包括单晶硅。
所述覆盖层202的形成工艺包括原子层沉积工艺。
形成所述覆盖层202的工艺包括原子层沉积工艺。所述原子层沉积工艺能够在初始凹槽201侧壁表面和底部表面形成厚度均匀结构致密的覆盖层202，从而使得所述第一凹槽203的侧壁表面和底部表面之间的夹角为直角，或者所述第二曲率小于所述第一曲率。
所述覆盖层202的厚度范围为：10埃～100埃。若所述覆盖层202的厚度太小，则较难使得形成的第一凹槽203的侧壁表面和底部表面之间的夹角为直角，或者所述第二曲率小于所述第一曲率；若所述覆盖层202的厚度太大，则所述覆盖层202在第一凹槽203底部占用的空间较大，使得后续在第一凹槽203内形成的鳍部材料层，所述鳍部材料层的尺寸不均匀，影响后续形成的鳍部结构的尺寸均匀性和材料均一性。
所述第一凹槽203的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽203侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率。从而使得后续在覆盖层202上形成鳍部材料层时，所述鳍部材料层的材料容易在覆盖层202上附着并生长成晶格，使得所述鳍部材料层的结构更为致密，有利于提升鳍部材料层的质量；同时，所述第二曲率小于所述第一曲率，或者所述第一凹槽203的侧壁表面和底部表面的夹角为直角，从而后续刻蚀所述鳍部材料层形成的鳍部结构，所述鳍部结构的材料均一性较好，减少了所述鳍部结构的材料上下不一致的情况，从而提升了鳍部结构的性能。
接下来，在覆盖层202上形成鳍部材料层207，所述鳍部材料层207填充满所述第一凹槽203。所述鳍部材料层207的形成过程请参考图6至图9。
请参考图6，在所述覆盖层202上形成初始鳍部材料层204；所述初始鳍部材料层204还位于衬底200表面。
在本实施例中，所述初始鳍部材料层204的材料包括硅锗。所述初始鳍部材料层204用于后续形成硅锗材料的鳍部结构，硅锗材料的鳍部结构的应力得到增强，能够提升载流子的迁移率，从而提升半导体结构的性能。
在本实施例中，形成所述初始鳍部材料层204的工艺包括外延生长工艺。
在其他实施例中，形成所述初始鳍部材料层的工艺包括沉积工艺。
请继续参考图6，在初始鳍部材料层204上形成第一缓冲层205。
所述第一缓冲层205能够使得所述初始鳍部材料层204表面的平整度提高。
在本实施例中，所述第一缓冲层205的材料包括硅。形成所述第一缓冲层205的工艺包括物理气相沉积工艺。
所述第一缓冲层205的材料与初始鳍部材料层204的材料硅锗具有较大的刻蚀选择比，从而后续在平坦化所述第一缓冲层205时，所述平坦化第一缓冲层205的工艺能够停止在初始鳍部材料层204表面，并使残留的第一缓冲层205能够填平所述初始鳍部材料层204表面。
在其他实施例中，能够不形成所述第一缓冲层。
请继续参考图6，在第一缓冲层205上形成第二缓冲层206。
在本实施例中，所述第二缓冲层206的材料包括氧化硅。形成所述第二缓冲层206的工艺包括化学气相沉积工艺。
所述第一缓冲层205的材料硅与第二缓冲层206的材料氧化硅具有较大的刻蚀选择比，从而后续在平坦化所述第二缓冲层206时，所述平坦化第二缓冲层206的工艺能够停止在第一缓冲层205表面。
在其他实施例中，能够不形成所述第二缓冲层。
请参考图7，采用化学机械抛光工艺平坦化所述第二缓冲层206，直至暴露出所述第一缓冲层205表面。
采用化学机械抛光工艺平坦化所述第二缓冲层206，直至暴露出第一缓冲层205表面，一方面，使得所述化学机械抛光工艺能够不直接接触到初始鳍部材料层204，从而避免所述化学机械抛光工艺损伤所述初始鳍部材料层204晶格的情况，从而后续能够得到形貌良好的鳍部结构；另一方面，所述化学机械抛光工艺的平坦化效率较高。
所述第一缓冲层205的材料硅与第二缓冲层206的材料氧化硅具有较大的刻蚀选择比，从而在采用化学机械抛光工艺平坦化所述第二缓冲层206时，所述化学机械抛光工艺能够停止在第一缓冲层205表面。
在其他实施例中，能够采用其他工艺平坦化所述第二缓冲层，如干法刻蚀工艺或湿法刻蚀工艺。
请参考图8，采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层205，直至暴露出初始鳍部材料层204表面。
所述局部速率可调节的回刻蚀工艺的工艺参数包括：气体包括三氟化氮和氢气的混合气体。所述三氟化氮和氢气的混合气体对第一缓冲层205的硅材料具有较大的刻蚀速率，对初始鳍部材料层204的硅锗材料具有较小的刻蚀速率，从而所述局部速率可调节的回刻蚀工艺能够在暴露出初始鳍部材料层204表面后停止。
采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层205，直至暴露出初始鳍部材料层204表面。所述第一缓冲层205能够使得所述初始鳍部材料层204表面的平整度提高，采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层204，能够获得光滑度较高的平面，从而后续平坦化所述初始鳍部材料层204时，能够获得表面光滑度较高的鳍部材料层。再有，采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层204，能够避免采用化学机械抛光工艺平坦化所述第一缓冲层204时，所述化学机械抛光工艺损伤所述初始鳍部材料层204晶格的情况，从而后续能够得到形貌良好的鳍部结构
请参考图9，平坦化所述初始鳍部材料层204形成鳍部材料层207，所述鳍部材料层207暴露出衬底200表面。
平坦化所述初始鳍部材料层204的工艺包括化学机械抛光工艺或回刻蚀工艺。
在本实施例中，平坦化所述初始鳍部材料层204的工艺包括回刻蚀工艺；所述回刻蚀工艺的工艺参数包括：气体包括三氟化氮、氢气和氨气的混合气体；温度范围为-20摄氏度～50摄氏度。所述工艺条件下的回刻蚀工艺对初始鳍部材料层204的材料硅锗材料具有较大的刻蚀速率，对衬底的材料硅具有较小的刻蚀速率，从而能够平坦化所述初始鳍部材料层204，获得表面平整度较高的鳍部材料层207。
所述回刻蚀工艺平坦化所述初始鳍部材料层204，能够获得表面平整度较高的鳍部材料层207，从而使得后续形成的鳍部结构形貌较好，有利于提升鳍部结构的性能。
请参考图10，在衬底200上和鳍部材料层207上形成第一图形化层(未图示)，所述第一图形化层内具有若干暴露出部分衬底200表面和部分所述鳍部材料层207表面的开口(未图示)；以所述第一图形化层为掩膜刻蚀所述鳍部材料层207和衬底200，在所述衬底200内和鳍部材料层207内形成若干第二凹槽209，相邻第二凹槽209之间的衬底200或鳍部材料层207形成鳍部结构208，位于所述第二凹槽209底部和鳍部结构208底部的衬底200形成基底。
在本实施例中，所述第二凹槽209的深度大于所述第一凹槽203的深度。以便后续在第二凹槽209底部形成位于鳍部结构208部分侧壁的隔离结构，所述隔离结构暴露出硅锗材料的鳍部结构208。
由于在初始凹槽201侧壁形成覆盖层202，使所述初始凹槽201形成第一凹槽203，所述初始凹槽201的侧壁表面和底部表面之间的夹角具有第一曲率，所述覆盖层202使得形成的第一凹槽203的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽203侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率，从而使得在覆盖层202上形成的鳍部材料层207结构更为致密，提升了鳍部材料层207的质量；同时，所述第二曲率小于所述第一曲率，或者所述第一凹槽203的侧壁表面和底部表面的夹角为直角，从而在刻蚀所述鳍部材料层207形成鳍部结构208时，所述隔离结构暴露出的硅锗材料的鳍部结构208的材料均一性较好，减少了所述鳍部结构208的材料上下不一致的情况，从而提升了鳍部结构208的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底内形成初始凹槽，所述初始凹槽的侧壁表面和底部表面之间的夹角具有第一曲率；
在初始凹槽侧壁表面和底部表面形成覆盖层，使所述初始凹槽形成第一凹槽，所述第一凹槽的侧壁表面和底部表面之间的夹角为直角，或者所述第一凹槽侧壁表面和底部表面之间的夹角具有第二曲率，且所述第二曲率小于所述第一曲率；
在覆盖层上形成鳍部材料层，所述鳍部材料层填充满所述第一凹槽。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的形成工艺包括原子层沉积工艺。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述覆盖层的材料包括单晶硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的厚度范围为：10埃～100埃。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部材料层的材料包括硅锗。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一曲率的范围为大于2E8。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述鳍部材料层的形成方法包括：在所述覆盖层上形成初始鳍部材料层；平坦化所述初始鳍部材料层，形成所述鳍部材料层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述覆盖层还位于衬底表面。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始鳍部材料层还位于衬底表面；平坦化所述初始鳍部材料层形成所述鳍部材料层，所述鳍部材料层暴露出衬底表面。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，平坦化所述初始鳍部材料层的工艺包括化学机械抛光工艺或回刻蚀工艺；回刻蚀所述初始鳍部材料层的工艺参数包括：气体包括三氟化氮、氢气和氨气的混合气体；温度范围为-20摄氏度～50摄氏度。
11.如权利要求9的半导体结构的形成方法，其特征在于，在平坦化所述初始鳍部材料层之前，还包括：在初始鳍部材料层上形成第一缓冲层；采用局部速率可调节的回刻蚀工艺平坦化所述第一缓冲层，直至暴露出初始鳍部材料层表面。
12.如权利要求11的半导体结构的形成方法，其特征在于，所述第一缓冲层的材料包括硅；所述局部速率可调节的回刻蚀工艺的工艺参数包括：气体包括三氟化氮和氢气的混合气体。
13.如权利要求11的半导体结构的形成方法，其特征在于，形成第一缓冲层之后，回刻蚀所述第一缓冲层之前，还包括：在第一缓冲层上形成第二缓冲层；采用化学机械抛光工艺平坦化所述第二缓冲层，直至暴露出所述第一缓冲层表面。
14.如权利要求13的半导体结构的形成方法，其特征在于，所述第二缓冲层的材料包括氧化硅。
15.如权利要求7的半导体结构的形成方法，其特征在于，形成所述初始鳍部材料层的工艺包括外延生长工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在衬底上和鳍部材料层上形成第一图形化层，所述第一图形化层内具有若干暴露出部分衬底表面和部分所述鳍部材料层表面的开口；以所述第一图形化层为掩膜刻蚀所述鳍部材料层和衬底，在所述衬底内和鳍部材料层内形成若干第二凹槽，相邻第二凹槽之间的衬底或鳍部材料层形成鳍部结构，位于所述第二凹槽底部和鳍部结构底部的衬底形成基底。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述第二凹槽的深度大于所述第一凹槽的深度。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始凹槽的形成方法包括：在衬底上形成第二图形化层；以所述第二图形化层为掩膜刻蚀所述衬底，形成所述初始凹槽。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，刻蚀所述衬底的工艺包括各向异性干法刻蚀工艺，所述各向异性干法刻蚀工艺的工艺参数包括：气体包括氯气、溴化氢、氧气和氩气的混合气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011641591.2A CN114695120A (zh) | 2020-12-31 | 2020-12-31 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011641591.2A CN114695120A (zh) | 2020-12-31 | 2020-12-31 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114695120A true CN114695120A (zh) | 2022-07-01 |
Family
ID=82135607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011641591.2A Pending CN114695120A (zh) | 2020-12-31 | 2020-12-31 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114695120A (zh) |
-
2020
- 2020-12-31 CN CN202011641591.2A patent/CN114695120A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196677B2 (en) | FinFETs with vertical fins and methods for forming the same | |
| US10340190B2 (en) | Semiconductor device structure and method for forming the same | |
| TWI697052B (zh) | 半導體裝置及其製造方法 | |
| US20190273148A1 (en) | Field-effect transistors with fins formed by a damascene-like process | |
| TW201735178A (zh) | 半導體裝置的形成方法 | |
| TW202038330A (zh) | 積體電路裝置及其形成方法 | |
| US20240014209A1 (en) | Semiconductor devices | |
| TWI706475B (zh) | 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法 | |
| US9659826B2 (en) | Asymmetric source/drain depths | |
| US12087771B2 (en) | Multiple patterning gate scheme for nanosheet rule scaling | |
| KR20190098715A (ko) | 상향식 핀 구조 형성을 위한 방법들 | |
| KR102425110B1 (ko) | 적층된 층을 형성하는 방법 및 그에 의해 형성된 소자 | |
| KR102269458B1 (ko) | 동일한 핀에 기초하여 형성된 하이브리드 소스 드레인 영역들 및 그 형성 방법 | |
| US20230411456A1 (en) | Semiconductor device and methods of formation | |
| CN114695120A (zh) | 半导体结构的形成方法 | |
| CN112151386B (zh) | 堆叠纳米线环栅器件及其制作方法 | |
| US20200381540A1 (en) | Semiconductor device, manufacturing method thereof, and electronic device including the device | |
| CN111128676B (zh) | 一种纳米线及其制作方法 | |
| US9401310B2 (en) | Method to form trench structure for replacement channel growth | |
| US9368353B2 (en) | Multiple-threshold voltage devices and method of forming same | |
| CN110299286B (zh) | 外延鳍状结构的制作方法 | |
| US20220359199A1 (en) | Fin structure with reduced defects and manufacturing method thereof | |
| KR102711226B1 (ko) | 반도체 장치 | |
| US20230361191A1 (en) | Semiconductor device and methods of formation | |
| CN106558497A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |