CN114678403A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114678403A
CN114678403A CN202111575885.4A CN202111575885A CN114678403A CN 114678403 A CN114678403 A CN 114678403A CN 202111575885 A CN202111575885 A CN 202111575885A CN 114678403 A CN114678403 A CN 114678403A
Authority
CN
China
Prior art keywords
transistor
wiring
display device
light
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111575885.4A
Other languages
English (en)
Inventor
小林英智
宍户英明
胜井秀一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114678403A publication Critical patent/CN114678403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本公开涉及显示装置。提供一种分辨率高的显示装置。提供一种低功耗的显示装置。提供一种亮度高的显示装置。提供一种开口率高的显示装置。该显示装置包括第一布线、第二布线、第三布线以及像素电极。第一布线在第一方向上延伸且被供应源极信号。第二布线在与第一方向交叉的第二方向上延伸且被供应栅极信号。第三布线被供应恒电位。此外，第一布线与像素电极以隔着第三布线重叠的方式设置。

Description

显示装置
技术领域
本发明的一个方式涉及一种显示装置。本发明的一个方式涉及一种具备显示装置的电子设备。
注意，本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、这些装置的驱动方法或这些装置的制造方法。半导体装置是指能够通过利用半导体特性而工作的所有装置。
背景技术
近年来，显示面板的高清晰化得到了推进。作为需求高清晰显示面板的使用的设备，例如，应用于虚拟现实(VR：Virtual Reality)或增强现实(AR：Augmented Reality)的设备近年来被积极地研发。
此外，作为可以应用于显示面板的显示装置，典型地可以举出液晶显示装置、具备有机EL(Electro Luminescence：电致发光)元件或发光二极管(LED：Light EmittingDiode)等发光元件的发光装置、以电泳方式等进行显示的电子纸等。
有机EL元件的基本结构是在一对电极之间夹有包含发光有机化合物的层的结构。通过对该元件施加电压，可以得到来自发光有机化合物的发光。由于应用上述有机EL元件的显示装置不需要液晶显示装置等所需要的背光源，所以可以实现薄型、轻量、高对比度且低功耗的显示装置。例如，专利文献1公开了使用有机EL元件的显示装置的一个例子。
[专利文献1]日本专利申请公开第2002-324673号公报
发明内容
上述VR或AR用可穿戴式设备中需要在人眼与显示面板之间设置焦点调整用透镜。因为该透镜放大图像的一部分，所以会导致在显示面板的清晰度低的情况下真实感及沉浸感减少的问题。
此外，在使用电池进行驱动的设备中，为了延长能够连续使用的时间，被要求显示器面板的功耗的降低。特别是，在AR用透过型设备中，为了与外光重叠地显示图像，被要求高亮度。
本发明的一个方式的目的之一是提供一种分辨率高的显示装置。本发明的一个方式的目的之一是提供一种低功耗的显示装置。本发明的一个方式的目的之一是提供一种亮度高的显示装置。本发明的一个方式的目的之一是提供一种开口率高的显示装置。本发明的一个方式的目的之一是提供一种可靠性高的显示装置。
本发明的一个方式的目的之一是提供一种新颖的显示装置、显示模块或电子设备。本发明的一个方式的目的之一是提供一种以高成品率制造上述显示装置的方法。本发明的一个方式的目的之一是至少减轻先行技术的问题中的至少一个。
注意，这些目的的记载不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
本发明的一个方式是一种包括第一布线、第二布线、第三布线以及像素电极的显示装置。第一布线在第一方向上延伸且被供应源极信号。第二布线在与第一方向交叉的第二方向上延伸且被供应栅极信号。第三布线被供应恒电位。此外，第一布线与像素电极以隔着第三布线重叠的方式设置。
本发明的另一个方式是一种包括第一布线、第二布线、第三布线、像素电极、第一晶体管以及第二晶体管的显示装置。第一布线在第一方向上延伸且被供应源极信号。第二布线在与第一方向交叉的第二方向上延伸且被供应栅极信号。第三布线被供应第一电位。第一布线与像素电极以隔着第三布线重叠的方式设置。在第一晶体管中，源极和漏极中的一个与第一布线电连接，栅极与第二布线电连接。在第二晶体管中，源极和漏极中的一个与像素电极电连接，源极和漏极中的另一个与第三布线电连接。此外，第一晶体管及第二晶体管各自包括在第一方向上电流流过的半导体层。
本发明的另一个方式是一种包括第一布线、第二布线、第三布线、像素电极、第一晶体管以及第二晶体管的显示装置。第一布线在第一方向上延伸且被供应源极信号，第二布线在与第一方向交叉的第二方向上延伸且被供应栅极信号。第三布线被供应第一电位。第一布线与像素电极以隔着第三布线重叠的方式设置。在第一晶体管中，源极和漏极中的一个与第一布线电连接，栅极与第二布线电连接。在第二晶体管中，源极和漏极中的一个与像素电极电连接，源极和漏极中的另一个与第三布线电连接。第一晶体管及第二晶体管各自包括在第二方向上电流流过的半导体层。
此外，上述显示装置优选还包括多个伪层。此时，优选的是，伪层包含与半导体层同一半导体材料，伪层包括其顶面形状大致与半导体层同一部分。并且，优选的是，多个伪层及半导体层在第二方向或第一方向上以相等间隔配置。
此外，上述任何显示装置优选还包括第四布线、第三晶体管以及第四晶体管。在第三晶体管中，源极和漏极中的一个与第四布线电连接，源极和漏极中的另一个与第二晶体管的栅极电连接。在第四晶体管中，源极和漏极中的一个与第四布线电连接，源极和漏极中的另一个与像素电极电连接。此外，第四布线被供应比第一电位低的第二电位。
此外，上述任何显示装置优选还包括第五晶体管。第五晶体管为在硅中形成沟道的晶体管。此外，上述半导体层包含铟及锌中的一方或双方。并且，第一晶体管及第二晶体管优选设置在第五晶体管的上方。
此外，在上述任何显示装置中，第三布线优选具有格子状的顶面形状。此时，优选包括在第一方向上延伸的第一部分及在第二方向上延伸的第二部分。并且，像素电极与第一布线优选以隔着第一部分重叠的方式设置。
此外，在上述任何显示装置优选还包括多个像素电极。在像素电极上包括发光区域。在俯视时，多个发光区域优选以一个发光区域被六个发光区域围绕的方式排列。
此外，在上述显示装置中，发光区域优选具有大致六角形的顶面形状。并且，在发光区域的顶面形状中，优选的是，六个角中的相对的两个角的内角大于120度，其余四个角的内角小于120度。
或者，在上述显示装置中，发光区域优选具有大致六角形的顶面形状。并且，在像素电极的顶面形状中，优选的是，六个角都为120度，六个边中的相对的两个边的长度一致，且其余四个边的长度一致。
此外，在上述任何显示装置中，相邻的三个发光区域优选位于等腰三角形的顶点。
此外，本发明的一个方式是一种包括上述任何显示装置以及连接器或集成电路的显示模块。
此外，本发明的一个方式是一种包括上述显示模块以及天线、电池、框体、相机、扬声器、麦克风、触摸传感器和操作按钮中的至少一个的电子设备。
根据本发明的一个方式，可以提供一种分辨率高的显示装置。另外，可以提供一种低功耗的显示装置。另外，可以提供一种亮度高的显示装置。另外，可以提供一种开口率高的显示装置。另外，可以提供一种可靠性高的显示装置。
此外，根据本发明的一个方式，可以提供一种新颖的显示装置、显示模块或电子设备等。另外，可以提供一种以高成品率制造上述显示装置的方法。另外，可以至少减轻先行技术的问题中的至少一个。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
图1A至图1C是示出显示装置的结构例子的图；
图2是示出显示装置的结构例子的图；
图3A至图3E是示出显示装置的结构例子的图；
图4A至图4E是示出显示装置的结构例子的图；
图5A至图5E是示出显示装置的结构例子的图；
图6A至图6D是示出显示装置的结构例子的图；
图7是示出显示装置的结构例子的图；
图8A至图8F是示出显示装置的结构例子的图；
图9A至图9F是示出显示装置的结构例子的图；
图10A至图10D是示出显示装置的结构例子的电路图；
图11A至图11D是示出显示装置的结构例子的电路图；
图12是示出显示装置的驱动方法例子的时序图；
图13是示出显示装置的结构例子的图；
图14是示出显示装置的结构例子的图；
图15A至图15D是示出保护电路的结构例子的电路图；
图16是示出显示装置的结构例子的方框图；
图17是示出显示装置的结构例子的方框图；
图18是示出显示装置的结构例子的方框图；
图19A及图19B是示出显示装置的结构例子的电路图；
图20A至图20C是示出显示装置的结构例子的电路图及示意图；
图21是示出显示装置的结构例子的方框图；
图22A至图22C是示出发光器件的结构例子的图；
图23A至图23C是示出显示装置的结构例子的图；
图24A及图24B是示出电子设备的结构例子的图；
图25A及图25B是示出电子设备的结构例子的图；
图26是示出实施例的晶体管的结构例子的图；
图27A及图27B示出实施例的晶体管的电特性；
图28是实施例的显示面板的制造阶段的光学显微镜照片；
图29是实施例的显示面板的显示状态的照片。
具体实施方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
注意，在本说明书所说明的各个附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度、区域。因此，本发明并不局限于附图中的尺寸。
在本说明书等中使用的“第一”、“第二”等序数词是为了避免构成要素的混淆而附记的，而不是为了在数目方面上进行限定的。
在本说明书等中，“顶面形状大致一致”是指叠层中的每一个层的边缘的至少一部分重叠。例如，包括上层及下层通过同一或其一部分同一掩模图案被加工的情况。但是，严密地说有边缘不重叠的情况，例如，上层位于下层的内侧或者上层位于下层的外侧，这种情况有时也可以说“顶面形状大致一致”。
注意，以下，“上”、“下”等方向的表现基本上按照附图的方向而使用。但是，为了简化起见，说明书中的“上”或“下”表示的方向有时与附图不一致。例如，当说明叠层体等的叠层顺序(或者形成顺序)等时，即使附图中的设置该叠层体的一侧的面(被形成面、支撑面、粘合面、平坦面等)位于该叠层体的上侧，有时也将该方向记载为“下”，或者将与此相反的方向记载为“上”等。
注意，在本说明书中，EL层是指设置在发光元件的一对电极之间且至少包括发光物质的层(也称为发光层)或包括发光层的叠层体。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
在本说明书等中，有时将显示面板的衬底上安装有例如FPC(Flexible PrintedCircuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
实施方式1
在本实施方式中，说明本发明的一个方式的显示装置的结构例子。
本发明的一个方式是包括排列为矩阵状的多个像素的显示装置。显示装置包括被供应源极信号(也称为视频信号、数据信号等)的多个源极线(第一布线)及被供应栅极信号(也称为扫描信号等)的多个栅极线(第二布线)。源极线以在第一方向上延伸的方式设置，栅极线以在与第一方向交叉的第二方向上延伸的方式设置。
像素以对应于一个源极线与一个栅极线的交叉部的方式设置。像素包括一个以上的显示元件和一个以上的晶体管。像素包括被用作显示元件的电极的像素电极。
在此，当起因于供应到源极线、栅极线或其他布线的信号的电噪声传播到像素电极时，像素电极的电位变化，像素的灰度有可能从意图性的值偏离。其结果，显示装置所显示的图像的显示质量减少。尤其是，向源极线输入的信号的频率比栅极线高，给像素电极的电位带来的影响很大。
为了减少这种源极线与像素电极的电串扰，考虑像素电极与源极线的物理上的离开。尤其是，不使源极线与像素电极彼此重叠是在减少该串扰的方面上很有效的。然而，在该方法中，不得不缩小像素电极的尺寸，导致显示装置的开口率(有效发光面积率)的下降。
于是，在本发明的一个方式中，通过被供应恒电位的布线(第三布线)使源极线与像素电极重叠。由此，来自源极线的电噪声被第三布线遮蔽，可以抑制该电噪声传播到像素电极。因此，可以扩大像素电极的面积，而可以提高显示装置的开口率。
第三布线优选为向像素供应恒电位的布线。例如，在作为显示元件使用有机EL元件时，第三布线可以兼用作用来向有机EL元件供应阳极电位或阴极电位的布线。此外，第三布线可以兼用作用来将电源电位(高电源电位(VDD)或低电源电位(VSS)等)供应到像素的布线。
第三布线可以为沿着作为源极线的延伸方向的第一方向延伸的条纹状的顶面形状。此外，第三布线既可以包括沿着第二方向的部分，又可以具有包括沿着第一方向和第二方向各自的部分的格子状的顶面形状。
通过具有这种结构，可以抑制源极线等各布线与像素电极之间的电串扰的影响而自由地使像素电极与各布线重叠，由此可以实现分辨率极高的显示装置。例如，可以实现分辨率为1000ppi以上、2000ppi以上、3000ppi以上、4000ppi以上或5000ppi以上，且为30000ppi以下、20000ppi以下或15000ppi以下的显示装置。
以下，参照附图说明更具体的例子。
[结构例子1]
图1A是示出显示装置10的一个子像素的叠层结构的立体示意图。子像素包括像素电路11、发光元件12、布线21、布线22及布线23。发光元件12包括像素电极24。
布线21被用作源极线，在Y方向上延伸。布线22被用作栅极线，在X方向上延伸。布线23被供应恒电位，包括在Y方向上延伸的部分。
发光元件12设置在像素电极24内侧。作为发光元件12，例如可以适当地使用电场发光元件，其中在一对电极间夹有包含发光物质的层(也称为EL层)，由于在一对电极间流过的电流而发光。尤其是，优选使用在EL层中包含发光有机化合物的有机EL元件。
像素电路11是用来控制流过发光元件12的电流的电路。像素电路11优选包括一个以上的晶体管。
在俯视时，像素电极24与布线21包括彼此重叠的区域。此外，像素电极24与布线21隔着布线23重叠。如此，通过将被供应恒电位的布线23配置在像素电极24与布线21之间，即使将像素电极24与布线21重叠，布线21所引起的电噪声也被布线23遮蔽，由此可以防止该电噪声传播到像素电极24。由此，由于可以扩大像素电极24的面积，所以可以扩大发光元件12的发光面积而提高显示装置10的开口率(有效发光面积比)。
在此，在本说明书等中，“俯视”是指从显示装置10的显示面一侧看的情况。
图1B示出不设置布线23时的显示装置10X的例子。此时，有可能来自布线21的电噪声传播到位于其上方的像素电极24，像素电极24的电位变化，由此发生发光元件12的发光亮度的灰度偏差。
此外，图1C示出显示装置10Y的例子，其中缩小像素电极24的X方向的宽度来使像素电极24不与布线21重叠。此时，虽然可以抑制来自布线21的电噪声引起串扰，但是发光元件12的发光面积变小，因此显示装置10的开口率下降。
如此，本发明的一个方式的显示装置10可以实现高分辨率及高开口率。此外，通过提高开口率，可以提高亮度并降低功耗。此外，由于可以减小所希望的亮度所需要的电流，所以可以实现功耗低的显示装置。
[结构例子2]
以下说明更具体的像素的结构例子。
〔结构例子2-1〕
图2是示出显示装置10A所包括的像素20的俯视示意图。像素20包括子像素20R、子像素20G及子像素20B。显示装置10A包括多个像素20，像素20在X方向及Y方向上周期性地配置。
子像素20R包括发射红色光的发光元件12R。子像素20G包括发射绿色光的发光元件12G。子像素20B包括发射蓝色光的发光元件12B。
发光元件12R、发光元件12G及发光元件12B也可以各自具有包含不同发光材料的结构、组合白色发光的发光元件和滤色片的结构或者组合蓝色或紫色的发光元件和颜色转换材料(量子点等)的结构。
图3A至图3E各自是抽出图2所示的像素20所包括的一个子像素20X的俯视示意图。子像素20X可以被用作子像素20R、子像素20G及子像素20B。注意，在此省略发光元件。
在图3B中，由虚线仅示出图3A所示的像素电极24的轮廓，示出布线23的顶面形状的一个例子。
布线23被用作对发光元件12的电源供应线并被供应恒电位。在像素电极24被用作阳极时，布线23被供应高电源电位，在像素电极24被用作阴极时，布线23被供应低电源电位。
如图3B所示，优选的是，布线23不但具有在Y方向上延伸的部分，而且具有在X方向上延伸的部分。由此，可以使布线23为格子状的顶面形状，所以其电阻小于条纹状的顶面形状，而可以抑制电压下降的影响。
在图3C中，由虚线仅示出图3B的布线23的轮廓。在图3C中，布线22及对与该布线22同一导电膜进行加工来形成的导电层附上同一阴影线。与此同样，在图3C中，布线21及对与该布线21同一导电膜进行加工来形成的导电层附上同一阴影线。
在图3D中，由虚线仅示出图3C的布线21及对与布线21同一导电膜进行加工来形成的导电层的轮廓。此外，在图3E中，由虚线仅示出图3D的布线22及对与布线22同一导电膜进行加工来形成的导电层的轮廓。
图3C及图3D示出晶体管30a、晶体管30b。另外，图3D示出晶体管30a所包括的半导体层31a及晶体管30b所包括的半导体层31b。晶体管30a被用作控制子像素的选择/非选择的选择晶体管。此外，晶体管30b被用作控制流过发光元件的电流的驱动晶体管。
在晶体管30a中，布线22构成栅极的一部分，源极和漏极中的一个与布线21电连接，其中另一个与晶体管30b的栅极电连接。在晶体管30b中，源极和漏极中的一个与布线23电连接，其中另一个与像素电极24电连接。
在此示出半导体层31a和半导体层31b的各顶面形状具有配置有接触部的一对粗部分及作为沟道形成的细部分的例子。如此，通过以使两个晶体管的半导体层具有大致同一顶面形状的方式形成，可以使各自的电特性一致，容易进行设计，所以是优选的。注意，也可以构成组合同一图案的半导体层来得到所希望的电特性的晶体管。例如，也可以以一个晶体管的沟道宽度为另一个晶体管的整数倍的方式并联地配置多个半导体层而连接。此外，也可以以一个晶体管的沟道长度为另一个晶体管的整数倍的方式串联地配置多个半导体层而连接。
此外，在显示装置10A中，晶体管30a所包括的半导体层31a及晶体管30b所包括的半导体层31b各自以向Y方向(即，与布线21的延伸方向平行的方向)电流流过的方式配置。换言之，晶体管30a和晶体管30b各自以沟道长度方向与Y方向平行且沟道宽度方向与X方向平行的方式配置。如此，通过使构成像素的多个晶体管的电流流过的方向一致，可以抑制电特性的不均匀，容易进行设计，所以是优选的。
在此，如图3D等所示，优选设置有多个伪层32。伪层32可以为对与半导体层31a及半导体层31b同一膜进行加工来形成且示出与半导体层31a及半导体层31b同一组成的膜。注意，在图3A至图3E中，为了区别半导体层31a及半导体层31b与伪层32，对它们附上不同阴影线。
伪层32的顶面形状优选与半导体层31a及半导体层31b的顶面形状同一或为周期性地组合它们的形状。在显示装置10A中，伪层32中的一个具有包括两个以上的粗部分及在Y方向上连接相邻的粗部分的细部分的顶面形状。各伪层32以长边方向与Y方向平行的方式配置。此外，一个伪层32以跨着在Y方向上排列的多个像素的方式配置。
如此，通过在没有设置半导体层31a及半导体层31b的区域中配置伪层32，可以减少半导体层31a及半导体层31b的加工形状的不均匀，其结果，可以减少晶体管30a及晶体管30b的电特性的不均匀。注意，伪层是为了实现制造工艺的稳定化、加工不均匀的减少等而设置在未使用的空间的层，基本上作为电路的构成要素不考虑。由此，伪层是处于电浮动状态或被供应恒电压。注意，半导体层以外的层也优选设置伪层。
伪层32优选在没有设置半导体层31a及半导体层31b的区域中尽可能全面配置。在显示装置10A中，示出在设置有布线21的区域之外的区域配置伪层32的例子，但是也可以与布线21重叠地配置伪层32。
注意，在此示出在一个子像素中配置两个晶体管的例子，但是不局限于此，也可以具有配置三个以上的晶体管的结构。此时，在设置于子像素中的所有晶体管中，优选的是，半导体层具有同一图案且使流过半导体层的电流的方向一致。
以上是结构例子2-1的说明。
以下参照附图对一部分结构与上述不同的结构例子进行说明。注意，以下有时省略与上述重复的部分的说明。此外，在以下所示的附图中，关于具有同一功能的构成要素使用同一阴影线及附图标记，有时省略说明。
〔结构例子2-2〕
图4A至图4E是显示装置10B所包括的子像素20X的俯视示意图。显示装置10B与上述显示装置10A的主要不同之处是半导体层31a、半导体层31b及伪层32的方向。
半导体层31a及半导体层31b各自以向X方向(即，与布线22的延伸方向平行的方向)电流流过的方式配置。换言之，晶体管30a和晶体管30b各自以沟道长度方向与X方向平行且沟道宽度方向与Y方向平行的方式配置。
此外，伪层32以长边方向与X方向平行的方式配置。伪层32以跨着在X方向上排列的多个像素的方式配置。
注意，在显示装置10B中，示出伪层32以具有与布线21重叠的部分的方式设置的例子。
〔结构例子2-3〕
图5A至图5E是显示装置10C所包括的子像素20X的俯视示意图。显示装置10C与上述显示装置10A的主要不同之处是不包括伪层32。
注意，上述结构例子2-2所例示的显示装置10B也可以具有与显示装置10C同样的不设置伪层32的结构。
[结构例子3]
以下说明与上述结构例子2不同的显示装置的结构例子。注意，关于与上述重复的部分使用同一附图标记，有时省略说明。
〔像素的配置例子〕
图6A是显示装置10D的一部分的俯视示意图。图6A示出六个发光元件的排列方法的例子。显示装置10D包括以图6A所示的结构为一个单元而该单元在X方向及Y方向上反复排列的像素部。
图6A示出六个像素电极24、两个发光元件12R、两个发光元件12G及两个发光元件12B。此外，由虚线分别示出设置有两个子像素20R、两个子像素20G及两个子像素20B的区域。
各发光元件配置在排列为最紧密的六角形区域的内侧。各发光元件以在着眼于其中一个发光元件时被六个发光元件围绕的方式配置。此外，以相同颜色的发光元件不相邻的方式设置。例如，各发光元件以在着眼于发光元件12R时交替地配置的三个发光元件12G和三个发光元件12B围绕发光元件12R的方式设置。
此外，优选发光元件的发光区域也具有六角形的顶面形状。此外，优选像素电极24也同样地具有六角形的顶面形状。
图6B及图6C各自示出发光元件12的发光区域的顶面形状的例子。
在图6B及图6C所示的发光元件12X各自中，位于Y方向上的一对顶点间的长度与在Y方向上延伸的一对边之间的距离都为相等的长度L。由此，可以使X方向与Y方向的像素的排列周期相等。注意，在是使用正六角形的最紧密配置的情况下，由于难以使X方向与Y方向的排列周期相等，所以优选不使用正六角形。
此外，在图6B所示的发光元件12X中，位于Y方向上的一对顶点的内角(角度θ1)相等，其他四个顶点的内角(角度θ2)相等。在此，角度θ1为大于120°的角度，角度θ2为小于120°的角度。
此外，在图6C所示的发光元件12X中，六个所有内角都为120°。此外，在Y方向上延伸的一对边的长度比其他边短。
注意，因为实际上的发光元件12X的顶面形状在很多情况下为顶点带圆形的形状，所以将上述角度及边的长度用于近似于发光元件12X的六角形的图形。
此外，虽然在此说明发光元件12X的形状，但是像素电极也优选具有同样的形状。此时，发光区域可以以与像素电极重叠且在俯视时位于像素电极的内侧的方式设置。
图6D是示出相邻的三个发光元件(发光元件12R、发光元件12G及发光元件12B)的位置的图。如图6D所示，优选的是，三个发光元件各自以位于等腰三角形的顶点的方式配置。此时，在等腰三角形中，位于Y方向上的顶点的角度优选大于位于与X方向平行的边的两个端部的顶点的角度。
〔结构例子3-1〕
接着，说明更具体的像素的结构例子。
图7是显示装置10E的俯视示意图。图7示出包括2×2个子像素的范围。图7示出子像素20G、子像素20B及两个子像素20R。
图8A是抽出显示装置10E所包括的一个子像素20X的俯视示意图。子像素20X可以被用作图7中的子像素20R、子像素20G或子像素20B。注意，在图8A中，由虚线仅示出像素电极24的轮廓。
图8B至图8F示出构成子像素20X的各层的布局。图8B示出最接近被形成面一侧的层，图8F示出最接近像素电极24一侧的两个层。
图8B示出包括布线22及对与布线22同一导电膜进加工来得到的导电层的层。它们的一部分被用作晶体管30a或晶体管30b的一个栅电极(也称为底栅电极、第一栅电极等)。
图8C示出包括半导体层31a、半导体层31b及多个伪层32的层。虽然在此示出沟道长度方向与Y方向平行的情况，但是也可以与上述结构例子2-2同样地以沟道长度方向与X方向平行的方式进行布局。
图8D示出包括多个导电层25的层。导电层25的一部分被用作晶体管30a或晶体管30b的另一个栅电极(也称为顶栅电极、第二栅电极等)。此外，也可以作为伪层包括电浮动的导电层25。通过设置伪层，可以减少导电层25等的加工形状的不均匀。
图8E示出包括布线21及对与布线21同一导电膜进行加工来得到的多个导电层的层。图8E所示的多个导电层的一部分被用作晶体管30a或晶体管30b的源电极及漏电极中的一个。此外，图8E所示的多个导电层的一部分被用作电容器的一个电极。
图8F示出包括导电层27的层、以及包括位于该包括导电层27的层的上方的布线23及对与布线23同一导电膜进行加工来得到的导电层的层。布线23的上方设置有像素电极24。导电层27的一部分被用作电容器的另一个电极。此外，对与布线23同一导电膜进行加工来得到的导电层的一部分被用作电连接像素电极24与晶体管30b的中继布线。
〔结构例子3-2〕
上面说明了包括两个晶体管的子像素的结构，下面将说明包括四个晶体管的子像素的结构例子。以下，有时援用与结构例子3-1等重复的部分而省略说明。
图9A至图9F示出显示装置10F的结构例子，显示装置10F包括具有四个晶体管的子像素20X。
子像素20X包括晶体管30a、晶体管30b、晶体管30c及晶体管30d。
如图9B所示，设置有三个栅极线(布线22a、布线22b及布线22c)及被供应恒电位的布线22d。布线22a的一部分被用作晶体管30a的一个栅电极。布线22b的一部分被用作晶体管30c的一个栅电极。布线22c的一部分被用作晶体管30d的一个栅电极。
如图9C所示，晶体管30c所包括的半导体层31c及晶体管30d所包括的半导体层31d与半导体层31a及半导体层31b同样地以向Y方向电流流过的方式配置。此外，伪层32设置在各半导体层的间隙，以长边方向与Y方向平行的方式配置。注意，虽然在此示出沟道长度方向与Y方向平行的情况，但是也可以与上述结构例子2-2同样地以沟道长度方向与X方向平行的方式进行布局。
如图9B至图9D所示，晶体管30a、晶体管30b、晶体管30c及晶体管30d各自为包括一对栅电极的晶体管。注意，也可以作为四个晶体管中的一个以上使用仅包括一个栅极的晶体管(单栅型晶体管)，作为其他晶体管使用包括一对栅极的晶体管(双栅型晶体管)。
[像素电路]
以下说明可用于本发明的一个方式的显示装置的像素电路的结构例子及驱动方法例子。
〔像素电路的结构例子〕
图10A所示的像素电路PIX1包括晶体管M1、晶体管M2、电容器C1及发光元件EL。此外，像素电路PIX1与布线SL、布线GL、布线AL及布线CL电连接。
在晶体管M1中，栅极与布线GL电连接，源极和漏极中的一个与布线SL电连接，其中另一个与晶体管M2的栅极及电容器C1的一个电极电连接。在晶体管M2中，源极和漏极中的一个与布线AL电连接，其中另一个与发光元件EL的阳极电连接。电容器C1的另一个电极与发光元件EL的阳极电连接。发光元件EL的阴极与布线CL电连接。
晶体管M1也可以被称为选择晶体管，其被用作用来控制像素的选择/非选择的开关。晶体管M2也可以被称为驱动晶体管，其具有控制流过发光元件EL的电流的功能。电容器C1被用作存储电容器，其具有保持晶体管M2的栅极电位的功能。作为电容器C1，可以使用MIM电容器等电容器、布线间的电容或晶体管的栅极电容等。
布线SL被供应源极信号。布线GL被供应栅极信号。布线AL与布线CL各自被供应恒电位。可以将发光元件EL的阳极一侧设定为高电位并将阴极一侧设定为低于阳极一侧的电位。
图10B所示的像素电路PIX2具有对像素电路PIX1追加晶体管M3的结构。另外，像素电路PIX2与布线V0电连接。
在晶体管M3中，栅极与布线GL电连接，源极和漏极中的一个与发光元件EL的阳极电连接，其中另一个与布线V0电连接。
在向像素电路PIX2写入数据时，布线V0被供应恒电位。由此，可以抑制晶体管M2的栅极-源极间电位的不均匀。
图10C中的像素电路PIX3示出作为上述像素电路PIX1的晶体管M1及晶体管M2使用一对栅极电连接的晶体管时的例子。此外，图10D中的像素电路PIX4示出在像素电路PIX2中使用该晶体管时的例子。由此，可以增大晶体管能够流过的电流。注意，虽然在此作为所有晶体管使用一对栅极电连接的晶体管，但是不局限于此。此外，也可以使用包括一对栅极且它们与不同布线电连接的晶体管。例如，通过使用一个栅极与源极电连接的晶体管，可以提高可靠性。
图11A所示的像素电路PIX5具有对上述像素电路PIX2追加晶体管M4的结构。此外，像素电路PIX5与被用作三个栅极线的布线(布线GL1、布线GL2及布线GL3)电连接。
在晶体管M4中，栅极与布线GL3电连接，源极和漏极中的一个与晶体管M2的栅极电连接，其中另一个与布线V0电连接。此外，晶体管M1的栅极与布线GL1电连接，晶体管M3的栅极与布线GL2电连接。
通过使晶体管M3和晶体管M4同时成为导通状态，晶体管M2的源极与栅极成为相同电位，由此可以使晶体管M2成为非导通状态。由此，可以强制性地遮断流过发光元件EL的电流。这种像素电路适合于交替地设置显示期间和关灯期间的显示方法。
图11B中的像素电路PIX6示出对上述像素电路PIX5追加电容器C2的情况的例子。电容器C2被用作存储电容器。
图11C中的像素电路PIX7及图11D中的像素电路PIX8分别示出在上述像素电路PIX5及像素电路PIX6中使用包括一对栅极的晶体管的情况的例子。作为晶体管M1、晶体管M3、晶体管M4使用与一对栅极电连接的晶体管，作为晶体管M2使用一个栅极与源极电连接的晶体管。
〔驱动方法例子〕
以下，说明使用像素电路PIX5的显示装置的驱动方法的一个例子。注意，像素电路PIX6、PIX7及PIX8也可以利用同样的驱动方法。
图12是使用像素电路PIX5的显示装置的驱动方法的时序图。在此示出第k行栅极线的布线GL1[k]、布线GL2[k]及布线GL3[k]以及第k+1行栅极线的布线GL1[k+1]、布线GL2[k+1]及布线GL3[k+1]的电位的推移。此外，图12示出向被用作源极线的布线SL供应信号的时序。
在此示出以将一个水平期间分为点亮期间和关灯期间的方式进行显示的驱动方法的例子。此外，第k行水平期间从第k+1行水平期间漂移栅极线的选择期间。
在第k行点亮期间，首先向布线GL1[k]及布线GL2[k]供应高电平电位，向布线SL供应源极信号。由此，晶体管M1和晶体管M3成为导通状态，从布线SL向晶体管M2的栅极写入与源极信号对应的电位。然后，通过向布线GL1[k]及布线GL2[k]供应低电平电位，晶体管M1和晶体管M3成为非导通状态，保持晶体管M2的栅极电位。
接着，在第k+1行点亮期间，通过与上述同样的工作写入数据。
接着，说明关灯期间。在第k行关灯期间，向布线GL2[k]和布线GL3[k]供应高电平电位。由此，晶体管M3和晶体管M4成为导通状态，所以在向晶体管M2的源极和栅极供应相同电位时，在晶体管M2中电流几乎没有流过。由此，发光元件EL关灯。位于第k行的所有子像素关灯。第k行子像素直到下一个点亮期间为止维持关灯状态。
接着，在第k+1行的关灯期间，与上述同样地，第k+1行的所有子像素成为关灯状态。
如此，也可以将如下驱动方法称为占空驱动，即不是在一个水平期间中一直点亮而是在一个水平期间中设定关灯期间的驱动方法。通过利用占空驱动，可以减少显示动态图像时的余像，由此可以实现动态图像的显示性能高的显示装置。尤其是，在VR设备等中，通过减少余像，可以减轻所谓的VR晕动症(VR sickness)。
可以将占空驱动中的相对于一个水平期间的点亮期间比率称为占空比。例如，“占空比为50％”意味着点亮期间和关灯期间的长度相等。注意，可以自由地设定占空比，例如可以在高于0％且为100％以下的范围内适当地进行调整。
以上是驱动方法例子的说明。
[截面结构例子]
接着，说明本发明的一个方式的显示装置的截面结构例子。
图13是显示装置200A的截面示意图。显示装置200A在衬底201与衬底202之间包括发光元件250R、发光元件250G、晶体管210、晶体管220、电容器240等。
晶体管210是沟道形成区域形成于衬底201的晶体管。作为衬底201，例如可以使用如单晶硅衬底等半导体衬底。晶体管210包括衬底201的一部分、导电层211、低电阻区域212、绝缘层213、绝缘层214等。导电层211用作栅电极。绝缘层213位于衬底201与导电层211之间，并用作栅极绝缘层。低电阻区域212是衬底201中掺杂有杂质的区域，并用作源极和漏极中的一个。绝缘层214覆盖导电层211的侧面，并用作绝缘层。
此外，在相邻的两个晶体管210之间，以嵌入衬底201的方式设置有元件分离层215。
晶体管210与晶体管220之间设置有布线层203。布线层203具有层叠有包括一个以上的布线的层的结构。各层包括导电层271，各层之间设置有层间绝缘层273。此外，不同层的导电层271通过设置在层间绝缘层273中的插头272彼此电连接。
布线层203上设置有晶体管220。晶体管220是在形成沟道的半导体层中使用金属氧化物(也称为氧化物半导体)的晶体管。
晶体管220包括半导体层221、绝缘层223、导电层224、一对导电层225、绝缘层226、导电层227等。
在布线层203上设置有绝缘层231。绝缘层231用作阻挡层，该阻挡层防止水或氢等杂质从布线层203一侧扩散到晶体管220以及氧从半导体层221向布线层203一侧脱离。作为绝缘层231，例如可以使用与氧化硅膜相比氢或氧不容易扩散的膜诸如氧化铝膜、氧化铪膜、氮化硅膜等。
在绝缘层231上设置有导电层227，并以覆盖导电层227的方式设置有绝缘层226。导电层227用作晶体管220的第一栅电极，绝缘层226的一部分用作第一栅极绝缘层。绝缘层226中的至少接触半导体层221的部分优选使用氧化硅膜等氧化物绝缘膜。
半导体层221设置在绝缘层226上。半导体层221优选含有具有半导体特性的金属氧化物(也称为氧化物半导体)膜。
当半导体层221为In-M-Zn氧化物时，作为用来形成In-M-Zn氧化物的溅射靶材中的金属元素的原子个数比，可以举出In：M：Zn＝1：1：1、In：M：Zn＝1：1：1.2、In：M：Zn＝1：3：2、In：M：Zn＝1：3：4、In：M：Zn＝1：3：6、In：M：Zn＝2：2：1、In：M：Zn＝2：1：3、In：M：Zn＝3:1:2、In：M：Zn＝4：2：3、In：M：Zn＝4：2：4.1、In：M：Zn＝5：1：3、In：M：Zn＝5：1：6、In：M：Zn＝5：1：7、In：M：Zn＝5：1：8、In：M：Zn＝6：1：6、In：M：Zn＝5：2：5等。
此外，作为溅射靶材优选使用含有多晶氧化物的靶材，由此易于形成具有结晶性的半导体层221，所以是优选的。注意，所形成的半导体层221的原子个数比分别包含上述溅射靶材中的金属元素的原子个数比的±40％的范围内。例如，在用于半导体层221的溅射靶材的组成为In：Ga：Zn＝4：2：4.1[原子个数比]时，所形成的半导体层221的组成有时为In：Ga：Zn＝4：2：3[原子个数比]或其附近。
注意，当记载为原子个数比为In：Ga：Zn＝4：2：3或其附近时包括如下情况：In为4时，Ga为1以上且3以下，Zn为2以上且4以下。此外，当记载为原子个数比为In：Ga：Zn＝5：1：6或其附近时包括如下情况：In为5时，Ga大于0.1且2以下，Zn为5以上且7以下。此外，当记载为原子个数比为In：Ga：Zn＝1：1：1或其附近时包括如下情况：In为1时，Ga大于0.1且2以下，Zn大于0.1且2以下。
此外，半导体层221的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙比硅宽的金属氧化物，可以减少晶体管的关态电流。
此外，半导体层221优选具有非单晶结构。非单晶结构例如包括后述的CAAC结构、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，CAAC结构的缺陷态密度最低。
下面对CAAC(c-axis aligned crystal)进行说明。CAAC表示结晶结构的一个例子。
CAAC结构是指包括多个纳米晶(最大直径小于10nm的结晶区域)的薄膜等的结晶结构之一，具有如下特征：各纳米晶的c轴在特定方向上取向，其a轴及b轴不具有取向性，纳米晶彼此不形成晶界而连续地连接。尤其是，在具有CAAC结构的薄膜中，各纳米晶的c轴容易在薄膜的厚度方向、被形成面的法线方向或者薄膜表面的法线方向上取向。
CAAC-OS(Oxide Semiconductor)是结晶性高的氧化物半导体。另一方面，在CAAC-OS中观察不到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。另外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。
在晶体学的单位晶格中，一般以构成单位晶格的a轴、b轴、c轴这三个轴(晶轴)中较特殊的轴为c轴。尤其是，在具有层状结构的结晶中，一般来说，与层的面方向平行的两个轴为a轴及b轴，与层交叉的轴为c轴。作为这种具有层状结构的结晶的典型例子，有分类为六方晶系的石墨，其单位晶格的a轴及b轴平行于劈开面，c轴正交于劈开面。例如，为层状结构的具有YbFe2O4型结晶结构的InGaZnO4的结晶可分类为六方晶系，其单位晶格的a轴及b轴平行于层的面方向，c轴正交于层(即，a轴及b轴)。
具有微晶结构的氧化物半导体膜(微晶氧化物半导体膜)在利用TEM观察到的图像中有时不能明确地确认到结晶部。微晶氧化物半导体膜中含有的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是，将具有尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶体(nc：nanocrystal)的氧化物半导体膜称为nc-OS(nanocrystalline Oxide Semiconductor)膜。例如，在使用TEM观察nc-OS膜时，有时不能明确地确认到晶界。
在nc-OS膜中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS膜在某些分析方法中与非晶氧化物半导体膜没有差别。例如，在通过其中利用使用其束径比结晶部大的X射线的XRD装置的out-of-plane法对nc-OS膜进行结构分析时，检测不出表示结晶面的峰值。此外，在使用其束径比结晶部大(例如，50nm以上)的电子射线获得的nc-OS膜的电子衍射图案(也称为选区电子衍射图案)中，观察到光晕图案。另一方面，在对nc-OS膜进行使用其电子束径接近结晶部的大小或者比结晶部小(例如，1nm以上且30nm以下)的电子射线的电子衍射(也称为纳米束电子衍射)时，观察到呈圈状(环状)的亮度高的区域，有时该环状区域内观察到多个斑点。
nc-OS膜比非晶氧化物半导体膜的缺陷态密度低。但是，nc-OS膜在不同的结晶部之间观察不到晶体取向的规律性。所以，nc-OS膜的缺陷态密度比CAAC-OS膜高。因此，nc-OS膜有时具有比CAAC-OS膜高的载流子密度及电子迁移率。由此，使用nc-OS膜的晶体管有时具有较高的场效应迁移率。
nc-OS膜可以以比CAAC-OS膜成膜时更小的氧流量比形成。此外，nc-OS膜可以以比CAAC-OS膜成膜时更低的衬底温度形成。例如，nc-OS膜可以在衬底温度为较低的低温(例如130℃以下的温度)的状态或不对衬底进行加热的状态下形成，因此适用于大型玻璃衬底或树脂衬底等，可以提高生产率。
下面，对金属氧化物的结晶结构的一个例子进行说明。使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子个数比])在衬底温度为100℃以上且130℃以下的条件下利用溅射法形成的金属氧化物易于具有nc(nano crystal)结构和CAAC结构中的任一方的结晶结构或其混在的结构。在衬底温度为室温(R.T.)的条件下形成的金属氧化物易于具有nc结晶结构。注意，这里的室温(R.T.)包括对衬底不进行意图性的加热时的温度。
一对导电层225以与半导体层221接触的方式设置在半导体层221上，并被用作源电极及漏电极。
此外，以覆盖一对导电层225的顶面及侧面以及半导体层221的侧面等的方式设置有绝缘层232，绝缘层232上设置有绝缘层261。绝缘层232被用作阻挡层，该阻挡层防止水或氢等杂质从层间绝缘层等扩散到半导体层221以及氧从半导体层221脱离。作为绝缘层232，可以使用与上述绝缘层231同样的绝缘膜。
绝缘层232及绝缘层261中设置有到达半导体层221的开口。该开口的内部嵌入有：与绝缘层261、绝缘层232及导电层225的侧面以及半导体层221的顶面接触的绝缘层223；以及绝缘层223上的导电层224。导电层224被用作第二栅电极，绝缘层223被用作第二栅极绝缘层。
导电层224的顶面、绝缘层223的顶面及绝缘层261的顶面被进行平坦化处理以使它们的高度大致一致，并以覆盖它们的方式设置有绝缘层233。另外，绝缘层233与绝缘层231之间的叠层结构中设置有开口部，在该开口部中绝缘层233的一部分以与绝缘层231接触的方式设置。绝缘层261被用作层间绝缘层。另外，绝缘层233被用作阻挡层，该阻挡层防止水或氢等杂质从其上方扩散。作为绝缘层233，可以使用与上述绝缘层231等同样的绝缘膜。
绝缘层233上设置有电容器240。
电容器240包括导电层241、导电层242及位于它们之间的绝缘层243。导电层241用作电容器240中的一个电极，导电层242用作电容器240中的另一个电极，并且绝缘层243用作电容器240的介电质。
以覆盖电容器240的方式设置有绝缘层234。作为绝缘层234，可以使用与上述绝缘层231同样的绝缘膜。绝缘层231上隔着层间绝缘层及布线设置有绝缘层262，绝缘层262上设置有发光元件250R及发光元件250G。
发光元件250R包括导电层251、导电层252R、EL层253W及导电层254等。
导电层251对可见光具有反射性，导电层252R对可见光具有透过性。导电层254对可见光具有反射性及透过性。导电层252R被用作用来调整导电层251与导电层254之间的光学距离的光学调整层。光学调整层可以在不同颜色的发光元件间具有不同的厚度。发光元件250R所包括的导电层252R的厚度与发光元件250G所包括的导电层252G的厚度不同。
以覆盖导电层252R的端部及导电层252G的端部的方式设置有绝缘层256。
EL层253W及导电层254被多个像素共同使用。EL层253W包括呈现白色光的发光层。
发光元件250R上隔着绝缘层235设置有着色层255R。另外，发光元件250G上设置有着色层255G。此外，图13示出着色层255B的一部分。
例如，着色层255R使红色光透过，着色层255G使绿色光透过，并且着色层255B使蓝色光透过。由此，可以提高来自各发光元件的光的颜色纯度，从而可以实现显示质量更高的显示装置。此外，通过在绝缘层235上形成各着色层，与在衬底202一侧形成着色层之后贴合衬底201与衬底202的情况相比更容易进行各发光元件与各着色层的位置对准，由此可以实现极高清晰度的显示装置。
着色层255R上及着色层255G上设置有透镜阵列257。从发光元件250R发射的光被着色层255R着色，通过透镜阵列257发射到外部。如果不需要，则可以不设置透镜阵列257。
在显示装置200A中，衬底202位于观看一侧。衬底202与衬底201贴合。作为衬底202，可以使用玻璃衬底、石英衬底、蓝宝石衬底、塑料衬底等具有透光性的衬底。
借助于这种结构，可以实现清晰度极高且显示质量高的显示装置。
图14是其部分结构与上述显示装置200A不同的显示装置200B的截面示意图。
发光元件250R包括发射红色光的EL层253R。此外，发光元件250G包括发射绿色光的EL层253G。
此外，这里示出显示装置200B不包括着色层的例子。
此外，在相邻的两个发光元件间，以EL层253R与EL层253G不接触的方式进行加工。换言之，在相邻的两个发光元件间，EL层253R的端部与EL层253G的端部相对地设置在绝缘层256上。EL层253R及EL层253G也可以通过使用精细金属掩模(fine metal mask)的蒸镀法分别形成，但是它们优选通过光刻法进行微型加工。
以上是截面结构例子的说明。
[保护电路]
以下说明可用于显示装置的保护电路的结构例子。
在有源矩阵型显示装置中，将多个源极线和栅极线配置为矩阵状。因此，当在显示装置的制造工序或电子设备的组装工序等中源极线或栅极线发生ESD(Electro StaticDischarge)时，导致显示缺陷。因此，优选在源极线、栅极线中设置用来减轻ESD的影响的保护电路。
此外，在显示装置的出货前检查或抽样检查等检查中，有时为了检查像素是否准确地进行驱动而设置检查用电路、端子或电极等。
图15A示出用来将从端子PRE输入的电位输入到源极线SL的电路PC1的例子。
电路PC1包括晶体管Tr1、晶体管Tr2、晶体管Tr3。各晶体管都为包括一对栅极的晶体管。位于半导体层的下方的栅极为背栅极，位于半导体层的上方的栅极为顶栅极。
在晶体管Tr1中，顶栅极与端子Sig电连接，背栅极与端子VBG1电连接，源极和漏极中的一个与源极线SL电连接，其中另一个与端子PRE电连接。
端子Sig被供应用来控制晶体管Tr1的信号。端子VBG1被供应偏置电位。通过使晶体管Tr1成为导通状态，向布线SL供应端子PRE的电位。
在此，晶体管Tr1的顶栅极与端子Sig间与晶体管Tr2及晶体管Tr3电连接。晶体管Tr2及晶体管Tr3被用作保护电路。晶体管Tr2及晶体管Tr3各自是二极管连接的晶体管。另外，晶体管Tr2与端子VDD电连接，晶体管Tr3与端子VSS电连接。此外，晶体管Tr2的背栅极与端子VBG2电连接，晶体管Tr3的背栅极与端子VBG3电连接。
图15B所示的电路PC2示出其端子个数及晶体管个数比电路PC1少的情况的例子。
电路PC2包括晶体管Tr1。在晶体管Tr1中，顶栅极与布线SL电连接，背栅极与端子Sig电连接，源极和漏极中的一个与端子PRE电连接，其中另一个与布线SL电连接。
如此，当使被供应控制信号的端子Sig连接到晶体管Tr1的背栅极而不连接到其顶栅极时，端子Sig不需要保护电路，而可以使电路简化。注意，有时可以根据晶体管Tr1的电特性调换晶体管Tr1的顶栅极与背栅极。
图15C所示的电路PC3示出使用晶体管Tr1a及晶体管Tr1b这两个晶体管代替电路PC2中的晶体管Tr1的情况的例子。晶体管Tr1a及晶体管Tr1b各自的背栅极与端子Sig电连接。
此外，图15D所示的电路PC4示出晶体管Tr1a及晶体管Tr1b分别与端子(端子Sig1及端子Sig2)连接的情况的例子。
通过使用图15B、图15C及图15D所示的结构，可以大幅度减少端子个数，由此可以实现小型显示装置。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式2
在本实施方式中，说明本发明的一个方式的显示装置及显示系统。
<显示装置的结构例子>
图16是示意性地示出作为本发明的一个方式的显示装置的显示装置510的结构例子的方框图。显示装置510包括层520及层530，层530例如可以层叠设置在层520的上方。在层520与层530之间可以设置层间绝缘体或用来电连接不同层间的导电体。
在层520中设置的晶体管例如可以为在沟道形成区域中包含硅的晶体管(也称为Si晶体管)，例如可以为在沟道形成区域中包含单晶硅的晶体管。尤其是，当作为在层520中设置的晶体管使用在沟道形成区域中包含单晶硅的晶体管时，可以增大该晶体管的通态电流。由此，可以高速地驱动层520所包括的电路，所以是优选的。另外，因为Si晶体管可以通过沟道长度为3nm至10nm的微型加工来形成，所以可以实现设置有CPU、GPU等加速器、应用处理器等的显示装置510。
设置在层530中的晶体管例如可以为OS晶体管。尤其是，作为OS晶体管优选使用在沟道形成区域中包括包含铟、元素M(元素M是铝、镓、钇或锡)、锌中的至少一个的氧化物的晶体管。这种OS晶体管具有关态电流极低的特性。因此，尤其是，当作为设置在显示部所包括的像素电路中的晶体管使用OS晶体管时，可以长期保持写入到像素电路的模拟数据，所以是优选的。
层520中设置有驱动电路540及功能电路550。因为层520设置有通态电流高的Si晶体管，所以层520所包括的各电路可以高速地驱动。
层530中设置有包括多个像素561的显示部560。像素561中设置有控制红色、绿色、蓝色的发光的像素电路562R、562G、562B。像素电路562R、562G、562B被用作像素561的子像素。因为像素电路562R、562G、562B包括OS晶体管，所以可以长期保持写入到像素电路的模拟数据。另外，层530所包括的像素561中各自设置有备份电路582。注意，有时将备份电路称为存储电路或存储器电路。
驱动电路540包括用来驱动显示部560的像素561(像素电路562R、562G、562B)的栅极线驱动电路、源极线驱动电路等。通过将驱动电路540配置在与设置有显示部的层530不同的层520中，可以增大层530中的显示部的占有面积。另外，驱动电路540也可以包括被用作接口的LVDS(Low Voltage Differential Signaling：低压差分信号)电路或D/A(Digital to Analog：模拟数字)转换电路等，该接口用来从显示装置510的外部接收图像数据等数据。层520的Si晶体管可以增大该晶体管的通态电流。此外，也可以根据各电路的工作速度而使Si晶体管的沟道长度或沟道宽度等不同。
功能电路550包括用于数据的运算处理的处理器(例如CPU)。CPU包括多个CPU核心。CPU核心包括触发器。触发器包括多个扫描触发器。在触发器580与备份电路582之间进行扫描触发器的数据(备份数据)的输入及输出。图16作为备份电路582所保持的数据信号示出备份数据BD。
例如，包括OS晶体管的存储器适于备份电路582。通过在备份电路中使用关态电流极小的OS晶体管，具有如下优点：可以长期保持写入到备份电路的模拟数据的电压；在保持数据时几乎没有消耗电力；等。包括OS晶体管的备份电路582可以设置在配置有多个像素561的显示部560中。图16示出各像素561中设置有备份电路582的状态。
由OS晶体管构成的备份电路582可以与包括Si晶体管的层520层叠地设置。既可以与像素561内的子像素同样地将备份电路582配置为矩阵状，又可以对多个像素设置一个备份电路582。就是说，备份电路582可以配置在层530内而不被像素561的配置限制。因此，备份电路582可以以提高显示部/电路布局的自由度且不使电路面积增加的方式配置，从而可以增大运算处理所需要的备份电路582的存储容量。
<像素电路及备份电路的结构例子>
参照图17及图18说明显示部560内的备份电路582及子像素的像素电路562R、562G、562B的配置的结构例子。
图17示出在显示部560中多个像素561被配置为矩阵状的结构。像素561除了像素电路562R、562G、562B之外还包括备份电路582。如上所述，备份电路582及像素电路562R、562G、562B都可以由OS晶体管构成，因此可以配置在相同像素内。
<显示装置的方框图>
接着，图18示出用来说明显示装置510所包括的各构成要素的方框图。显示装置包括驱动电路540、功能电路550及显示部560。
驱动电路540例如包括栅极驱动器541及源极驱动器542。栅极驱动器541具有驱动用来向像素电路562R、562G、562B输出信号的多个栅极线GL的功能。源极驱动器542具有驱动用来向像素电路562R、562G、562B输出信号的多个源极线SL的功能。另外，驱动电路540将用来由像素电路562R、562G、562B进行显示的电压通过多个布线供应到像素电路562R、562G、562B。
功能电路550包括CPU551。CPU551包括CPU核心553。CPU核心553包括用来暂时保持运算处理所使用的数据的触发器580。触发器580包括多个扫描触发器581，各扫描触发器581与设置在显示部560中的备份电路582电连接。
显示部560包括设置有像素电路562R、562G、562B、备份电路582的多个像素561。如图17所说明，备份电路582不一定需要配置在作为反复单位的像素561内。可以根据显示部560的形状、像素电路562R、562G、562B的形状等自由地配置。
<像素电路的结构例子>
图19A及图19B示出可用作像素电路562R、562G、562B的像素电路562的结构例子及与像素电路562连接的发光元件570。图19A是示出各元件的连接的图，图19B是示意性地示出驱动电路540、像素电路562及发光元件570的上下关系的图。
在本说明书等中，有时可以将“元件”换称为“器件”。例如，可以将显示元件、发光元件及液晶元件例如换称为显示器件、发光器件及液晶器件。
图19A及图19B所例示的像素电路562包括开关SW21、开关SW22、晶体管M21及电容器C21。开关SW21、开关SW22、晶体管M21可以由OS晶体管构成。开关SW21、开关SW22、晶体管M21的各OS晶体管优选包括栅电极及背栅电极的双方，此时可以具有向背栅电极供应与栅电极相同的信号的结构或向背栅电极供应与栅电极不同的信号的结构。
晶体管M21包括与开关SW21电连接的栅电极、与发光元件570电连接的第一电极及与布线ANO电连接的第二电极。布线ANO是用来供应电位的布线，该电位用来向发光元件570供应电流。
开关SW21包括与晶体管M21的栅电极电连接的第一端子及与源极线SL电连接的第二端子。另外，开关SW21具有基于栅极线GL1的电位控制导通状态或非导通状态的功能。
开关SW22包括与布线V0电连接的第一端子及与发光元件570电连接的第二端子。另外，开关SW22具有基于栅极线GL2的电位控制导通状态或非导通状态的功能。布线V0是用来供应基准电位的布线及用来将流过像素电路562的电流输出到驱动电路540或功能电路550的布线。
电容器C21包括与晶体管M21的栅电极电连接的导电膜及与开关SW22的第二端子电连接的导电膜。
发光元件570包括与晶体管M21的第一电极电连接的第一电极及与布线VCOM电连接的第二电极。布线VCOM被供应用来向发光元件570供应电流的电位。
由此，可以根据被供应晶体管M21的栅电极的图像信号控制发光元件570所发射的光的强度。另外，可以根据通过开关SW22被供应的布线V0的基准电位使流过发光元件570的电流量增大。另外，通过由外部电路监视流过布线V0的电流量，可以估计流过发光元件的电流量。由此，可以检测像素的缺陷等。
在图19B所例示的结构中，可以缩短电连接像素电路562与驱动电路540的布线，由此可以减小该布线的布线电阻。因此，可以高速地写入数据，而可以使显示装置510高速地驱动。由此，即便显示装置510所包括的像素561很多也可以确保充分的帧期间，而可以提高显示装置510的像素密度。此外，通过提高显示装置510的像素密度，可以提高显示装置510所显示的图像的分辨率。例如，可以将显示装置510的像素密度设定为1000ppi以上、5000ppi以上或7000ppi以上。因此，显示装置510例如可以为AR或VR用显示装置，可以适当地用于HMD等显示部与使用者的距离较近的电子设备。
在图19B中，栅极线GL1、栅极线GL2、布线ANO、布线VCOM、布线V0、源极线SL从像素电路562下方的驱动电路540通过布线被供应信号，但是本发明的一个方式不局限于此。例如，也可以将供应驱动电路540的信号及电压的布线引绕到显示部560的外周部，而与在层530中配置为矩阵状的各像素电路562电连接。此时，将驱动电路540所包括的栅极驱动器541设置在层530中的结构是很有效的。就是说，栅极驱动器541的晶体管为OS晶体管的结构是很有效的。将驱动电路540所包括的源极驱动器542的功能的一部分设置在层530中的结构是很有效的。例如，在层530中设置将源极驱动器542所输出的信号分配于各源极线的解复用器的结构是很有效的。解复用器的晶体管为OS晶体管的结构是很有效的。
<显示校正系统的结构例子>
本发明的一个方式的显示系统也可以包括显示校正系统。该显示校正系统通过校正流过发光元件570的电流IEL来可以减少基于亮点或暗点等不良像素的显示不良。
图20A所示的电路图是抽出图19A所示的像素电路562的一部分的图。与准确地进行显示的像素相比，引起亮点或暗点等的不良像素中的流过发光元件570的电流IEL过大或过小。
CPU551定期取得通过开关SW23流过的监视电流IMONI的数据。将该监视电流IMONI的电流量转换为CPU551能够处理的数字数据，使用该数字数据在CPU551中进行运算处理。通过CPU551的运算处理估计不良像素，在CPU551中进行校正以不容易看到不良像素所引起的显示不良。例如，在图20B所示的像素561D为不良像素的情况下，校正流过相邻的像素561N的发光元件570的电流IEL。
在该校正中，可以通过基于人工神经网络诸如深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等执行运算来估计校正量。
通过上述校正，将流过与不良像素相邻的像素561N的电流IEL校正为电流IEL_C。通过合成不良像素和像素561N而得到的像素561G进行显示，可以使起因于亮点或暗点等不良像素的显示不良不容易被看到而准确地进行显示。
注意，在使用显示校正系统进行用来校正流过像素的电流的运算时，可以作为备份数据继续保持运算中途的数据。由此，在基于人工神经网络的运算等运算量庞大的运算处理的方面上是特别有效的。另外，通过将CPU551用作应用处理器，组合运算和使帧频为可变的驱动等，除了减少显示不良之外还可以实现低功耗化。
<显示装置的变形例子>
图21示出上面说明了的显示装置510所包括的各构成要素的变形例子。
图21所示的显示装置510A的方框图相当于对图18的显示装置510中的功能电路550追加加速器552的结构。
当在上述显示校正系统中基于人工神经网络进行运算时，反复进行积和运算。加速器552被用作人工神经网络NN的积和运算处理的专用运算电路。在利用加速器552的运算中，可以进行校正上述显示不良的处理或通过对显示数据进行上转换等来校正图像的轮廓的处理等。另外，通过采用在利用加速器552进行运算处理时对CPU551进行电源门控的结构，可以实现低功耗化。
本实施方式所示的结构例子及对应该结构例子的附图等的至少一部分可以与其他结构例子或附图等适当地组合。
实施方式3
在本实施方式中，说明可用于本发明的一个方式的显示装置的发光元件(发光器件)。
在本说明书等中，有时将使用金属掩模或FMM(Fine Metal Mask，高精细金属掩模)而制造的器件称为具有MM(Metal Mask)结构的器件。此外，在本说明书等中，有时将不使用金属掩模或FMM而制造的器件称为具有MML(Metal Mask Less)结构的器件。
此外，在本说明书等中，有时将在各颜色的发光器件(这里为蓝色(B)、绿色(G)及红色(R))中分别形成发光层或分别涂布发光层的结构称为SBS(Side By Side)结构。此外，在本说明书等中，有时将可发射白色光的发光器件称为白色发光器件。白色发光器件通过与着色层(例如，滤色片)组合可以用作以全彩色显示的发光器件。
此外，发光器件大致可以分为单结构和串联结构。单结构的器件优选具有如下结构：在一对电极间包括一个发光单元，而且该发光单元包括一个以上的发光层。为了得到白色发光，以两个以上的发光层的各发光处于补色关系的方式选择发光层即可。例如，通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系，可以得到在发光器件整体上以白色发光的结构。此外，包括三个以上的发光层的发光器件也是同样的。
串联结构的器件优选具有如下结构：在一对电极间包括两个以上的多个发光单元，而且各发光单元包括一个以上的发光层。为了得到白色发光，采用组合从多个发光单元的发光层发射的光来得到白色发光的结构即可。注意，得到白色发光的结构与单结构中的结构同样。此外，在串联结构的器件中，优选在多个发光单元间设置电荷产生层等中间层。
此外，在对上述白色发光器件(单结构或串联结构)和SBS结构的发光器件进行比较的情况下，可以使SBS结构的发光器件的功耗比白色发光器件低。在想要降低功耗时，优选采用SBS结构的发光器件。另一方面，白色发光器件的制造工序比SBS结构的发光器件简单，由此可以降低制造成本或者提高制造成品率，所以是优选的。
<发光元件570的结构例子>
如图22A所示，发光元件570所包括的EL层686可以由层4420、发光层4411、层4430等的多个层构成。层4420例如可以包括含有电子注入性高的物质的层(电子注入层)及含有电子传输性高的物质的层(电子传输层)等。发光层4411例如包含发光性化合物。层4430例如可以包括含有空穴注入性高的物质的层(空穴注入层)及含有空穴传输性高的物质的层(空穴传输层)。
包括设置在一对电极间的层4420、发光层4411及层4430的结构可以用作单一的发光单元，在本说明书中将图22A的结构称为单结构。
此外，如图22B所示，在层4420与层4430之间设置有多个发光层(发光层4411、4412、4413)的结构也是单结构的变形例子。
如图22C所示，多个发光单元(EL层686a、686b)隔着中间层(电荷产生层)4440串联连接的结构在本说明书中被称为串联结构。在本说明书等中，图22C所示的结构被称为串联结构，但是不局限于此，例如，串联结构也可以被称为叠层结构。注意，通过采用串联结构，可以实现能够以高亮度发光的发光元件。
发光元件570的发光颜色根据构成EL层686的材料而可以为红色、绿色、蓝色、青色、品红色、黄色或白色等。此外，当发光元件570具有微腔结构时，可以进一步提高颜色纯度。
白色发光元件优选具有发光层包含两种以上的发光物质的结构。为了得到白色发光，以两个以上的发光物质的各发光处于补色关系的方式选择发光物质即可。例如，通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系，可以得到在发光器件整体上以白色发光的发光元件。此外，包括三个以上的发光层的发光元件也是同样的。
发光层优选包含每个发光呈现R(红)、G(绿)、B(蓝)、Y(黄)、O(橙)等的两种以上的发光物质。此外，优选包含每个发光包含R、G、B中的两种以上的光谱成分的两种以上的发光物质。
<发光元件570的形成方法>
以下说明设置在像素电路562上的发光元件570的形成方法。
图23A示出本发明的一个方式的显示装置的顶面示意图。显示部560包括多个呈现红色的发光元件570R、多个呈现绿色的发光元件570G及多个呈现蓝色的发光元件570B。在图23A中为了便于区别各发光元件，在各发光元件的发光区域内附上符号“R”、“G”、“B”。注意，也可以将图23A所示的显示部560的结构称为SBS(Side By Side)结构。此外，虽然图23A例示出包括红色(R)、绿色(G)及蓝色(B)这三个颜色的结构，但是不局限于此。例如，也可以具有包括四个以上的颜色的结构。
发光元件570R、发光元件570G及发光元件570B排列为矩阵状。图23A示出在一个方向上排列相同颜色的发光元件的所谓条形排列的状态。注意，发光元件的排列方法不局限于此，既可以还使用Delta排列或锯齿形(zigzag)排列等排列方法，也可以使用Pentile排列。
作为发光元件570R、发光元件570G及发光元件570B，优选使用有机发光二极管(Organic Light Emitting Diode：OLED)或量子点发光二极管(Quantum-dot LightEmitting Diode：QLED)等有机EL器件。作为EL元件所包含的发光物质，可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence：TADF)材料)或无机化合物(量子点材料等)等。
图23B为对应于图23A中的点划线A1-A2的截面示意图。
图23B示出发光元件570R、发光元件570G及发光元件570B的截面。发光元件570R、发光元件570G及发光元件570B设置在衬底351上并包括被用作像素电极的导电体672及被用作公共电极的导电体688。
发光元件570R在导电体672与导电体688之间包括EL层686R。EL层686R包含发射至少在红色波长区域具有强度的光的发光性有机化合物。发光元件570G中的EL层686G包含发射至少在绿色波长区域具有强度的光的发光性有机化合物。发光元件570B中的EL层686B包含发射至少在蓝色波长区域具有强度的光的发光性有机化合物。
除了包含发光性有机化合物的层(发光层)以外，EL层686R、EL层686G及EL层686B各自还可以包括电子注入层、电子传输层、空穴注入层及空穴传输层中的一个以上。
每个发光元件都设置有导电体672。另外，导电体688为各发光元件共同使用的一个层。导电体672和导电体688中的任一个使用对可见光具有透光性的导电膜，另一个使用具有反射性的导电膜。通过使导电体672具有透光性而导电体688具有反射性，可以制造底面发射型(底部发射结构)的显示装置，另一方面，通过使导电体672具有反射性而导电体688具有透光性，可以制造顶面发射型(顶部发射结构)的显示装置。注意，也可以通过使导电体672和导电体688都具有透光性，从而制造双面发射型(双面发射结构)的显示装置。
以覆盖导电体672的端部的方式设置绝缘层372。绝缘层372的端部优选为锥形形状。
EL层686R、EL层686G及EL层686B各自包括与导电体672的顶面接触的区域以及与绝缘层372的表面接触的区域。另外，EL层686R、EL层686G及EL层686B的端部位于绝缘层372上。
如图23B所示，在颜色不同的发光元件之间，在两个EL层之间设置间隙。如此，优选以互不接触的方式设置EL层686R、EL层686G及EL层686B。由此，可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此，可以提高对比度并实现显示质量高的显示装置。
可以利用使用金属掩模等的遮蔽掩模的真空蒸镀法等分开制造EL层686R、EL层686G及EL层686B。另外，也可以通过光刻法分开制造上述EL层。通过利用光刻法，可以实现在使用金属掩模时难以实现的高清晰度的显示装置。
此外，以覆盖发光发光元件570R、发光元件570G及发光元件570B的方式在导电体688上设置保护层371。保护层371具有防止水等杂质从上方扩散到各发光元件的功能。
保护层371例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜，例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等氧化物膜或氮化物膜。另外，作为保护层371也可以使用铟镓氧化物、铟镓锌氧化物等半导体材料。注意，作为保护层371，可以使用ALD法、CVD法及溅射法形成。注意，虽然作为保护层371例示出包括无机绝缘膜的结构，但是不局限于此。例如，作为保护层371采用无机绝缘膜和有机绝缘膜的叠层结构。
图23C示出与上述说明不同的例子。
图23C所示的例子包括呈现白色光的发光元件570W。发光元件570W在导电体672与导电体688之间包括呈现白色光的EL层686W。
作为EL层686W，例如可以采用层叠有以各自的发光颜色成为补色关系的方式选择的两个以上的发光层的结构。另外，也可以使用在发光层之间夹着电荷产生层的叠层型EL层。
图23C并列地示出三个发光元件570W。左边的发光元件570W的上部设置有着色层364R。着色层364R被用作使红色光透过的带通滤光片。同样地，中间的发光元件570W的上部设置有使绿色光透过的着色层364G，右边的发光元件570W的上部设置有使蓝色光透过的着色层364B。由此，可以使显示装置显示彩色图像。
在此，在相邻的两个发光元件570W之间，EL层686W与导电体688彼此分开。由此，可以适当地防止在相邻的两个发光元件570W中电流通过EL层686W流过而产生非意图性发光。特别是在作为EL层686W使用两个发光层之间设有电荷产生层的叠层型EL元件时具有如下问题：当清晰度越高，即相邻的像素间的距离越小时，串扰的影响越明显，而对比度降低。因此，通过采用这种结构，可以实现兼具高清晰度和高对比度的显示装置。
优选利用光刻法分开EL层686W及导电体688。由此，可以缩小发光元件之间的间隙，例如与使用金属掩模等遮蔽掩模时相比，可以实现具有高开口率的显示装置。
注意，底部发射结构的发光元件在导电体672与衬底351之间设置着色层即可。
以上为发光元件的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施方式4
在本实施方式中，对使用本发明的一个方式的显示装置的电子设备的结构实例进行说明。
本发明的一个方式的显示装置及显示模块可以应用于具有显示功能的电子设备等的显示部。作为上述电子设备，例如除了电视装置、笔记本型个人计算机、监视装置、数字标牌、弹珠机、游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
特别是，因为本发明的一个方式的显示装置可以提高分辨率，所以可以适当地用于包括较小的显示部的电子设备。作为这种电子设备可以举出可戴在头上的可穿戴设备等，例如手表型或手镯型信息终端设备(可穿戴设备)、头戴显示器等VR用设备或者眼镜型AR用设备等。
图24A示出眼镜型电子设备700的立体图。电子设备700包括一对显示面板701、一对框体702、一对光学构件703、一对装上部704等。
电子设备700可以将由显示面板701显示的图像投影于光学构件703中的显示区域706。因为光学构件703具有透光性，所以使用者可以与通过光学构件703看到的透过图像重叠地看到显示于显示区域706的图像。因此，电子设备700是能够进行AR显示的电子设备。
一个框体702设置有能够拍摄前面的摄像头705。此外，虽然未图示，但是任一个框体702设置有无线接收器或能够与电缆连接的连接器，从而可以对框体702供应影像信号等。此外，通过在框体702配置陀螺传感器等加速度传感器，可以检测到使用者头部的方向而将对应于该方向的图像显示于显示区域706。此外，框体702优选设置有电池，能够以无线或有线对该电池进行充电。
参照图24B说明相对于电子设备700的显示区域706的图像投影方法。框体702的内部设置有显示面板701、透镜711、反射板712。此外，相当于光学构件703的显示区域706的部分包括被用作半反射镜的反射面713。
显示面板701所发射的光715经过透镜711而被反射板712反射到光学构件703一侧。在光学构件703的内部中，光715在光学构件703的端面反复全反射，在到达反射面713时，图像被投影于反射面713。由此，使用者可以看到反射在反射面713上的光715和经过光学构件703(包括反射面713)的透过光716的两个。
图24A和图24B示出反射板712及反射面713都具有曲面的例子。由此，与它们是平面的情况相比，可以提高光学设计的自由度，从而可以减薄光学构件703的厚度。此外，反射板712及反射面713也可以是平面。
作为反射板712，可以使用具有镜面的构件，并且该反射板优选具有高反射率。此外，作为反射面713，也可以使用利用金属膜的反射的半反射镜，但是当使用利用全反射的棱镜等时，可以提高透过光716的透过率。
在此，框体702优选具有调整透镜711和显示面板701之间的距离或角度的机构。由此，可以进行焦点调整、图像的放大、缩小等。例如，采用透镜711及显示面板701中的一个或两个能够在光轴方向上移动的结构，即可。
框体702优选具有能够调整反射板712的角度的机构。通过改变反射板712的角度，可以改变显示图像的显示区域706的位置。由此，可以根据使用者的眼睛的位置将显示区域706配置于最合适的位置上。
显示面板701可以应用本发明的一个方式的显示装置。因此，可以实现能够进行分辨率极高的显示的电子设备700。
图25A、图25B示出护目镜型电子设备750的立体图。图25A是示出电子设备750的正面、平面及左侧面的立体图，图25B是示出电子设备750的背面、底面及右侧面的立体图。
电子设备750包括一对显示面板751、框体752、一对装上部754、缓冲构件755、一对透镜756等。一对显示面板751的每一个设置在框体752内部的能够通过透镜756看到的位置上。
电子设备750是VR用电子设备。装上电子设备750的使用者可以通过透镜756看到显示于显示面板751的图像。此外，通过使一对显示面板751显示互不相同的图像，也可以进行利用视差的三维显示。
框体752的背面一侧设置有输入端子757和输出端子758。可以将供应来自影像输出设备等的影像信号或用于对设置在框体752内的电池进行充电的电力等的电缆连接到输入端子757。输出端子758例如被用作声音输出端子，可以与耳机或头戴式耳机等连接。此外，在能够通过无线通信输出声音数据的情况或从外部的影像输出设备输出声音的情况下，也可以不设置该声音输出端子。
框体752优选具有一种机构，其中能够调整透镜756及显示面板751的左右位置，以根据使用者的眼睛的位置使透镜756及显示面板751位于最合适的位置上。此外，还优选具有一种机构，其中通过改变透镜756和显示面板751之间的距离来调整焦点。
显示面板751可以应用本发明的一个方式的显示装置。因此，可以实现能够进行分辨率极高的显示的电子设备750。由此，使用者可以感受高沉浸感。
缓冲构件755是与使用者的脸(额头及脸颊等)接触的部分。通过使缓冲构件755与使用者的脸密接，可以防止漏光，从而可以进一步提高沉浸感。缓冲构件755优选使用柔软的材料以在使用者装上电子设备750时与使用者的脸密接。例如，可以使用橡胶、硅酮橡胶、聚氨酯、海绵等材料。此外，当作为缓冲构件755使用用布或皮革(天然皮革或合成皮革)等覆盖海绵等的表面的构件时，在使用者的脸和缓冲构件755之间不容易产生空隙，从而可以适当地防止漏光。在缓冲构件755或装上部754等接触于使用者的皮肤的构件采用可拆卸的结构时，容易进行清洗或交换，所以是优选的。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
实施例
在本实施例中，制造本发明的一个方式的显示装置。关于所制造的显示装置的像素，可以参照实施方式1的图9A所例示的显示装置10F。关于所制造的显示装置的晶体管及显示元件的截面结构，可以参照图13。
首先，示出用于显示装置的晶体管的电特性。图26示出晶体管的立体示意图。所制造的晶体管具有使用LSI工艺节点制造的Trench-gate-self-aligned(TGSA：顶栅自对准)结构，顶栅电极(Top Gate Electrode)以覆盖氧化物半导体(OS)的沟道的方式形成。由此，顶栅电极的电场控制性得到提高，这结构适于微型化。
该晶体管是作为形成沟道的半导体使用氧化物半导体的晶体管(OS晶体管)。在所测定的晶体管中，沟道长度大约为200nm，沟道宽度大约为60nm。
图27A示出Id-Vg特性。图27A示出两个Id-Vg特性，即漏极电压分别为0.1V及1.2V时的Id-Vg特性。虽然该晶体管为微型晶体管，但是如图27A所示那样示出常关闭特性，关态电流为测定器的检测下限(1×1012A)以下。
图27B示出Id-Vd特性。图27B示出四个Id-Vd特性，即栅极电压分别为0.5V、1.0V、1.5V及2.0V时的Id-Vd特性。虽然该晶体管为微型晶体管，但是如图27B所示那样示出高饱和性。
所制造的显示面板具有硅晶体管、OS晶体管及OLED元件的叠层结构。图28示出结束硅晶体管的制造工序的阶段的芯片的光学显微镜照片。可确认到以虚线表示的显示区域内设置有源极驱动器(Source driver)、数字模拟转换器(DAC)、扫描驱动器(Scandriver)、接口(IF)等。如此，通过具有层叠有硅晶体管、OS晶体管、OLED元件的单片结构，可以缩小边框区域。
示出所制造的面板的规格。显示区域的尺寸为对角0.51英寸，分辨率为1920×1920像素，像素尺寸为4.8μm，像素密度为5291ppi，开口率为23.8％，彩色方式为采用白色串联OLED和滤色片的方式。发光元件为顶发射型发光元件。
在作为OLED元件使用白色串联元件，被要求比单元件高的电压。因为本实施例的显示装置作为像素的晶体管使用耐压高的OS晶体管，所以可以使用白色串联元件进行良好的显示。
图29是显示装置的显示状态的照片。如图29所示，可以进行良好的显示。此外，可确认到显示装置也可以进行占空驱动。

Claims (15)

1.一种显示装置，包括：
被供应源极信号的第一布线；
被供应栅极信号的第二布线；
被供应恒电位的第三布线；以及
像素电极，
其中，所述第一布线在第一方向上延伸，
所述第二布线在第二方向上延伸，
所述第二布线为与所述第一方向交叉的方向，
并且，所述第一布线与所述像素电极隔着所述第三布线彼此重叠。
2.根据权利要求1所述的显示装置，还包括第一晶体管以及第二晶体管，
其中所述第一晶体管的源极和漏极中的一个与所述第一布线电连接，
所述第一晶体管的栅极与所述第二布线电连接，
所述第二晶体管的源极和漏极中的一个与所述像素电极电连接，
所述第二晶体管的所述源极和所述漏极中的另一个与所述第三布线电连接，
并且所述第一晶体管及所述第二晶体管各自包括在相同方向上电流流过的半导体层。
3.根据权利要求2所述的显示装置，其中所述第一晶体管及所述第二晶体管各自包括在所述第一方向上电流流过的半导体层。
4.根据权利要求2所述的显示装置，其中所述第一晶体管及所述第二晶体管各自包括在所述第二方向上电流流过的半导体层。
5.根据权利要求2所述的显示装置，还包括多个伪层，
其中所述第一晶体管包括半导体层，
所述多个伪层各自包含与所述第一晶体管的所述半导体层同一半导体材料，
所述多个伪层各自包括其顶面形状大致与所述第一晶体管的所述半导体层同一部分，
并且所述多个伪层及所述半导体层在所述第二方向上以相等间隔配置。
6.根据权利要求2所述的显示装置，还包括多个伪层，
其中所述第一晶体管包括半导体层，
所述多个伪层各自包含与所述第一晶体管的所述半导体层同一半导体材料，
所述多个伪层各自包括其顶面形状大致与所述第一晶体管的所述半导体层同一部分，
并且所述多个伪层及所述半导体层在所述第一方向上以相等间隔配置。
7.根据权利要求2所述的显示装置，还包括：
第四布线；
第三晶体管；以及
第四晶体管，
其中所述第三晶体管的源极和漏极中的一个与所述第四布线电连接，
所述第三晶体管的所述源极和所述漏极中的另一个与所述第二晶体管的栅极电连接，
所述第四晶体管的源极和漏极中的一个与所述第四布线电连接，
所述第四晶体管的所述源极和所述漏极中的另一个与所述像素电极电连接，
所述第三布线被供应第一电位，
所述第四布线被供应第二电位，
并且所述第二电位比所述第一电位低。
8.根据权利要求2所述的显示装置，还包括第三晶体管，
其中所述第三晶体管在沟道形成区域中包含硅，
所述第一晶体管在沟道形成区域中包含铟及锌中的一方或双方，
并且所述第一晶体管及所述第二晶体管各自设置在所述第三晶体管的上方。
9.根据权利要求1所述的显示装置，
其中所述第三布线具有格子状的顶面形状，
所述第三布线包括在所述第一方向上延伸的第一部分及在所述第二方向上延伸的第二部分，
并且所述像素电极与所述第一布线隔着所述第一部分彼此重叠。
10.根据权利要求1所述的显示装置，还包括多个发光区域，
其中在俯视时，所述多个发光区域中的一个被所述多个发光区域中的六个围绕。
11.根据权利要求10所述的显示装置，
其中在所述俯视时，所述多个发光区域中的所述一个具有六角形的形状，
所述六角形的形状中的两个内角各自大于120度，
所述六角形的形状中的其余四个内角各自小于120度，
并且所述两个内角位于彼此相对的角。
12.根据权利要求10所述的显示装置，
其中在所述俯视时，所述多个发光区域中的所述一个具有六角形的形状，
并且所述六角形的形状中的两个内角各自大于120度。
13.根据权利要求10所述的显示装置，
其中所述多个发光区域包括相邻的三个发光区域，
并且所述相邻的三个发光区域位于等腰三角形的顶点。
14.一种显示模块，包括：
权利要求1所述的显示装置；以及
连接器或集成电路。
15.一种电子设备，包括：
权利要求14所述的显示模块；以及
天线、电池、框体、相机、扬声器、麦克风、触摸传感器和操作按钮中的至少一个。
CN202111575885.4A 2020-12-24 2021-12-22 显示装置 Pending CN114678403A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020-214950 2020-12-24
JP2020214950 2020-12-24
JP2021-158140 2021-09-28
JP2021158140 2021-09-28

Publications (1)

Publication Number Publication Date
CN114678403A true CN114678403A (zh) 2022-06-28

Family

ID=82070957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111575885.4A Pending CN114678403A (zh) 2020-12-24 2021-12-22 显示装置

Country Status (4)

Country Link
US (1) US20220208939A1 (zh)
JP (1) JP2022101518A (zh)
KR (1) KR20220092393A (zh)
CN (1) CN114678403A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113785346A (zh) * 2019-05-10 2021-12-10 株式会社半导体能源研究所 显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same

Also Published As

Publication number Publication date
JP2022101518A (ja) 2022-07-06
KR20220092393A (ko) 2022-07-01
US20220208939A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
JP7304850B2 (ja) 表示装置
US11626544B2 (en) Display device
CN112673411B (zh) 显示装置、显示模块及电子设备
CN113614814A (zh) 显示装置以及电子设备
CN114678403A (zh) 显示装置
US20230197004A1 (en) Display apparatus and electronic device
CN114207512A (zh) 显示装置的工作方法
JP2022100763A (ja) 表示装置の補正方法
US20230410738A1 (en) Display device and display correction system
CN115335891A (zh) 显示装置及电子设备
WO2022229790A1 (ja) 表示装置
US20240057382A1 (en) Display device and electronic device
CN118044336A (zh) 显示装置
US20240057451A1 (en) Display device and method for manufacturing display device
US20230113155A1 (en) Electronic device
US20240008342A1 (en) Display device, display module, and fabrication method of display device
US20230122324A1 (en) Display device and method of manufacturing the display device
US20230247880A1 (en) Electro-optical device and electronic apparatus
US20210210020A1 (en) Display device
CN117280400A (zh) 显示装置
KR20230165318A (ko) 표시 장치, 전자 기기, 및 표시 장치의 제작 방법
CN117377999A (zh) 半导体装置、显示装置及电子设备
CN117836837A (zh) 显示装置及电子设备
CN116830183A (zh) 显示装置及显示校正系统
CN116569241A (zh) 显示装置及显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination