CN114678058A - 一种mram读写电压的校准电路及其校准方法、mram - Google Patents

一种mram读写电压的校准电路及其校准方法、mram Download PDF

Info

Publication number
CN114678058A
CN114678058A CN202011555229.3A CN202011555229A CN114678058A CN 114678058 A CN114678058 A CN 114678058A CN 202011555229 A CN202011555229 A CN 202011555229A CN 114678058 A CN114678058 A CN 114678058A
Authority
CN
China
Prior art keywords
voltage value
module
read
calibration
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011555229.3A
Other languages
English (en)
Inventor
徐晓波
吴爱龙
王龙波
熊保玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202011555229.3A priority Critical patent/CN114678058A/zh
Priority to PCT/CN2021/127878 priority patent/WO2022134864A1/zh
Publication of CN114678058A publication Critical patent/CN114678058A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了一种MRAM读写电压的校准电路及其校准方法、MRAM，该校准电路包括设置在MRAM内的发送控制模块、电源管理模块、比较校验模块。发送控制模块依次配置Trim值，将每次配置好的Trim值传输给电源管理模块；电源管理模块对Trim值解析出读写电压值，将读写电压值传输给比较校验模块；比较校验模块比较解析的读取电压值与校准读写电压值是否相等，向发送控制模块发送表征比较结果的反馈信号；发送控制模块在接收到表征读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，保存与校准读写电压值相等的读取电压值对应的Trim值。能够将读写电压自修调至预期状态，在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至读写电压达到校准读写电压值。

Description

一种MRAM读写电压的校准电路及其校准方法、MRAM
技术领域
本发明涉及存储器技术领域，尤其涉及一种MRAM读写电压的校准电路及其校准方法、MRAM。
背景技术
随着汽车电子、智能家居等不同应用场景的芯片对低功耗的要求越来越高，作为芯片内最关键模块之一的低功耗MRAM(Magnetoresistive Random Access Memory，磁性随机存储器)正逐渐成为业界的研究热点。自旋转移转矩磁随机存取存储器(STT-MRAM)是一种新兴的存储器技术，具有非挥发性、高密度、高持久性和纳秒读写速度等性能。MRAM芯片会有一个校准读写电压值，使得MRAM阵列良率最高。由于制造工艺的影响，每颗芯片电源管理模块输出的读写电压值达到预期值所需的Trim值会有差异，以往都是测试人员通过测试设备ATE(Automatic Test Equipment，集成电路自动测试机)测试出每颗芯片的Trim值，这样就需要大量时间及测试成本。
发明内容
本发明提供了一种MRAM读写电压的校准电路及其校准方法、MRAM，以实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至读写电压达到校准读写电压值，降低了MRAM存储器失效的风险，极大的节省了出厂测试时间及成本，提升了量产效率。
第一方面，本发明提供了一种MRAM读写电压的校准电路，该校准电路包括设置在MRAM内的发送控制模块、电源管理模块及比较校验模块。其中，发送控制模块依次配置Trim值，并将每次配置好的Trim值传输给电源管理模块；电源管理模块对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块；比较校验模块比较电源管理模块解析的读取电压值与校准读写电压值是否相等，并向发送控制模块发送表征比较结果的反馈信号；发送控制模块在接收到表征读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值。
在上述的方案中，通过在MRAM内部集成有发送控制模块及比较校验模块，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块解析出的读写电压值达到校准读写电压值。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
在一个具体的实施方式中，该校准电路还包括用于存放发送控制模块每次配置好的Trim值的第一存储模块，第一存储模块设置在MRAM中；第一存储模块还用于将存放在其内的Trim值传输给电源管理模块。以便于临时存放每次配置好的Trim值。
在一个具体的实施方式中，第一存储模块为寄存器，以提高数据存储及传输效率。
在一个具体的实施方式中，发送控制模块包括发送控制模块数据发生器、发送控制模块地址发生器及发送控制模块控制器。其中，发送控制模块数据发生器用于依次配置出Trim值；发送控制模块地址发生器，用于对发送控制模块数据发生器每次配置出的Trim值，在第一存储模块中依次配置存储地址；发送控制模块控制器用于控制发送控制模块数据发生器按照发送控制模块地址发生器配置的存储地址，将每次配置的Trim值写入第一存储模块。以便于发送控制模块依次配置出Trim值，并进行临时存储。
在一个具体的实施方式中，该校准电路还包括与第一存储模块通信连接的第二存储模块、与发送控制模块控制器通信连接的第二存储模块控制器，且第二存储模块及第二存储模块控制器均设置在MRAM中。其中，第二存储模块用于存储与校准读写电压值相等的读取电压值对应的Trim值。在发送控制模块接收到表征读取电压值与校准读写电压值相等的反馈信号时，发送控制模块控制器使能第二存储模块控制器将与校准读写电压值相等的读取电压值对应的Trim值写入第二存储模块。以便于存储与校准读写电压值相等的读取电压值对应的Trim值，便于系统重启上电时，调用校准读写电压值相等的读取电压值对应的Trim值。
在一个具体的实施方式中，第二存储模块为eFuse(electrically programmableFuse，电可编程熔丝)阵列，第二存储模块控制器为eFuse控制器，在系统断电时，存储在其内的Trim值不消失，同时提高数据存储及传输效率。
在一个具体的实施方式中，在比较校验模块比较电源管理模块解析的读取电压值与校准读写电压值不相等时，比较校验模块向发送控制模块发送低电平的反馈信号；在比较校验模块比较电源管理模块解析的读取电压值与校准读写电压值相等时，比较校验模块向发送控制模块发送高电平的反馈信号。以便于比较校验模块根据不同的比较结果，向发送控制模块发送不同的反馈信号。
在一个具体的实施方式中，该校准电路还包括设置于MRAM上且与比较校验模块连接的引脚，该引脚用于向比较校验模块输入校准读写电压值。以便于通过专门设置的引脚向比较校验模块输入校准读写电压值。
在一个具体的实施方式中，校准电路还包括设置于MRAM内的第三存储模块，第三存储模块用于存储校准读写电压值。还在MRAM内设置有与第三存储模块通信连接的数模转换模块，且数模转换模块还与比较校验模块通信连接，以将第三存储模块内存储的校准读写电压值转换并发送给比较校验模块。通过将校准读写电压值存储在MRAM内的第三存储模块，使用时，通过内部调用指令即可完成。
在一个具体的实施方式中，第三存储模块为寄存器，以提高数据存储及传输效率。
第二方面，本发明还提供了一种基于上述MRAM读写电压的校准电路的校准方法，该校准方法包括：发送控制模块依次配置Trim值，并将每次配置好的Trim值传输给电源管理模块；电源管理模块对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块；比较校验模块比较电源管理模块解析的读取电压值与校准读写电压值是否相等，并向发送控制模块发送表征比较结果的反馈信号；发送控制模块在接收到表征读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值。
在上述的方案中，通过在MRAM内部集成有发送控制模块及比较校验模块，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至读写电压达到校准读写电压值，能够极大地节省测试时间及成本。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
在一个具体的实施方式中，该校准方法还包括：在保存与校准读写电压值相等的读取电压值对应的Trim值之后，重启上电；发送控制模块将保存的与校准读写电压值相等的读取电压值对应的Trim值发送给电源管理模块；电源管理模块将接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块；比较校验模块验证电源管理模块解析的读取电压值与校准读写电压值是否相等。在系统重启上电后，先验证根据存储的Trim值解析出读写电压值与校准读写电压值是否相等，以验证校准结果是否准确。
第三方面，本发明还提供了一种MRAM，该MRAM包括存储阵列、以及上述任意一种MRAM读写电压的校准电路。其中，电源管理模块用于向存储阵列输出读写电压。通过在MRAM内部集成有发送控制模块及比较校验模块，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块解析出的读写电压值达到校准读写电压值，能够极大地节省测试时间及成本。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
附图说明
图1为本发明实施例提供的一种MRAM读写电压的校准电路的示意框图；
图2为本发明实施例提供的一种发送控制模块的示意框图；
图3为本发明实施例提供的另一种MRAM读写电压的校准电路的示意框图；
图4为本发明实施例提供的另一种MRAM读写电压的校准电路的示意框图；
图5为本发明实施例提供的一种MRAM读写电压的校准方法的流程图；
图6为本发明实施例提供的另一种MRAM读写电压的校准方法的流程图；
图7为本发明实施例提供的另一种MRAM读写电压的校准方法的流程图。
附图标记：
10-发送控制模块11-发送控制模块数据发生器12-发送控制模块地址发生器
13-发送控制模块控制器20-电源管理模块30-比较校验模块
40-第一存储模块50-存储阵列60-第二存储模块
61-第二存储模块控制器70-引脚
81-第三存储模块82-数模转换模块
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了方便理解本发明实施例提供的MRAM读写电压的校准电路，下面首先说明一下本发明实施例提供的MRAM读写电压的校准电路的应用场景，该校准电路用于对MRAM内部的读写电压的校准。下面结合附图对该校准电路进行详细的叙述。
参考图1，本发明实施例提供的校准电路包括设置在MRAM内的发送控制模块10、电源管理模块20及比较校验模块30。其中，发送控制模块10依次配置Trim值，并将每次配置好的Trim值传输给电源管理模块20；电源管理模块20对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块30；比较校验模块30比较电源管理模块20解析的读取电压值与校准读写电压值是否相等，并向发送控制模块10发送表征比较结果的反馈信号；发送控制模块10在接收到表征读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值。
在上述的方案中，通过在MRAM内部集成有发送控制模块10及比较校验模块30，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块20解析出的读写电压值达到校准读写电压值。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。下面结合附图对上述各个模块进行详细的介绍。
参考图1，发送控制模块10用于依次配置出Trim值，并将每次配置好的Trim值传输给电源管理模块20。参考图1，可以在MRAM中设置用于存放发送控制模块10每次配置好的Trim值的第一存储模块40，以便于临时存放发送控制模块10每次配置好的Trim值。在设置第一存储模块40时，第一存储模块40可以为寄存器，以提高数据存储及传输效率。在具体设置发送控制模块10时，参考图2，发送控制模块10可以包括发送控制模块数据发生器11、发送控制模块地址发生器12及发送控制模块控制器13。其中，发送控制模块数据发生器11用于依次配置出Trim值，在自检测状态下，发送控制模块控制器13能够控制发送控制模块数据发生器11依次配置出Trim值。发送控制模块地址发生器12用于对发送控制模块数据发生器11每次配置出的Trim值，在第一存储模块40中依次配置存储地址，在自检测状态下，发送控制模块控制器13能够控制发送控制模块地址发生器12依次在第一存储模块40中依次配置存储地址。发送控制模块控制器13还用于控制发送控制模块数据发生器11按照发送控制模块地址发生器12配置的存储地址，将每次配置的Trim值写入第一存储模块40。以便于发送控制模块10依次配置出Trim值。在实现发送控制模块10依次向电源管理模块20时，可以使第一存储模块40向电源管理模块20传输其内的Trim值，具体的，可以使发送控制模块控制器13控制第一存储模块40向电源管理模块20传输其内的Trim值。
参考图1，在具体设置电源管理模块20时，电源管理模块20用于解析接收到的Trim值，以得到向MRAM的存储阵列50输出的读写电压值，从而根据解析出的读写电压值，向存储阵列50输出读写电压。
继续参考图1，在自检测状态下，电源管理模块20还用于将其解析出的读写电压值传输给比较校验模块30，由比较校验模块30将接收到的读写电压值与校准读写电压值进行比较，以判断电源管理模块20解析出的读写电压值是否与校准电压值相等。并根据比较结果，向发送控制模块10发送表征比较结果的反馈信号。具体的，在比较结果为电源管理模块20解析出的读写电压值与校准电压值不相等时，向发送控制模块10发送表征电源管理模块20解析出的读写电压值与校准电压值不相等的反馈信号。在比较结果为电源管理模块20解析出的读写电压值与校准电压值相等时，向发送控制模块10发送表征电源管理模块20解析出的读写电压值与校准电压值相等的反馈信号。应当解释的是，这里面电源管理模块20解析出的读写电压值与校准电压值相等，包含有电源管理模块20解析出的读写电压值与校准电压值绝对相等，也包含有在一定的容忍误差范围内，电源管理模块20解析出的读写电压值与校准电压值的相对相等。
另外，可以采用高电平和低电平的反馈信号分别表示不同的比较结果。例如，在比较校验模块30比较电源管理模块20解析的读取电压值与校准读写电压值不相等时，比较校验模块30可以向发送控制模块10发送低电平的反馈信号；在比较校验模块30比较电源管理模块20解析的读取电压值与校准读写电压值相等时，比较校验模块30可以向发送控制模块10发送高电平的反馈信号。以便于比较校验模块30根据不同的比较结果，向发送控制模块10发送不同的反馈信号。当然，还可以采用低电平的反馈信号代表电源管理模块20解析的读取电压值与校准读写电压值相等，高电平的反馈信号代表电源管理模块20解析的读取电压值与校准读写电压值不相等。
在发送控制模块10接收到比较校验模块30的反馈信号时，根据不同的反馈信号，做出不同的响应。在发送控制模块10在接收到表征读取电压值与校准读写电压值不相等的反馈信号时，则继续依次配置Trim值，并依次传输给电源管理模块20，由电源管理模块20进行解析，由比较校验模块30进行比较。在发送控制模块10在接收到表征读取电压值与校准读写电压值相等的反馈信号时，说明电源管理模块20解析出的读写电压值达到校准读写电压值，停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值。通过在MRAM内部集成有发送控制模块10及比较校验模块30，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块20解析出的读写电压值达到校准读写电压值。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
在具体保存与校准读写电压值相等的读取电压值对应的Trim值时，参考图3，可以在MRAM内设置有与第一存储模块40通信连接的第二存储模块60、以及与发送控制模块控制器13通信连接的第二存储模块控制器61，且第二存储模块60及第二存储模块控制器61均设置在MRAM中。其中，第二存储模块60用于存储与校准读写电压值相等的读取电压值对应的Trim值。在发送控制模块10接收到表征读取电压值与校准读写电压值相等的反馈信号时，发送控制模块控制器13可以使能第二存储模块控制器61将与校准读写电压值相等的读取电压值对应的Trim值写入第二存储模块60。以便于存储与校准读写电压值相等的读取电压值对应的Trim值，便于系统重启上电时，调用校准读写电压值相等的读取电压值对应的Trim值。在设置第二存储模块60及第二存储模块控制器61时，可以使第二存储模块60为eFuse阵列，第二存储模块控制器61可以为eFuse控制器，以便于在系统断电时，存储在其内的Trim值不消失，同时提高数据存储及传输效率。当然，第二存储模块还可以为ROM、EEPROM、OTP等具有存储功能的存储器。
在比较校验模块30获取校准读写电压值时，可以采用外部输入的方式，也可以采用内部预存的方式。具体的，在采用外部输入时，参考图3，可以在MRAM上设置有与比较校验模块30连接的引脚70，该引脚70用于向比较校验模块30输入校准读写电压值，以便于通过专门设置的引脚70向比较校验模块30输入校准读写电压值。参考图4，在采用内部预存时，可以在MRAM内设置有第三存储模块81，第三存储模块81用于存储校准读写电压值。在MRAM内还设置有与第三存储模块81通信连接的数模转换模块82，且数模转换模块82还与比较校验模块30通信连接，以将第三存储模块81内存储的校准读写电压值转换并发送给比较校验模块30。通过将校准读写电压值存储在MRAM内的第三存储模块81，使用时，通过内部调用指令即可完成。在设置第三存储模块81时，第三存储模块81可以为寄存器，以提高数据存储及传输效率。当然，比较校验模块30所接收到的校准读写电压值可以为通过多次测试得出的使得芯片良率最高的测试值。
通过在MRAM内部集成有发送控制模块10及比较校验模块30，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块20解析出的读写电压值达到校准读写电压值。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
另外，本发明实施例还提供了一种基于上述MRAM读写电压的校准电路的校准方法，参考图1及图5，该校准方法包括：
Step10：发送控制模块10依次配置Trim值，并将每次配置好的Trim值传输给电源管理模块20；
Step20：电源管理模块20对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块30；
Step30：比较校验模块30比较电源管理模块20解析的读取电压值与校准读写电压值是否相等，并向发送控制模块10发送表征比较结果的反馈信号；
Step40：发送控制模块10在接收到表征读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值。
在上述的方案中，通过在MRAM内部集成有发送控制模块10及比较校验模块30，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块20解析出的读写电压值达到校准读写电压值，能够极大地节省测试时间及成本。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
在发送控制模块10停止配置Trim值，并保存与校准读写电压值相等的读取电压值对应的Trim值之后，还可以重启上电，且在重启上电之后，验证电源管理模块20根据保存的Trim值解析出的读写电压值是否等于校准读写电压值。具体的，参考图6及图7，该校准方法还可以包括：
Step50：在保存与校准读写电压值相等的读取电压值对应的Trim值之后，重启上电；
Step60：发送控制模块10将保存的与校准读写电压值相等的读取电压值对应的Trim值发送给电源管理模块20；
Step70：电源管理模块20将接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块30；
Step80：比较校验模块30验证电源管理模块20解析的读取电压值与校准读写电压值是否相等。在系统重启上电后，先验证根据存储的Trim值解析出读写电压值与校准读写电压值是否相等，以验证校准结果是否准确。
另外，本发明实施例还提供了一种MRAM，参考图1、图3及图4，该MRAM包括存储阵列50模块、以及上述任意一种MRAM读写电压的校准电路。其中，电源管理模块20用于向存储阵列50模块输出读写电压。通过在MRAM内部集成有发送控制模块10及比较校验模块30，能够将读写电压自修调至预期状态，实现在芯片内部自行检测MRAM读写电压并自动调整Trim值，直至电源管理模块20解析出的读写电压值达到校准读写电压值，能够极大地节省测试时间及成本。且整个过程无需出厂前测试端过多操作，降低了MRAM存储器失效的风险，同时极大的节省了出厂测试时间及成本，提升了量产效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (13)

1.一种MRAM读写电压的校准电路，其特征在于，包括设置在所述MRAM内的发送控制模块、电源管理模块及比较校验模块；其中，
所述发送控制模块依次配置Trim值，并将每次配置好的Trim值传输给所述电源管理模块；
所述电源管理模块对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给所述比较校验模块；
所述比较校验模块比较所述电源管理模块解析的读取电压值与校准读写电压值是否相等，并向所述发送控制模块发送表征比较结果的反馈信号；
所述发送控制模块在接收到表征所述读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与所述校准读写电压值相等的读取电压值对应的Trim值。
2.如权利要求1所述的校准电路，其特征在于，还包括：
设置在所述MRAM中的第一存储模块，用于存放所述发送控制模块每次配置好的Trim值，并将存放在其内的Trim值传输给所述电源管理模块。
3.如权利要求2所述的校准电路，其特征在于，所述第一存储模块为寄存器。
4.如权利要求2所述的校准电路，其特征在于，所述发送控制模块包括：
发送控制模块数据发生器，用于依次配置出Trim值；
发送控制模块地址发生器，用于对所述发送控制模块数据发生器每次配置出的Trim值，在所述第一存储模块中依次配置存储地址；
发送控制模块控制器，用于控制所述发送控制模块数据发生器按照所述发送控制模块地址发生器配置的存储地址，将每次配置的Trim值写入所述第一存储模块。
5.如权利要求2所述的校准电路，其特征在于，还包括：
设置在所述MRAM中且与所述第一存储模块通信连接的第二存储模块，用于存储与所述校准读写电压值相等的读取电压值对应的Trim值；
设置在所述MRAM中且与所述发送控制模块控制器通信连接的第二存储模块控制器，在所述发送控制模块接收到表征所述读取电压值与校准读写电压值相等的反馈信号时，所述发送控制模块控制器使能所述第二存储模块控制器将与所述校准读写电压值相等的读取电压值对应的Trim值写入所述第二存储模块。
6.如权利要求5所述的校准电路，其特征在于，所述第二存储模块为eFuse阵列，所述第二存储模块控制器为eFuse控制器。
7.如权利要求1所述的校准电路，其特征在于，在所述比较校验模块比较所述电源管理模块解析的读取电压值与校准读写电压值不相等时，所述比较校验模块向所述发送控制模块发送低电平的反馈信号；
在所述比较校验模块比较所述电源管理模块解析的读取电压值与校准读写电压值相等时，所述比较校验模块向所述发送控制模块发送高电平的反馈信号。
8.如权利要求1所述的校准电路，其特征在于，还包括：设置于所述MRAM上且与所述比较校验模块连接的引脚，所述引脚用于向所述比较校验模块输入所述校准读写电压值。
9.如权利要求1所述的校准电路，其特征在于，还包括：
设置于所述MRAM内的第三存储模块，所述第三存储模块用于存储所述校准读写电压值；
设置于所述MRAM内且与所述第三存储模块通信连接的数模转换模块，且所述数模转换模块还与所述比较校验模块通信连接，以将所述第三存储模块内存储的校准读写电压值转换并发送给所述比较校验模块。
10.如权利要求9所述的校准电路，其特征在于，所述第三存储模块为寄存器。
11.一种基于权利要求1所述的MRAM读写电压的校准电路的校准方法，其特征在于，包括：
发送控制模块依次配置Trim值，并将每次配置好的Trim值传输给电源管理模块；
所述电源管理模块对接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给比较校验模块；
所述比较校验模块比较所述电源管理模块解析的读取电压值与校准读写电压值是否相等，并向所述发送控制模块发送表征比较结果的反馈信号；
所述发送控制模块在接收到表征所述读取电压值与校准读写电压值相等的反馈信号时，停止配置Trim值，并保存与所述校准读写电压值相等的读取电压值对应的Trim值。
12.如权利要求11所述的校准方法，其特征在于，还包括：
在保存与所述校准读写电压值相等的读取电压值对应的Trim值之后，重启上电；
所述发送控制模块将保存的与所述校准读写电压值相等的读取电压值对应的Trim值发送给所述电源管理模块；
所述电源管理模块将接收到的Trim值解析出读写电压值，并将解析出的读写电压值传输给所述比较校验模块；
所述比较校验模块验证所述电源管理模块解析的读取电压值与校准读写电压值是否相等。
13.一种MRAM，其特征在于，包括：
存储阵列；
如权利要求1～10任一项所述的MRAM读写电压的校准电路，其中，所述电源管理模块用于向所述存储阵列输出读写电压。
CN202011555229.3A 2020-12-24 2020-12-24 一种mram读写电压的校准电路及其校准方法、mram Pending CN114678058A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011555229.3A CN114678058A (zh) 2020-12-24 2020-12-24 一种mram读写电压的校准电路及其校准方法、mram
PCT/CN2021/127878 WO2022134864A1 (zh) 2020-12-24 2021-11-01 一种mram读写电压的校准电路及其校准方法、mram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011555229.3A CN114678058A (zh) 2020-12-24 2020-12-24 一种mram读写电压的校准电路及其校准方法、mram

Publications (1)

Publication Number Publication Date
CN114678058A true CN114678058A (zh) 2022-06-28

Family

ID=82071240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011555229.3A Pending CN114678058A (zh) 2020-12-24 2020-12-24 一种mram读写电压的校准电路及其校准方法、mram

Country Status (2)

Country Link
CN (1) CN114678058A (zh)
WO (1) WO2022134864A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136396A1 (en) * 2006-12-06 2008-06-12 Benjamin Heilmann Voltage Regulator
US9165629B2 (en) * 2013-03-12 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for MRAM sense reference trimming
CN103901336B (zh) * 2014-03-05 2017-01-25 深圳欣锐科技股份有限公司 一种集成电路芯片内部参考电压的校准方法、装置
CN105786661B (zh) * 2014-12-24 2019-09-17 北京兆易创新科技股份有限公司 一种mcu的校准方法和系统
CN111863048A (zh) * 2019-04-25 2020-10-30 长鑫存储技术有限公司 存储器参考电压的确定电路、方法、存储器和电子设备

Also Published As

Publication number Publication date
WO2022134864A1 (zh) 2022-06-30

Similar Documents

Publication Publication Date Title
US6958613B2 (en) Method for calibrating semiconductor devices using a common calibration reference and a calibration circuit
US10075165B2 (en) Calibration circuit and calibration apparatus including the same
US8742780B2 (en) Semiconductor devices including design for test capabilities and semiconductor modules and test systems including such devices
CN111295710B (zh) 用于识别半导体装置的共享外部电阻的存储器装置的设备及方法
EP1890297A1 (en) Test method for semiconductor memory circuit
WO2008131347A1 (en) Jtag controlled self-repair after packaging
US20230195994A1 (en) Chip design verification system, chip design verification method, and computer readable recording media with stored program
US20090295420A1 (en) Semiconductor device and testing method
KR20170007585A (ko) 보조 테스트 장치, 그것을 포함하는 테스트 보드 및 그것의 테스트 방법
US9087610B2 (en) Semiconductor memory device, semiconductor memory module and operation methods thereof
CN114333969A (zh) 具有bisr逻辑电路的存储器控制器、其操作方法及存储系统
JP2010151756A (ja) 電池パック
KR20190086936A (ko) 메모리 장치
US6895538B2 (en) Method for testing a device and a test configuration including a device with a test memory
JP2022542155A (ja) 限られた数の試験ピンを使用するメモリデバイスを試験する方法およびその方法を使用するメモリデバイス
US20120300562A1 (en) Method and circuit for testing a multi-chip package
US10127996B2 (en) Test circuit for memory device and semiconductor integrated device including the test circuit
CN114678058A (zh) 一种mram读写电压的校准电路及其校准方法、mram
KR20170008546A (ko) 난수 발생 회로 및 이를 이용한 반도체 시스템
US20080028104A1 (en) Semiconductor device and operation control method of semiconductor device
US7009417B2 (en) Semiconductor module and methods for functionally testing and configuring a semiconductor module
KR20230027448A (ko) I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
KR100404020B1 (ko) 반도체 모듈을 번-인 테스트하기 위한 회로 장치
CN220252843U (zh) 一种电子保险丝操作逻辑的验证装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination