CN114664785A - 基于Fan-out的Mirco-LED显示屏及其制造工艺 - Google Patents

基于Fan-out的Mirco-LED显示屏及其制造工艺 Download PDF

Info

Publication number
CN114664785A
CN114664785A CN202210251886.1A CN202210251886A CN114664785A CN 114664785 A CN114664785 A CN 114664785A CN 202210251886 A CN202210251886 A CN 202210251886A CN 114664785 A CN114664785 A CN 114664785A
Authority
CN
China
Prior art keywords
substrate
bonding pad
mirco
pad
display screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210251886.1A
Other languages
English (en)
Inventor
郭伟杰
郑曦
陈忠
吕毅军
高玉琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University
Original Assignee
Xiamen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University filed Critical Xiamen University
Priority to CN202210251886.1A priority Critical patent/CN114664785A/zh
Publication of CN114664785A publication Critical patent/CN114664785A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提出了一种基于Fan‑out的Mirco‑LED显示屏及其制造工艺，包括：基板；包含多个LED芯片的LED芯片阵列和包含多个TFT的TFT阵列，分别通过所述基板上下两侧的焊点键合在所述基板的上下两侧；所述基板的上侧和/或下侧布置有至少一根金属走线，所述基板上开设有供所述金属走线上下穿设的过孔，所述金属走线的一端连接所述基板上侧的焊点，且另一端水平地往外侧延伸到超出所述LED芯片阵列的边缘并连接所述基板下侧的焊点，从而实现所述LED芯片阵列和所述TFT阵列之间的电导通。本申请的Mirco‑LED显示屏制造工序简便，且成本较低。

Description

基于Fan-out的Mirco-LED显示屏及其制造工艺
技术领域
本申请涉及半导体器件技术领域，具体涉及一种基于Fan-out的Mirco-LED显示屏及其制造工艺。
背景技术
随着新型半导体材料工艺技术进步，发光二极管作为显示领域的关键元器件已广泛应用于产业制造。Micro-LED显示是其最有前景的方案，具有高亮度、低功耗、高可靠性等优点，可在有限的面积上达到很高的显示密度。然而目前对于小尺寸的Micro-LED驱动，特别是TFT(薄膜体晶体管，Thin Film Transistor)的驱动依然没有很高效精确的布线方案。在半导体封装领域，一方面在Micro-LED芯片衬底上集成电子元器件技术受限于高成本和复杂的工艺，难以适应不同组件的多种灵活性，另一方面，批量生产不同间距的显示面板成本极高。
有鉴于此，设计制造出一种基于Fan-out(扇出型晶圆级封装工艺)的Mirco-LED显示屏及其制造工艺就显得尤为重要。
发明内容
为了解决现有Micro-LED显示屏制造工艺难度大、成本高的问题，本申请提供一种基于Fan-out的Mirco-LED显示屏及其制造工艺。
根据本申请的第一方面，提出了一种基于Fan-out的Mirco-LED显示屏，包括：基板；包含多个LED芯片的LED芯片阵列和包含多个TFT的TFT阵列，分别通过所述基板上下两侧的焊点键合在所述基板的上下两侧；所述基板的上侧和/或下侧布置有至少一根金属走线，所述基板上开设有供所述金属走线上下穿设的过孔，所述金属走线的一端连接所述基板上侧的焊点，且另一端水平地往外侧延伸到超出所述LED芯片阵列的边缘并连接所述基板下侧的焊点，从而实现所述LED芯片阵列和所述TFT阵列之间的电导通。
通过上述技术方案，一方面，将LED芯片阵列、基板和TFT阵列单独加工，制作工序简便，各个元件之间独立焊接、可返修；另一方面，LED芯片阵列和TFT阵列通过金属走线和过孔实现电导通，使用一套TFT阵列便可实现对多种尺寸、间距的LED芯片阵列的驱动，从而无需去改变TFT阵列的尺寸来适配不同尺寸的LED芯片阵列，进而降低生产成本。
优选的，所述LED芯片包括衬底和设置在所述衬底上的功能层，所述功能层上设置有与所述基板电连接的阳极焊盘和共阴极焊盘；所述基板的上侧设置有上侧焊盘和阴极焊盘，所述上侧焊盘与所述阳极焊盘电连接，所述阴极焊盘与所述共阴极焊盘电连接且同时接地；所述基板的下侧设置有与所述TFT电连接的下侧焊盘，且所述金属走线的两端分别连接所述上侧焊盘和所述下侧焊盘；所述TFT包括背板和布置在所述背板上的内层电路，所述背板的表层设置有与所述内层电路电连接的表层焊盘，所述表层焊盘与所述下侧焊盘电连接。
通过上述技术方案，基板上表面线路中的焊盘与LED芯片阵列焊接，基板下表面线路中的焊盘与TFT驱动阵列焊接。
优选的，所述基板上还设置有用于铺设所述金属走线的第一绝缘层。
通过上述技术方案，通过设置第一绝缘层，可以避免基板上的金属走线同其它元件发生短路。
优选的，所述金属走线布置在所述基板的下侧，所述第一绝缘层覆盖所述金属走线，且所述第一绝缘层与所述下侧焊盘的连接处开设有供所述金属走线穿过的连接孔。
通过上述技术方案，将金属走线布置在基板的下侧并通过第一绝缘层进行覆盖，然后在第一绝缘层与下侧焊盘的连接处开孔，金属走线便可通过过孔和连接孔实现基板上下两侧焊盘的电导通。
优选的，所述金属走线布置在所述基板的上侧，所述第一绝缘层分别独立覆盖所述阴极焊盘和所述金属走线，且所述第一绝缘层在所述阴极焊盘与所述共阴极焊盘的连接处开孔设置。
通过上述技术方案，先在阴极焊盘处设置第一绝缘层，同时在第一绝缘层上需要对阴极焊盘与共阴极焊盘进行焊接的位置上开孔，然后将金属走线布置在基板的上侧，并再次利用第一绝缘层覆盖金属走线。这种采用在基板上侧布置金属走线的设计方式，可以避免基板上的金属走线同TFT的内层电路及表层焊盘发生短路。
优选的，所述阴极焊盘与所述基板之间设置有第二绝缘层。
通过上述技术方案，在阴极焊盘下方预先设置一层第二绝缘层，可以避免基板同LED芯片焊接时出现短路、虚焊的问题。
优选的，所述基板上还设置有电路元件区域，配置用于布置电路元件和布线。
通过上述技术方案，可以有效的利用基板未布线的区域去布置电路元件和布线，节约了布线空间，增加了布线面积，进一步提高了散热效率。
优选的，所述功能层由上到下依次包括N型氮化镓层、多量子阱层和P型氮化镓层，所述共阴极焊盘设置在所述N型氮化镓层上，所述阳极焊盘设置在所述P型氮化镓层上。
优选的，所述阳极焊盘与所述上侧焊盘、所述共阴极焊盘与所述阴极焊盘、所述下侧焊盘和所述表层焊盘之间均通过焊球电连接。
根据本申请的第二方面，基于上述的Mirco-LED显示屏，还提出了一种Mirco-LED显示屏的制造工艺，包括以下步骤：
S1、在LED芯片的衬底上依次生长N型氮化镓层、多量子阱层和P型氮化镓层，并在所述N型氮化镓层和所述P型氮化镓层上分别镀上共阴极焊盘和阳极焊盘；
S2、在基板的上侧分别镀上上侧焊盘和阴极焊盘，在所述基板的下侧超出所述LED芯片的位置上镀上下侧焊盘，同时在所述基板上开设过孔，利用金属走线穿过所述过孔将所述上侧焊盘与所述下侧焊盘电连接，并在所述基板上设置覆盖所述金属走线的第一绝缘层；
S3、在TFT的背板上布置内层电路，所述内层电路连接外部驱动信号，并在所述背板的表层对应连接每个所述驱动信号的单元上设置表层焊盘；
S4、通过焊球将所述LED芯片上的所述阳极焊盘和所述共阴极焊盘分别与所述基板的所述上侧焊盘和阴极焊盘对应倒装焊接，通过所述焊球将所述基板上的所述下侧焊盘与所述TFT的表层焊盘正装焊接。
与现有技术相比，本申请的有益成果在于：
(1)LED芯片阵列、基板和TFT阵列单独加工且元件之间独立焊接，制作工序简便，可返修。
(2)LED芯片阵列和TFT阵列通过金属走线和过孔实现电导通，使用一套TFT阵列便可实现对多种尺寸、间距的LED芯片阵列的驱动，从而无需去改变TFT阵列的尺寸来适配不同尺寸的LED芯片阵列，进而降低生产成本。
(3)通过设定电路元件区域，增加了可利用区域，节约布线空间，提高散热效率。
附图说明
包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本申请的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。
图1是根据本申请实施例1的Mirco-LED显示屏的截面示意图；
图2是根据本申请实施例1的基板的俯视示意图；
图3是根据本申请实施例2的Mirco-LED显示屏的截面示意图；
图4是根据本申请实施例3的Mirco-LED显示屏的截面示意图；
图5是根据本申请实施例4的Mirco-LED显示屏的截面示意图；
图6是根据本申请实施例的Mirco-LED显示屏制造工艺的流程图。
图中各编号的含义：100、LED芯片阵列；200、基板；300、TFT阵列；1、衬底；2、N型氮化镓层；3、多量子阱层；4、P型氮化镓层；5、阳极焊盘；6、共阴极焊盘；7、上侧焊盘；8、阴极焊盘；9、过孔；10、金属走线；11、下侧焊盘；12、第一绝缘层；12'、第二绝缘层；13、背板；14、内层电路；15、表层焊盘；16、焊球；17、电路元件区域；18、连接孔。
具体实施方式
在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本申请的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本申请的范围。因此以下详细描述不应当在限制的意义上被采用，并且本申请的范围由所附权利要求来限定。
根据本申请的第一方面，提出了一种基于Fan-out的Mirco-LED显示屏。
图1示出了根据本申请实施例1的Mirco-LED显示屏的截面示意图，如图1所示，Mirco-LED显示屏的结构由上到下依次包括LED芯片阵列100、基板200和TFT阵列300。其中，LED芯片阵列100包含多个LED芯片，键合在基板200的上侧；TFT阵列300包含多个TFT，键合在基板200的下侧；基板200为采用Fan-out工艺的双层PCB板。
具体的，继续参照图1，LED芯片的结构包括衬底1和生长在衬底1下方的功能层，本实施例中，衬底1采用蓝宝石衬底1，在其它实施方式中，衬底1也可以采用其它材料。功能层包括N型氮化镓层2、多量子阱层3和P型氮化镓层4，N型氮化镓层2生长在衬底1下方，多量子阱层3生长在N型氮化镓层2上，P型氮化镓层4生长在多量子阱层3上。P型氮化镓层4和N型氮化镓层2的底部分别溅射增镀有与基板200连接的阳极焊盘5和共阴极焊盘6。
继续参照图1，基板200的上侧对应阳极焊盘5和共阴极焊盘6的位置上分别溅射增镀有上侧焊盘7和阴极焊盘8，阳极焊盘5和上侧焊盘7之间以及共阴极焊盘6和阴极焊盘8之间均通过焊球16进行焊接，且阴极焊盘8同时接地。基板200的下侧溅射增镀有下侧焊盘11，下侧焊盘11与上侧焊盘7和TFT同时电连接。
继续参照图1，TFT包括背板13和布置在背板13上的相关内层电路14，内层电路14包括但不限于晶体管、电阻、电容、稳压管等电路元件。内层电路14与外部的驱动信号连接，并且，在背板13的表层上对应内层电路14连接每个驱动信号的位置上均溅射增镀有表层焊盘15，表层焊盘15与下侧焊盘11同样通过焊球16进行焊接。
本实施例中，基板200上侧的上侧焊盘7的排布及间距与LED芯片阵列100的排布和间距一致，基板200下侧的下侧焊盘11的排布及间距与TFT阵列300中背板13的排布和间距一致，LED芯片阵列100中LED芯片的间距小于TFT阵列300中TFT的间距。在其它实施方式中，可根据应用场景需要调整基板200上下两侧模块或阵列的分布和间距。
本实施例中，阳极焊盘5、共阴极焊盘6、上侧焊盘7、阴极焊盘8、下侧焊盘11和表层焊盘15的材质包括但不限于金、钛、铝、镍、银材料。
本实施例中，TFT的背板13采用透明材料，透明材料包括但不限于玻璃、蓝宝石、碳化硅材料。
进一步的，图2示出了根据本申请实施例1的基板200的俯视示意图，结合参照图1和图2，基板200的中部位置上对应上侧焊盘7的位置上开设有过孔9，基板200的下侧还布置有至少一根金属走线10，金属走线10穿过该过孔9且两端分别电连接至上侧焊盘7和下侧焊盘11，从而实现下侧焊盘11与上侧焊盘7之间的电导通。
本实施例中，金属走线10的布线方式为：金属走线10一端连接上侧焊盘7，且另一端穿设过孔9紧贴基板200的下侧水平地往外侧延伸到超出LED芯片阵列100的边缘并连接下侧焊盘11。
进一步的，继续参照图1，基板200的下侧还设置有覆盖金属走线10的第一绝缘层12，第一绝缘层12与下侧焊盘11的连接处开设有供金属走线10穿过的连接孔18。
本实施例中，第一绝缘层12的材质包括但不限于氧化硅、氧化铝、碳化硅。
通过上述技术方案，一方面，Mirco-LED显示屏的LED芯片阵列100、基板200和TFT阵列300均可以单独进行加工，制作工序简便，且其之间通过不同的焊盘独立焊接，有利于进行返修；另一方面，基板200采用双层PCB的Fan-out设计实现上下两侧重布线，扩大了布线面积，且基板200的双面布线由设置的过孔9和金属走线10相连，使用一套TFT阵列300便可实现对多种尺寸、间距的LED芯片阵列100进行驱动，从而无需去改变TFT阵列300的尺寸来适配不同尺寸的LED芯片阵列100，进而降低生产成本。
需求说明的是，传统的设计中，例如：原本尺寸40μm、间距10μm的LED芯片阵列100，需要适配中心间距50μm的TFT阵列300，这样一来，对于不同尺寸、间距的LED芯片阵列，需要对其设计不同的TFT阵列300，需要不断进行重新设计、重新开版，十分费时费力，更重要的是，TFT阵列300内部结构较复杂，要缩小其尺寸往往成本更高。而本申请可以通过重布线，改变对TFT阵列300的限制，例如可以使原本中心间距20、50、100μm不等的LED芯片阵列100，用间距450μm的TFT阵列300来控制.
本申请实施例的Mirco-LED显示屏制作工序简单，成本也较低，并且在保证显示效率和刷新速度的同时缩小了LED芯片的间距，增强了显示能力。
图3示出了根据本申请实施例2的Mirco-LED显示屏的截面示意图，如图3所示，与实施例1不同之处在于，本实施例中的金属走线10布置在基板200的上侧，第一绝缘层12分别独立覆盖阴极焊盘8和金属走线10，且第一绝缘层12在阴极焊盘8与共阴极焊盘6的连接处开孔设置。
本实施例中，金属走线10的布线方式为：金属走线10一端连接上侧焊盘7，且另一端紧贴基板200的上侧水平地往外侧延伸到超出LED芯片阵列100的边缘并通过穿设过孔9与上侧焊盘7连接。
本实施例中，由于金属走线10布置在基板200的上侧，因此在阴极焊盘8处同样覆盖一层第一绝缘层12，可以避免金属走线10同阴极焊盘8发生短路。
与实施例1相比，本实施例的优点在于将金属走线10布置在基板200的上侧，可以避免基板200上的金属走线10同TFT的内层电路14及表层焊盘15发生短路。
图4示出了根据本申请实施例3的Mirco-LED显示屏的截面示意图，如图4所示，与实施例1不同之处在于，阴极焊盘8与基板200之间设置有第二绝缘层12'。本实施例中，第二绝缘层12'与第一绝缘层12的材质一致。
与实施例1相比，本实施例的优点在于在阴极焊盘8下方预先设置一层第二绝缘层12'，可以避免基板200同上侧的LED芯片焊接时出现短路、虚焊的问题。
图5示出了根据本申请实施例4的Mirco-LED显示屏的截面示意图，如图5所示，与实施例1不同之处在于，基板200的上侧两端在未布线的区域上还设置有电路元件区域17，配置用于各种情况的焊接需求，电路元件区域17可以用于布置Mirco-LED显示屏设计中使用到的电路元件及其所需布线。
与实施例1相比，本实施例的优点在于有效的利用基板200未布线的区域去布置电路元件和布线，节约了布线空间，增加了布线面积，进一步提高了Mirco-LED显示屏的散热效率。
根据本申请的第二方面，基于上述的Mirco-LED显示屏，还提出了一种基于Fan-out的Mirco-LED显示屏的制造工艺。
图6示出了根据本申请实施例的Mirco-LED显示屏制造工艺的流程图，如图6所示，该制造工艺包括以下步骤：
S1、在LED芯片的衬底上依次生长N型氮化镓层、多量子阱层和P型氮化镓层，并在N型氮化镓层和P型氮化镓层上分别镀上共阴极焊盘和阳极焊盘。
在具体的实施例中，LED芯片阵列设置有多个，从而形成了具有显示功能的LED芯片阵列。
S2、在基板的上侧分别镀上上侧焊盘和阴极焊盘，在基板的下侧超出LED芯片的位置上镀上下侧焊盘，同时在基板上开设过孔，利用金属走线穿过过孔将上侧焊盘与下侧焊盘电连接，并在基板上设置覆盖金属走线的第一绝缘层。
在具体的实施例中，基板采用双层PCB的Fan-out设计，将金属走线布置在基板的下侧，再通过第一绝缘层覆盖金属走线。
在优选的实施例中，先在阴极焊盘上覆盖一层第一绝缘层，然后将金属走线布置在基板的上侧，再在金属走线上覆盖一层第一绝缘层。本实施例可以避免基板上的金属走线同基板下侧的模块之间发生短路。
在优选的实施例中，在阴极焊盘和基板上侧之间还设置有一层第二绝缘层。本实施例可以避免基板同上侧的LED芯片焊接时出现短路、虚焊的问题。
在优选的实施例中，基板的上侧两端在未布线的区域上还设置有电路元件区域。本实施例有效的利用基板未布线的区域去布置电路元件和布线，节约了布线空间，增加了布线面积，进一步提高了Mirco-LED显示屏的散热效率。
S3、在TFT的背板上布置内层电路，内层电路连接外部驱动信号，并在背板的表层对应连接每个驱动信号的单元上设置表层焊盘。
在具体的实施例中，TFT同样设置有多个，形成了TFT阵列。
S4、通过焊球将LED芯片上的阳极焊盘和共阴极焊盘分别与基板的上侧焊盘和阴极焊盘对应倒装焊接，通过焊球将基板上的下侧焊盘与TFT的表层焊盘正装焊接。
在具体的实施例中，将LED芯片阵列的阳极焊盘和共阴极焊盘分别与基板上侧的上侧焊盘和阴极焊盘一一对应倒装焊接，将TFT阵列的背板上的表层焊盘与基板下侧的下侧焊盘一一对应正装焊接。
本申请提出了一种基于Fan-out的Mirco-LED显示屏及其制造工艺，Mirco-LED显示屏的LED芯片阵列100、基板200和TFT阵列300均可以单独进行加工，制作工序简便，且其之间通过不同的焊盘独立焊接，有利于进行返修。基板200采用双层PCB的Fan-out设计实现上下两侧重布线，扩大了布线面积，且基板200的双面布线由设置的过孔9和金属走线10相连，使用一套TFT阵列300便可实现对多种尺寸、间距的LED芯片阵列100进行驱动，从而无需去改变TFT阵列300的尺寸来适配不同尺寸的LED芯片阵列100，进而降低生产成本。通过设定电路元件区域17，增加了可利用区域，节约布线空间，提高散热效率。本申请的Mirco-LED显示屏具有制造工艺简单、生产成本较低的优点。
显然，本领域技术人员在不偏离本申请的精神和范围的情况下可以作出对本申请的实施例的各种修改和改变。以该方式，如果这些修改和改变处于本申请的权利要求及其等同形式的范围内，则本申请还旨在涵盖这些修改和改变。词语“包括”不排除未在权利要求中列出的其它元件或步骤的存在。某些措施记载在相互不同的从属权利要求中的简单事实不表明这些措施的组合不能被用于获利。权利要求中的任何附图标记不应当被认为限制范围。

Claims (10)

1.一种基于Fan-out的Mirco-LED显示屏，其特征在于，包括：
基板(200)；
包含多个LED芯片的LED芯片阵列(100)和包含多个TFT的TFT阵列(300)，分别通过所述基板(200)上下两侧的焊点键合在所述基板(200)的上下两侧；
所述基板(200)的上侧和/或下侧布置有至少一根金属走线(10)，所述基板(200)上开设有供所述金属走线(10)上下穿设的过孔(9)，所述金属走线(10)的一端连接所述基板(200)上侧的焊点，且另一端水平地往外侧延伸到超出所述LED芯片阵列(100)的边缘并连接所述基板(200)下侧的焊点，从而实现所述LED芯片阵列(100)和所述TFT阵列(300)之间的电导通。
2.根据权利要求1所述的Mirco-LED显示屏，其特征在于：
所述LED芯片包括衬底(1)和设置在所述衬底(1)上的功能层，所述功能层上设置有与所述基板(200)电连接的阳极焊盘(5)和共阴极焊盘(6)；
所述基板(200)的上侧设置有上侧焊盘(7)和阴极焊盘(8)，所述上侧焊盘(7)与所述阳极焊盘(5)电连接，所述阴极焊盘(8)与所述共阴极焊盘(6)电连接且同时接地；
所述基板(200)的下侧设置有与所述TFT电连接的下侧焊盘(11)，且所述金属走线(10)的两端分别连接所述上侧焊盘(7)和所述下侧焊盘(11)；
所述TFT包括背板(13)和布置在所述背板(13)上的内层电路(14)，所述背板(13)的表层设置有与所述内层电路(14)电连接的表层焊盘(15)，所述表层焊盘(15)与所述下侧焊盘(11)电连接。
3.根据权利要求2所述的基于Mirco-LED显示屏，其特征在于，所述基板(200)上还设置有用于铺设所述金属走线(10)的第一绝缘层(12)。
4.根据权利要求3所述的Mirco-LED显示屏，其特征在于，所述金属走线(10)布置在所述基板(200)的下侧，所述第一绝缘层(12)覆盖所述金属走线(10)，且所述第一绝缘层(12)与所述下侧焊盘(11)的连接处开设有供所述金属走线(10)穿过的连接孔(18)。
5.根据权利要求3所述的Mirco-LED显示屏，其特征在于，所述金属走线(10)布置在所述基板(200)的上侧，所述第一绝缘层(12)分别独立覆盖所述阴极焊盘(8)和所述金属走线(10)，且所述第一绝缘层(12)在所述阴极焊盘(8)与所述共阴极焊盘(6)的连接处开孔设置。
6.根据权利要求2所述的Mirco-LED显示屏，其特征在于，所述阴极焊盘(8)与所述基板(200)之间设置有第二绝缘层(12')。
7.根据权利要求1所述的Mirco-LED显示屏，其特征在于，所述基板(200)上还设置有电路元件区域(17)，配置用于布置电路元件和布线。
8.根据权利要求2所述的Mirco-LED显示屏，其特征在于，所述功能层由上到下依次包括N型氮化镓层(2)、多量子阱层(3)和P型氮化镓层(4)，所述共阴极焊盘(6)设置在所述N型氮化镓层(2)上，所述阳极焊盘(5)设置在所述P型氮化镓层(4)上。
9.根据权利要求2所述的Mirco-LED显示屏，其特征在于，所述阳极焊盘(5)与所述上侧焊盘(7)、所述共阴极焊盘(6)与所述阴极焊盘(8)、所述下侧焊盘(11)和所述表层焊盘(15)之间均通过焊球(16)电连接。
10.一种根据权利要求1-9中任意一项所述的Mirco-LED显示屏的制造工艺，其特征在于，包括以下步骤：
S1、在LED芯片的衬底上依次生长N型氮化镓层、多量子阱层和P型氮化镓层，并在所述N型氮化镓层和所述P型氮化镓层上分别镀上共阴极焊盘和阳极焊盘；
S2、在基板的上侧分别镀上上侧焊盘和阴极焊盘，在所述基板的下侧超出所述LED芯片的位置上镀上下侧焊盘，同时在所述基板上开设过孔，利用金属走线穿过所述过孔将所述上侧焊盘与所述下侧焊盘电连接，并在所述基板上设置覆盖所述金属走线的第一绝缘层；
S3、在TFT的背板上布置内层电路，所述内层电路连接外部驱动信号，并在所述背板的表层对应连接每个所述驱动信号的单元上设置表层焊盘；
S4、通过焊球将所述LED芯片上的所述阳极焊盘和所述共阴极焊盘分别与所述基板的所述上侧焊盘和阴极焊盘对应倒装焊接，通过所述焊球将所述基板上的所述下侧焊盘与所述TFT的表层焊盘正装焊接。
CN202210251886.1A 2022-03-15 2022-03-15 基于Fan-out的Mirco-LED显示屏及其制造工艺 Pending CN114664785A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210251886.1A CN114664785A (zh) 2022-03-15 2022-03-15 基于Fan-out的Mirco-LED显示屏及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210251886.1A CN114664785A (zh) 2022-03-15 2022-03-15 基于Fan-out的Mirco-LED显示屏及其制造工艺

Publications (1)

Publication Number Publication Date
CN114664785A true CN114664785A (zh) 2022-06-24

Family

ID=82029463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210251886.1A Pending CN114664785A (zh) 2022-03-15 2022-03-15 基于Fan-out的Mirco-LED显示屏及其制造工艺

Country Status (1)

Country Link
CN (1) CN114664785A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661948A (zh) * 2008-08-26 2010-03-03 乐金显示有限公司 有机发光二极管显示器及其制造方法
US20130119420A1 (en) * 2011-11-15 2013-05-16 Byungyeon Choi Light emitting device
CN206497891U (zh) * 2016-11-25 2017-09-15 杭州美卡乐光电有限公司 Led模组和led封装组件
CN113782561A (zh) * 2021-09-18 2021-12-10 厦门大学 一种高亮度高可靠性的Micro-LED显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661948A (zh) * 2008-08-26 2010-03-03 乐金显示有限公司 有机发光二极管显示器及其制造方法
US20130119420A1 (en) * 2011-11-15 2013-05-16 Byungyeon Choi Light emitting device
CN206497891U (zh) * 2016-11-25 2017-09-15 杭州美卡乐光电有限公司 Led模组和led封装组件
CN113782561A (zh) * 2021-09-18 2021-12-10 厦门大学 一种高亮度高可靠性的Micro-LED显示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张海兵;吕毅军;陈焕庭;李开航;高玉琳;陈忠;陈国龙;: "利用结构函数分析功率型LED的热特性", 光电子.激光, no. 04, 15 April 2009 (2009-04-15) *
杨宇铭;李燕;郑怀文;于飞;杨华;伊晓燕;王军喜;李晋闽;: "用于AlGaN基DUV LED封装的高反射镀铝DPC陶瓷基板", 液晶与显示, no. 10, 24 September 2020 (2020-09-24) *
陈焕庭;吕毅军;高玉琳;陈忠;庄榕榕;周小方;周海光;: "功率型GaN基发光二极管芯片表面温度及亮度分布的物理特性研究", 物理学报, no. 16, 23 August 2012 (2012-08-23) *

Similar Documents

Publication Publication Date Title
CN110211987B (zh) 发光二极管面板
US7554126B2 (en) Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device
EP3503182A1 (en) Electronic package unit and manufacturing method thereof
US11127341B2 (en) Light emitting module and display device
CN110233200B (zh) 一种Micro LED的三维集成结构和制作方法
US11637228B2 (en) Light emitting device and electrode substrate
CN209880656U (zh) 一种led阵列封装结构
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
US8339561B2 (en) Wiring substrate, tape package having the same, and display device having the same
CN109216525B (zh) 发光模块及显示装置
JP7477647B2 (ja) 積層構造体、表示スクリーン、および表示装置
US20210265546A1 (en) Electronic device and manufacturing method thereof
US20220199597A1 (en) Display device
US20220199592A1 (en) Light-emitting diode packaging module
US20220199590A1 (en) Light-emitting diode packaging module
US20090065934A1 (en) Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package
KR100644028B1 (ko) 반도체 칩 및 반도체 칩 패키지
CN113270046B (zh) 电子装置
CN114664785A (zh) 基于Fan-out的Mirco-LED显示屏及其制造工艺
US20220238771A1 (en) Array substrate and display device
US20240027834A1 (en) Backlight source and display device
CN113380777B (zh) 异质集成透明MicroLED显示装置及其制作方法
TW202205659A (zh) 具驅動ic的像素單元、包含該像素單元的發光裝置及其製法
CN111599911A (zh) 一种led发光单元及显示面板
US20230369555A1 (en) Electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination