CN114664752A - 一种集成电路的封装结构及封装方法 - Google Patents

一种集成电路的封装结构及封装方法 Download PDF

Info

Publication number
CN114664752A
CN114664752A CN202011531501.4A CN202011531501A CN114664752A CN 114664752 A CN114664752 A CN 114664752A CN 202011531501 A CN202011531501 A CN 202011531501A CN 114664752 A CN114664752 A CN 114664752A
Authority
CN
China
Prior art keywords
packaging
integrated circuit
semiconductor chip
carrier
circuit semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011531501.4A
Other languages
English (en)
Inventor
李瑶瑶
周飘飘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xuzhou Zhifanglian Electronic Technology Co ltd
Original Assignee
Xuzhou Zhifanglian Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xuzhou Zhifanglian Electronic Technology Co ltd filed Critical Xuzhou Zhifanglian Electronic Technology Co ltd
Priority to CN202011531501.4A priority Critical patent/CN114664752A/zh
Publication of CN114664752A publication Critical patent/CN114664752A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种集成电路的封装结构，包括集成电路半导体芯片、封装载体、第一封装层和第二封装层，所述集成电路半导体芯片的底部粘接分布有EVA垫块，所述EVA垫块粘接于封装载体的顶部内侧端，所述集成电路半导体芯片的拐角端连接有定位螺栓，所述定位螺栓的底部粘接有橡胶垫片，所述封装载体的顶部设有第一封装层，所述第一封装层的顶部设有第二封装层。本发明一种集成电路的封装结构，提高了安装的紧固度，缓冲减震，避免损伤芯片，绝缘性能高，防静电，成本低，结构简单，便于进一步的紧固安装集成电路半导体芯片，稳定性能高，通过在封装载体的顶部设置的第一封装层和第二封装层，便于直接稳定封装，强度高，易于实现。

Description

一种集成电路的封装结构及封装方法
技术领域
本发明涉及集成电路的封装技术领域，尤其是一种集成电路的封装结构及封装方法。
背景技术
集成电路封装在电子学金字塔中的位置既是金字塔的尖顶又是金字塔的基座。说它同时处在这两种位置都有很充分的根据。从电子元器件(如晶体管)的密度这个角度上来说，IC代表了电子学的尖端。但是IC又是一个起始点，是一种基本结构单元，是组成我们生活中大多数电子系统的基础。同样，IC不仅仅是单块芯片或者基本电子结构，IC的种类千差万别(模拟电路、数字电路、射频电路、传感器等)，因而对于封装的需求和要求也各不相同。本文对IC封装技术做了全面的回顾，以粗线条的方式介绍了制造这些不可缺少的封装结构时用到的各种材料和工艺。随着电子信息技术的日益发展，集成电路朝着高性能的方向发展。集成电路封装结构也成为衡量集成电路质量的标准之一。目前集成电路封装结构通常是在半导体芯片上覆盖一层封装层，用以保护半导体芯片。
现有的集成电路的封装结构难以将芯片固定安装，稳定性能不足，可能会导致芯片损伤，绝缘性能不足，可能会导致产生静电，成本高，结构复杂，封装强度不足。
因此，在这里我们提出一种集成电路的封装结构及封装方法。
发明内容
本发明针对背景技术中的不足，提供了一种集成电路的封装结构及封装方法。
本发明为解决上述现象，采用以下的技术方案，一种集成电路的封装结构，包括集成电路半导体芯片、封装载体、第一封装层和第二封装层，所述集成电路半导体芯片的底部粘接分布有EVA垫块，所述EVA垫块粘接于封装载体的顶部内侧端，所述集成电路半导体芯片的拐角端连接有定位螺栓，所述定位螺栓的底部粘接有橡胶垫片，所述封装载体的顶部设有第一封装层，所述第一封装层的顶部设有第二封装层。
作为本发明的进一步优选方式，所述定位螺栓的顶部固定焊接有螺帽，所述螺帽为外六角结构。
作为本发明的进一步优选方式，所述集成电路半导体芯片的外端拐角处均开设有螺纹孔，所述定位螺栓贯穿螺纹孔连接。
作为本发明的进一步优选方式，制作步骤包括如下：
S1，粘接固定：将EVA垫块的顶部和底部粘接双面胶，并且粘接固定于集成电路半导体芯片的底部，再将集成电路半导体芯片和EVA垫块粘接固定于封装载体的顶部内侧端；
S2，紧固芯片：采用定位螺栓和底部粘接的橡胶垫片将集成电路半导体芯片紧固固定于封装载体顶部外端，封装载体支撑固定整个集成电路半导体芯片；
S3，封装固化：将第一封装层和第二封装层依次固定安装于封装载体的顶部外端，加热固化，时间控制在1-15min，得到封装结构；
S4，冷却成型：采用冷却风机进行冷却，在封装载体上形成的封装层覆盖集成电路半导体芯片，实现对集成电路半导体芯片的保护。
作为本发明的进一步优选方式，步骤S4中，所述冷风机的内部后端电性连接有无刷电机，且所述无刷电机的内侧端连接有转轴杆，所述转轴杆的内侧外端经过卡扣连接分布有风叶板，所述风叶板的外部镀有聚四氟乙烯涂层，所述冷风机的内外侧均通过螺纹连接有PP棉滤芯板。
本发明一种集成电路的封装结构，通过在集成电路半导体芯片的底部粘接多个EVA垫块于封装载体内侧顶部，提高了安装的紧固度，缓冲减震，避免损伤芯片，绝缘性能高，防静电，成本低，结构简单，并且通过在集成电路半导体芯片的拐角端连接的定位螺栓和橡胶垫片，便于进一步的紧固安装集成电路半导体芯片，稳定性能高，通过在封装载体的顶部设置的第一封装层和第二封装层，便于直接稳定封装，强度高，易于实现。
附图说明
图1为本发明一种集成电路的封装结构及封装方法的整体示意图；
图2为本发明一种集成电路的封装结构及封装方法的定位装置结构示意图；
图3为本发明一种集成电路的封装结构及封装方法的步骤框架示意图。
具体实施方式
下面将结合本发明实施例中，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种技术方案：一种集成电路的封装结构，包括集成电路半导体芯片1、封装载体2、第一封装层3和第二封装层4，所述集成电路半导体芯片1的底部粘接分布有EVA垫块5，所述EVA垫块5粘接于封装载体2的顶部内侧端，所述集成电路半导体芯片1的拐角端连接有定位螺栓6，所述定位螺栓6的底部粘接有橡胶垫片7，所述封装载体2的顶部设有第一封装层3，所述第一封装层3的顶部设有第二封装层4。
所述定位螺栓6的顶部固定焊接有螺帽8，所述螺帽8为外六角结构。
所述集成电路半导体芯片1的外端拐角处均开设有螺纹孔，所述定位螺栓6贯穿螺纹孔连接。
制作步骤包括如下：
S1，粘接固定：将EVA垫块5的顶部和底部粘接双面胶，并且粘接固定于集成电路半导体芯片1的底部，再将集成电路半导体芯片1和EVA垫块5粘接固定于封装载体2的顶部内侧端；
S2，紧固芯片：采用定位螺栓6和底部粘接的橡胶垫片7将集成电路半导体芯片1紧固固定于封装载体2顶部外端，封装载体2支撑固定整个集成电路半导体芯片1；
S3，封装固化：将第一封装层3和第二封装层4依次固定安装于封装载体2的顶部外端，加热固化，时间控制在1-15min，得到封装结构；
S4，冷却成型：采用冷却风机进行冷却，在封装载体2上形成的封装层覆盖集成电路半导体芯片1，实现对集成电路半导体芯片1的保护。
步骤S4中，所述冷风机的内部后端电性连接有无刷电机，且所述无刷电机的内侧端连接有转轴杆，所述转轴杆的内侧外端经过卡扣连接分布有风叶板，所述风叶板的外部镀有聚四氟乙烯涂层，所述冷风机的内外侧均通过螺纹连接有PP棉滤芯板。
实例1
本发明提供一种技术方案：制作步骤包括如下：
S1，粘接固定：将EVA垫块5的顶部和底部粘接双面胶，并且粘接固定于集成电路半导体芯片1的底部，再将集成电路半导体芯片1和EVA垫块5粘接固定于封装载体2的顶部内侧端；
S2，紧固芯片：采用定位螺栓6和底部粘接的橡胶垫片7将集成电路半导体芯片1紧固固定于封装载体2顶部外端，封装载体2支撑固定整个集成电路半导体芯片1；
S3，封装固化：将第一封装层3和第二封装层4依次固定安装于封装载体2的顶部外端，加热固化，时间控制在1min，得到封装结构；
S4，冷却成型：采用冷却风机进行冷却，在封装载体2上形成的封装层覆盖集成电路半导体芯片1，实现对集成电路半导体芯片1的保护。
步骤S4中，所述冷风机的内部后端电性连接有无刷电机，且所述无刷电机的内侧端连接有转轴杆，所述转轴杆的内侧外端经过卡扣连接分布有风叶板，所述风叶板的外部镀有聚四氟乙烯涂层，所述冷风机的内外侧均通过螺纹连接有PP棉滤芯板。
实例2
本发明提供一种技术方案：制作步骤包括如下：
S1，粘接固定：将EVA垫块5的顶部和底部粘接双面胶，并且粘接固定于集成电路半导体芯片1的底部，再将集成电路半导体芯片1和EVA垫块5粘接固定于封装载体2的顶部内侧端；
S2，紧固芯片：采用定位螺栓6和底部粘接的橡胶垫片7将集成电路半导体芯片1紧固固定于封装载体2顶部外端，封装载体2支撑固定整个集成电路半导体芯片1；
S3，封装固化：将第一封装层3和第二封装层4依次固定安装于封装载体2的顶部外端，加热固化，时间控制在15min，得到封装结构；
S4，冷却成型：采用冷却风机进行冷却，在封装载体2上形成的封装层覆盖集成电路半导体芯片1，实现对集成电路半导体芯片1的保护。
步骤S4中，所述冷风机的内部后端电性连接有无刷电机，且所述无刷电机的内侧端连接有转轴杆，所述转轴杆的内侧外端经过卡扣连接分布有风叶板，所述风叶板的外部镀有聚四氟乙烯涂层，所述冷风机的内外侧均通过螺纹连接有PP棉滤芯板。
通过第一封装层3和第二封装层4固定安装于封装载体2的顶部外端加热固化的时间控制在1min或者15min，固化时间长，使得封装效果好，速度快。
综上，本发明一种集成电路的封装结构，通过在集成电路半导体芯片的底部粘接多个EVA垫块于封装载体内侧顶部，提高了安装的紧固度，缓冲减震，避免损伤芯片，绝缘性能高，防静电，成本低，结构简单，并且通过在集成电路半导体芯片的拐角端连接的定位螺栓和橡胶垫片，便于进一步的紧固安装集成电路半导体芯片，稳定性能高，通过在封装载体的顶部设置的第一封装层和第二封装层，便于直接稳定封装，强度高，易于实现。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点,对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (5)

1.一种集成电路的封装结构，其特征在于，包括集成电路半导体芯片(1)、封装载体(2)、第一封装层(3)和第二封装层(4)，所述集成电路半导体芯片(1)的底部粘接分布有EVA垫块(5)，所述EVA垫块(5)粘接于封装载体(2)的顶部内侧端，所述集成电路半导体芯片(1)的拐角端连接有定位螺栓(6)，所述定位螺栓(6)的底部粘接有橡胶垫片(7)，所述封装载体(2)的顶部设有第一封装层(3)，所述第一封装层(3)的顶部设有第二封装层(4)。
2.根据权利要求1所述的一种集成电路的封装结构，其特征在于，所述定位螺栓(6)的顶部固定焊接有螺帽(8)，所述螺帽(8)为外六角结构。
3.根据权利要求1所述的一种集成电路的封装结构，其特征在于，所述集成电路半导体芯片(1)的外端拐角处均开设有螺纹孔，所述定位螺栓(6)贯穿螺纹孔连接。
4.根据权利要求1-3任一所述的一种集成电路的封装方法，其特征在于，制作步骤包括如下：
S1，粘接固定：将EVA垫块(5)的顶部和底部粘接双面胶，并且粘接固定于集成电路半导体芯片(1)的底部，再将集成电路半导体芯片(1)和EVA垫块(5)粘接固定于封装载体(2)的顶部内侧端；
S2，紧固芯片：采用定位螺栓(6)和底部粘接的橡胶垫片(7)将集成电路半导体芯片(1)紧固固定于封装载体(2)顶部外端，封装载体(2)支撑固定整个集成电路半导体芯片(1)；
S3，封装固化：将第一封装层(3)和第二封装层(4)依次固定安装于封装载体(2)的顶部外端，加热固化，时间控制在1-15min，得到封装结构；
S4，冷却成型：采用冷却风机进行冷却，在封装载体(2)上形成的封装层覆盖集成电路半导体芯片(1)，实现对集成电路半导体芯片(1)的保护。
5.根据权利要求4所述的一种集成电路的封装方法，其特征在于，步骤S4中，所述冷风机的内部后端电性连接有无刷电机，且所述无刷电机的内侧端连接有转轴杆，所述转轴杆的内侧外端经过卡扣连接分布有风叶板，所述风叶板的外部镀有聚四氟乙烯涂层，所述冷风机的内外侧均通过螺纹连接有PP棉滤芯板。
CN202011531501.4A 2020-12-22 2020-12-22 一种集成电路的封装结构及封装方法 Withdrawn CN114664752A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011531501.4A CN114664752A (zh) 2020-12-22 2020-12-22 一种集成电路的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011531501.4A CN114664752A (zh) 2020-12-22 2020-12-22 一种集成电路的封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN114664752A true CN114664752A (zh) 2022-06-24

Family

ID=82025581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011531501.4A Withdrawn CN114664752A (zh) 2020-12-22 2020-12-22 一种集成电路的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN114664752A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153819A (zh) * 2023-02-28 2023-05-23 深圳市金誉半导体股份有限公司 一种半导体芯片封装装置及封装工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116153819A (zh) * 2023-02-28 2023-05-23 深圳市金誉半导体股份有限公司 一种半导体芯片封装装置及封装工艺
CN116153819B (zh) * 2023-02-28 2024-04-09 深圳市金誉半导体股份有限公司 一种半导体芯片封装装置及封装工艺

Similar Documents

Publication Publication Date Title
US20030101583A1 (en) Method for assembling die package
KR100320983B1 (ko) 칩조립체및직접적인개방열전도성경로의제공방법
JP4585828B2 (ja) 制御装置およびその製造方法
JPH0846098A (ja) 直接的熱伝導路を形成する装置および方法
US5339216A (en) Device and method for reducing thermal cycling in a semiconductor package
JPH0870015A (ja) 単一の封止材を有するチップ・キャリアおよび形成方法
JP2006190726A (ja) 電子制御装置及びその製造方法
US20050040530A1 (en) Near hermetic power chip on board device and manufacturing method therefor
EP2835823B1 (en) Power converter
CN114664752A (zh) 一种集成电路的封装结构及封装方法
US7998797B2 (en) Semiconductor device
US7360586B2 (en) Wrap around heat sink apparatus and method
JP3856799B2 (ja) 電力変換装置
US20020079571A1 (en) Microelectronic circuit package
CN101180715A (zh) 半导体用粘合膜
RU2091906C1 (ru) Многокристальный модуль
JP2000188309A (ja) スティフナ及びスティフナ付きｔａｂテープ
CN214411190U (zh) 一种具有气密性的芯片封装结构
JP3049466B2 (ja) 半導体装置用リ−ドフレ−ム
US8258615B2 (en) Semiconductor device and fabricating method thereof
JP2823189B2 (ja) 半導体装置
JPH11233671A (ja) 半導体装置
CN116093056A (zh) 三维封装结构和方法
JPS6013116Y2 (ja) 磁気バブルメモリパツケ−ジ
JPH06188281A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220624

WW01 Invention patent application withdrawn after publication