CN114664346A - 一种反熔丝存储阵列电路及其操作方法以及存储器 - Google Patents
一种反熔丝存储阵列电路及其操作方法以及存储器 Download PDFInfo
- Publication number
- CN114664346A CN114664346A CN202210255882.0A CN202210255882A CN114664346A CN 114664346 A CN114664346 A CN 114664346A CN 202210255882 A CN202210255882 A CN 202210255882A CN 114664346 A CN114664346 A CN 114664346A
- Authority
- CN
- China
- Prior art keywords
- transistor
- antifuse memory
- memory array
- pole
- antifuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/4067—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the bipolar type
Abstract
本公开实施例公开了一种反熔丝存储阵列电路及其操作方法以及存储器，其中，所述反熔丝存储阵列电路，包括：至少一个反熔丝存储阵列，所述反熔丝存储阵列包括多个反熔丝存储单元；编程控制模块，连接所述至少一个反熔丝存储阵列，用于在对所述反熔丝存储单元进行编程时提供固定的编程电流。
Description
技术领域
本公开涉及集成电路技术领域，尤其涉及一种反熔丝存储阵列电路及其操作方法以及存储器。
背景技术
基于反熔丝(Anti-fuse)技术的一次可编程器件被广泛应用于各类芯片中，例如DRAM芯片中利用反熔丝可编程存储器可以存储具有缺陷的存储单元地址信息，进而实现冗余替换(包括行替换和列替换)；也可以通过对反熔丝可编程存储器进行编程，进而实现对芯片内部各种参数(例如电压、电流、频率…)的精确修调。在芯片上电启动时，反熔丝可编程存储器中存储的信息会通过内置的传输电路进行发送并锁存在需要用到的地方。
但是，目前的反熔丝可编程存储器在读取数据时，需要响应速度较快的灵敏放大器，功耗消耗大。
发明内容
有鉴于此，本公开实施例提供一种反熔丝存储阵列电路及其操作方法以及存储器。
根据本公开实施例的第一方面，提供了一种反熔丝存储阵列电路，包括：
至少一个反熔丝存储阵列，所述反熔丝存储阵列包括多个反熔丝存储单元；
编程控制模块，连接所述至少一个反熔丝存储阵列，用于在对所述反熔丝存储单元进行编程时提供固定的编程电流。
在一些实施例中，还包括：
所述反熔丝存储阵列包括多条沿第一方向延伸且沿第二方向排布的位线，每条所述位线上连接有多个所述反熔丝存储单元，且同一所述反熔丝存储阵列中的每条所述位线分别通过不同的第一开关连接至第一节点，所述第一开关的控制端接收列地址信号，所述编程控制模块连接所述第一节点，用于在对所述反熔丝单元进行编程时向所述第一节点提供所述编程电流。
在一些实施例中，所述编程电流的范围为0.2mA-1mA。
在一些实施例中，所述编程控制模块包括第一电流镜电路和至少一个第一晶体管；所述第一晶体管的第一极连接一个所述反熔丝存储阵列的第一节点，所述第一晶体管的第二极连接所述第一电流镜电路的输出端，所述第一晶体管的控制端接收编程控制信号。
在一些实施例中，还包括：
逻辑读取模块，连接所述第一节点，用于在对所述反熔丝存储单元进行读取时提供固定的读取电流；
读出模块，连接所述第一节点，用于读出所述反熔丝存储单元存储的数据。
在一些实施例中，所述读取电流的范围为1μA-20μA。
在一些实施例中，所述逻辑读取模块包括第二电流镜电路和第二晶体管；所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接所述第二电流镜电路的输出端，所述第二晶体管的控制端接收逻辑读取信号。
在一些实施例中，所述读出模块包括放大器，所述放大器的第一输入端连接所述第一节点，所述放大器的第二输入端连接标准电压；其中，所述第一节点的电压值和标准电压的比较结果为所述反熔丝存储单元存储的数据。
在一些实施例中，还包括：
电阻读取模块，连接所述第一节点，用于在电阻读取模式下读取所述反熔丝存储单元的电阻值。
在一些实施例中，所述电阻读取模块包括第三晶体管，所述第三晶体管的第一极连接所述第一节点，所述第三晶体管的第二极接地，所述第三晶体管的控制端接收电阻读取信号。
在一些实施例中，每条所述位线连接有预充电单元，用于对所述位线上未编程的反熔丝存储单元进行预充电保护。
在一些实施例中，所述预充电单元包括第二开关，所述第二开关的第一极连接所述位线，所述第二开关的第二极接收预充电电压，所述第二开关的控制端接收所述列地址信号。
在一些实施例中，所述第一开关包括N型晶体管，所述第二开关包括P型晶体管。
在一些实施例中，所述反熔丝存储单元包括第一反熔丝存储晶体管、第四晶体管、第五晶体管和第二反熔丝存储晶体管；
所述第四晶体管和第五晶体管分别通过相邻两根字线控制；
所述第一反熔丝存储晶体管和第二反熔丝存储晶体管分别通过两根编程导线控制；
所述第一反熔丝存储晶体管的第一极连接所述第四晶体管的第一极；
所述第二反熔丝存储晶体管的第一极连接所述第五晶体管的第一极；
所述第四晶体管的第二极连接所述第五晶体管的第二极，且所述第四晶体管的第二极和所述第五晶体管的第二极连接所述位线。
根据本公开实施例的第二方面，提供了一种存储器，包括如上述实施例中任一项所述的反熔丝存储阵列电路。
根据本公开实施例的第三方面，提供一种反熔丝存储阵列电路的操作方法，包括：
对所述反熔丝存储阵列进行编程；
控制编程控制模块向所述反熔丝存储阵列提供固定的编程电流。
在一些实施例中，所述方法还包括：
对所述反熔丝存储阵列进行读取；
控制逻辑读取模块向所述反熔丝存储阵列提供固定的读取电流。
本公开实施例中，通过编程控制模块为反熔丝存储单元提供编程电流，编程控制模块可以对编程电流进行限流控制，使得编程后的反熔丝存储单元的电阻分布更集中，如此，有利于后续读出模块对反熔丝存储单元存储的数据的读取，对读出模块，也即放大器的响应速度要求降低，可以节省电流，降低功耗。
附图说明
为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一些实施例中提供的反熔丝存储阵列电路的电路图；
图2为本公开实施例提供的反熔丝存储阵列电路的结构示意图；
图3为本公开实施例提供的反熔丝存储阵列的电路图；
图4为本公开实施例提供的反熔丝存储阵列电路的电路图；
图5为本公开另一实施例提供的反熔丝存储阵列电路的电路图；
图6为本公开实施例提供的反熔丝存储阵列电路的操作方法的流程示意图。
附图标记说明：
10-反熔丝存储阵列；101-反熔丝存储单元；101-1-第一反熔丝存储晶体管；101-2-第四晶体管；101-3-第五晶体管；101-4-第二反熔丝存储晶体管；102-第一开关；103-第二开关；
20-编程控制模块；201-第一电流镜电路；202-第一晶体管；
30-逻辑读取模块；301-第二电流镜电路；302-第二晶体管；
40-读出模块；401-放大器；
50-电阻读取模块；501-第三晶体管。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。
在一些实施例中，如图1所示，反熔丝存储阵列中的行地址(XADD_n)与编程线(PGM_n)同相位；在编程模式下，目标单元的行地址被选中置高电位，目标位线(BLn)被置低电位；PGM_n置高电压从而在目标熔丝单元的栅极与漏极之间建立强电场，从而将栅氧化层击穿形成阻值较小的电阻。
如图1所示，在对反熔丝存储阵列中的熔丝单元进行状态读取时，通常采用预充电-放电(Precharge-discharge)的方式，对数据的锁存时间以及灵敏放大器(senseamplifier)的响应速度要求较高，需要响应速度较快的灵敏放大器才能准确读取熔丝存储的数据。
基于此，本公开实施例提供了一种反熔丝存储阵列电路，图2为本公开实施例提供的反熔丝存储阵列电路的结构示意图；图3为本公开实施例提供的反熔丝存储阵列的电路图；图4为本公开实施例提供的反熔丝存储阵列电路的电路图。
参见图2至图4，所述反熔丝存储阵列电路，包括：至少一个反熔丝存储阵列10，所述反熔丝存储阵列10包括多个反熔丝存储单元101；编程控制模块20，连接所述至少一个反熔丝存储阵列10，用于在对所述反熔丝存储单元101进行编程时提供固定的编程电流IPGM。
本公开实施例中，通过编程控制模块为反熔丝存储单元提供编程电流，编程控制模块可以对编程电流进行限流控制，使得编程后的反熔丝存储单元的电阻分布更集中，如此，有利于后续读出模块对反熔丝存储单元存储的数据的读取，对读出模块，也即放大器的响应速度要求降低，可以节省电流，降低功耗。
参见图3和图4，所述反熔丝存储阵列10包括多条沿第一方向延伸且沿第二方向排布的位线BLn(n为对应位线的序号)，每条所述位线上连接有多个所述反熔丝存储单元101，且位于同一反熔丝阵列10中的每条所述位线分别通过不同的第一开关102连接至第一节点N1，不同的反熔丝阵列10中的位线连接至不同的第一节点，所述第一开关102的控制端接收列地址信号Yn(Yn为对应不同位线上的第一开关的控制端接收到的列地址信号)，所述编程控制模块20连接所述第一节点N1，用于在对所述反熔丝单元101进行编程时向所述第一节点N1提供所述编程电流IPGM。
所述第一开关102包括N型晶体管。
在一实施例中，所述编程电流IPGM的范围为0.2mA-1mA。更具体的，所述编程电流IPGM可以为0.6mA。
编程电流IPGM在此范围内，反熔丝存储单元的编程效果最好，否则，若编程电流小于0.2mA，则可能会导致对反熔丝存储单元的编程不彻底，若编程电流大于1mA，又会导致过热，从而对邻近的其他需要编程的反熔丝单元产生破坏。
如图4所示，所述编程控制模块20包括第一电流镜电路201和至少一个第一晶体管202；所述第一晶体管202的第一极连接一个所述反熔丝存储阵列10的第一节点N1，所述第一晶体管202的第二极连接所述第一电流镜电路201的输出端，所述第一晶体管202的控制端接收编程控制信号V1。
所述第一晶体管202为N型晶体管。
在实际操作中，所述第一晶体管202的控制端接收到的编程控制信号V1置高电平，使所述编程控制模块20的通路打开，对要进行编程的反熔丝存储单元的控制端施加高电压，所述第一电流镜电路201对所述反熔丝存储单元提供编程电流IPGM，以实现对反熔丝存储单元的编程操作。
编程控制模块中的第一电流镜电路能够对编程电流进行限流控制，使得编程后的反熔丝的电阻分布更加集中，如此，可以提高读取反熔丝存储单元存储的数据的准确性。
在一些实施例中，所述编程电流IPGM的典型值可以通过测试模式(test mode)信号(图中未示出)控制。
具体地，对反熔丝存储单元的编程是在芯片测试模式下进行，通过测试模式可以控制编程电流的大小，这样可以实现对编程电流的灵活控制，最终选取最合适的电流进行编程，然后在最终编程的时候，对应测试模式下，合适的电流所对应的信号来控制编程电流的大小。
所述第一电流镜电路201包括一组N型晶体管，所述第一电流镜电路201的输入端连接编程电流IPGM。
在一些实施例中，如图4所示，一个反熔丝存储阵列10与一个编程控制模块20连接。
在其他一些实施例中，如图5所示，多个所述反熔丝存储阵列10连接至一个编程控制模块20；其中，所述编程控制模块20包括一个第一电流镜电路201和至少一个第一晶体管202，每个反熔丝存储阵列10分别通过一个第一晶体管202与所述第一电流镜电路201连接。
由于反熔丝存储单元熔断时所需电流较大，因此作为限流电路的第一电流镜电路的尺寸较大，当反熔丝存储阵列的数目较多时，可以将第一电流镜电路共享；如图5所示，每个反熔丝存储阵列10分别通过一个第一晶体管202进行区分，但是共享同一个第一电流镜电路，节省芯片面积。
所述反熔丝存储阵列电路还包括：逻辑读取模块30，连接所述第一节点N1，用于在对所述反熔丝存储单元101进行读取时提供固定的读取电流IREAD；读出模块40，连接所述第一节点N1，用于读出所述反熔丝存储单元101存储的数据。
在一实施例中，所述读取电流IREAD的范围为1μA-20μA。更具体的，所述读取电流IREAD可以为10μA。
读取电流IREAD在此范围内时，能提高读取反熔丝存储单元存储的数据时的准确率。否则，如果读取电流小于1μA时，会使得读取反熔丝存储单元存储的数据时，容易受到干扰，导致读出准确率低；如果读取电流大于20μA，又会使得读出功耗增加。实际的读取电流需要根据反熔丝单元编程后的电阻分布进行设置。
如图4所示，所述逻辑读取模块30包括第二电流镜电路301和第二晶体管302；所述第二晶体管302的第一极连接所述第一节点N1，所述第二晶体管302的第二极连接所述第二电流镜电路301的输出端，所述第二晶体管302的控制端接收逻辑读取信号V2。
所述第二晶体管302为N型晶体管。
所述第二电流镜电路301包括一组N型晶体管，所述第二电流镜电路301的输入端连接读取电流IREAD。
在实际操作中，所述第二晶体管的控制端接收到的逻辑读取信号置高电平，使所述逻辑读取模块的通路打开，对要进行编程的反熔丝存储单元的控制端施加第一电压，读取电流IREAD流经反熔丝存储单元，并产生压降(Drop Voltage)。
继续参见图4，所述读出模块40包括放大器401，所述放大器401的第一输入端连接所述第一节点N1，所述放大器401的第二输入端连接标准电压V_REF；其中，所述第一节点N1的电压值和标准电压V_REF的比较结果为所述反熔丝存储单元101存储的数据。
其中，所述第一节点N1处的电压为公共电压V_Com；所述第一节点N1的电压值和标准电压V_REF的比较结果为所述反熔丝存储单元101存储的数据，包括：公共电压V_Com与标准电压V_REF的比较结果为所述反熔丝存储单元101存储的数据。
在实际操作中，所述放大器的第一输入端为正输入端，所述第二输入端为负输入端；所述公共电压V_Com与标准电压V_REF的比较结果为所述反熔丝存储单元101存储的数据，包括：
当所述反熔丝存储单元发生编程操作时，反熔丝存储单元的熔丝电阻较低，因此该反熔丝存储单元的压降小，所述公共电压V_Com大于所述标准电压V_REF，所述放大器的输出为“1”，得到所述反熔丝存储单元的逻辑状态为高电平；
当所述反熔丝存储单元未发生编程操作时，反熔丝存储单元的熔丝电阻较高，因此该反熔丝存储单元的压降大，所述公共电压V_Com小于所述标准电压V_REF，所述放大器的输出为“0”，得到所述反熔丝存储单元的逻辑状态为低电平。
在本公开实施例中，因为并不使用预充电-放电的方式对反熔丝存储单元存储的数据进行读取，因此，对放大器的响应速度要求较低，可以节省电流，降低功耗。
在一实施例中，所述反熔丝存储阵列电路还包括：电阻读取模块50，连接所述第一节点N1，用于在电阻读取模式下读取所述反熔丝存储单元101的电阻值。
参见图4，所述电阻读取模块50包括第三晶体管501，所述第三晶体管501的第一极连接所述第一节点N1，所述第三晶体管501的第二极接地，所述第三晶体管501的控制端接收电阻读取信号V3。
在实际操作中，所述电阻读取信号V3置高电平，使所述电阻读取模块50的通路打开，对要进行编程的反熔丝存储单元的控制端施加第二电压，根据流过所述反熔丝存储单元的电流确定该反熔丝存储单元的电阻值。
在一些实施例中，经过编程的反熔丝存储单元的熔丝电阻较低，此时流经该反熔丝存储单元的电流较大，例如可以为几十到几百微安；而未经过编程的反熔丝存储单元的熔丝电阻较大，此时流经该反熔丝存储单元的电流较小，例如为几纳安。
在一实施例中，每条所述位线连接有预充电单元，用于对所述位线上未编程的反熔丝存储单元101进行预充电保护。
参见图4，所述预充电单元包括第二开关103，所述第二开关103的第一极连接所述位线，所述第二开关103的第二极接收预充电电压VPRE，所述第二开关的控制端接收所述列地址信号Pn(Pn为对应不同位线上的第二开关的控制端接收到的列地址信号，Pn与第一开关102的控制端接收列地址信号Yn可以为同一个信号)。第二开关接收到的VPRE电压用于对未编程的反熔丝存储单元进行保护，未编程的反熔丝存储单元所在的位线将被预充电至VPRE电压；这样可以避免未编程的反熔丝存储单元被损伤。
在一实施例中，所述第二开关包括P型晶体管
参见图3，所述反熔丝存储阵10包括多个反熔丝存储单元101，所述反熔丝存储单元101包括第一反熔丝存储晶体管101-1、第四晶体管101-2、第五晶体管101-3和第二反熔丝存储晶体管101-4；所述第四晶体管101-2和第五晶体管101-3分别通过相邻两根字线XADD_m(m为对应字线的序号)控制；所述第一反熔丝存储晶体管101-1和第二反熔丝存储晶体管101-4分别通过两根编程导线PGM_m控制；所述第一反熔丝存储晶体管101-1的第一极连接所述第四晶体管101-2的第一极；所述第二反熔丝存储晶体管101-4的第一极连接所述第五晶体管101-3的第一极；所述第四晶体管101-2的第二极连接所述第五晶体管101-3的第二极，且所述第四晶体管101-2的第二极和所述第五晶体管101-3的第二极连接所述位线。
具体地，结合图3和图4，所述反熔丝存储阵列为16*16的反熔丝存储阵列，即该反熔丝存储阵列包括16根位线BL和16根字线PGM，因此，在图3和图4所示的实施例中，每根位线上一共连接有8个反熔丝存储单元101，即图中显示的out1至out8。
本公开实施例还提供了一种存储器，所述存储器包括如上述任一实施例中所述的反熔丝存储阵列电路。
本公开实施例还提供了一种反熔丝存储阵列电路的操作方法，具体请参见附图6，如图6所示，所述操作方法包括以下步骤：
步骤601：对所述反熔丝存储阵列进行编程；
步骤602：控制编程控制模块向所述反熔丝存储阵列提供固定的编程电流。
下面结合具体实施例对本公开实施例提供的反熔丝存储阵列电路的操作方法再作进一步详细的说明。
首先，参见图4，执行步骤601和步骤602，对所述反熔丝存储阵10进行编程；控制编程控制模块20向所述反熔丝存储阵列10提供固定的编程电流。
在一实施例中，所述反熔丝存储阵列包括多个反熔丝存储单元101；编程控制模块20，连接所述至少一个反熔丝存储阵列10。
所述反熔丝存储阵列10包括多条沿第一方向延伸且沿第二方向排布的位线BLn(n为对应位线的序号)，每条所述位线上连接有多个所述反熔丝存储单元101，且位于同一反熔丝阵列101中的每条所述位线分别通过不同的第一开关102连接至第一节点N1，所述第一开关102的控制端接收列地址信号Yn(Yn为对应不同位线上的第一开关的控制端接收到的列地址信号)，所述编程控制模块20连接所述第一节点N1，用于在对所述反熔丝单元101进行编程时向所述第一节点N1提供所述编程电流IPGM。
在一实施例中，所述编程电流IPGM的范围为0.2mA-1mA。更具体的，所述编程电流IPGM可以为0.6mA。
编程电流IPGM在此范围内，反熔丝存储单元的编程效果最好，否则，若编程电流小于0.2mA，则可能会导致对反熔丝存储单元的编程不彻底，若编程电流大于1mA，又会导致过热，从而对邻近的其他需要编程的反熔丝单元产生破坏。
如图4所示，所述编程控制模块20包括第一电流镜电路201和至少一个第一晶体管202；所述第一晶体管202的第一极连接一个所述反熔丝存储阵列10的第一节点N1，所述第一晶体管202的第二极连接所述第一电流镜电路201的输出端，所述第一晶体管202的控制端接收编程控制信号V1。
在实际操作中，所述第一晶体管202的控制端接收到的编程控制信号V1置高电平，使所述编程控制模块20的通路打开，对要进行编程的反熔丝存储单元的控制端施加高电压，所述第一电流镜电路201对所述反熔丝存储单元提供编程电流IPGM，以实现对反熔丝存储单元的编程操作。
编程控制模块中的第一电流镜电路能够对编程电流进行限流控制，使得编程后的反熔丝的电阻分布更加集中，如此，可以提高读取反熔丝存储单元存储的数据的准确性。
在一些实施例中，如图4所示，一个反熔丝存储阵列10与一个编程控制模块20连接。
在其他一些实施例中，如图5所示，多个所述反熔丝存储阵列10连接至一个编程控制模块20；其中，所述编程控制模块20包括一个第一电流镜电路201和多个第一晶体管202，每个反熔丝存储阵列10分别通过一个第一晶体管202与所述第一电流镜电路201连接。
由于反熔丝存储单元熔断时所需电流较大，因此作为限流电路的第一电流镜电路的尺寸较大，当反熔丝存储阵列的数目较多时，可以将第一电流镜电路共享；如图5所示，每个反熔丝存储阵列10分别通过一个第一晶体管202进行区分，但是共享同一个第一电流镜电路，节省芯片面积。
接着，继续参见图4，所述方法还包括：对所述反熔丝存储阵列10进行读取；控制逻辑读取模块30向所述反熔丝存储阵列10提供固定的读取电流。
在一实施例中，所述读取电流IREAD的范围为1μA-20μA。更具体的，所述读取电流IREAD可以为10μA。
读取电流IREAD在此范围内时，能提高读取反熔丝存储单元存储的数据时的准确率。否则，如果读取电流小于1μA时，会使得读取反熔丝存储单元存储的数据时，容易受到干扰，导致读出准确率低；如果读取电流大于20μA，又会使得读出功耗增加。实际的读取电流需要根据反熔丝单元编程后的电阻分布进行设置。
如图4所示，所述逻辑读取模块30包括第二电流镜电路301和第二晶体管302；所述第二晶体管302的第一极连接所述第一节点N1，所述第二晶体管302的第二极连接所述第二电流镜电路301的输出端，所述第二晶体管302的控制端接收逻辑读取信号V2。
在实际操作中，所述第二晶体管的控制端接收到的逻辑读取信号置高电平，使所述逻辑读取模块的通路打开，对要进行编程的反熔丝存储单元的控制端施加第一电压，读取电流IREAD流经反熔丝存储单元，并产生压降(Drop Voltage)。
接着，继续参见图4，所述方法还包括：控制读出模块40根据第一节点N1的电压值和标准电压V_REF的比较结果，得到所述反熔丝存储单元101存储的数据。
其中，所述第一节点N1处的电压为公共电压V_Com；所述根据第一节点N1的电压值和标准电压V_REF的比较结果，得到所述反熔丝存储单元101存储的数据，包括：根据公共电压V_Com与标准电压V_REF的比较结果，得到所述反熔丝存储单元101存储的数据。
在实际操作中，所述放大器的第一输入端为正输入端，所述第二输入端为负输入端；所述根据公共电压V_Com与标准电压V_REF的比较结果，得到所述反熔丝存储单元101存储的数据，包括：
当所述反熔丝存储单元发生编程操作时，反熔丝存储单元的熔丝电阻较低，因此该反熔丝存储单元的压降小，所述公共电压V_Com大于所述标准电压V_REF，所述放大器的输出为“1”，得到所述反熔丝存储单元的逻辑状态为高电平；
当所述反熔丝存储单元未发生编程操作时，反熔丝存储单元的熔丝电阻较高，因此该反熔丝存储单元的压降大，所述公共电压V_Com小于所述标准电压V_REF，所述放大器的输出为“0”，得到所述反熔丝存储单元的逻辑状态为低电平。
在本公开实施例中，因为并不使用预充电-放电的方式对反熔丝存储单元存储的数据进行读取，因此，对放大器的响应速度要求较低，可以节省电流，降低功耗。
接着，继续参见图4，所述方法还包括：控制电阻读取模块50在电阻读取模式下读取所述反熔丝存储单元101的电阻值。
参见图4，所述电阻读取模块50包括第三晶体管501，所述第三晶体管501的第一极连接所述第一节点N1，所述第三晶体管501的第二极接地，所述第三晶体管501的控制端接收电阻读取信号V3。
在实际操作中，所述电阻读取信号V3置高电平，使所述电阻读取模块50的通路打开，对要进行编程的反熔丝存储单元的控制端施加第二电压，根据流过所述反熔丝存储单元的电流确定该反熔丝存储单元的电阻值。
在一些实施例中，经过编程的反熔丝存储单元的熔丝电阻较低，此时流经该反熔丝存储单元的电流较大，例如可以为几十到几百微安；而未经过编程的反熔丝存储单元的熔丝电阻较大，此时流经该反熔丝存储单元的电流较小，例如为几纳安。
参见图4，所述方法还包括：控制预充电单元对所述位线上未编程的反熔丝存储单元101进行预充电保护
所述预充电单元包括第二开关103，所述第二开关103的第一极连接所述位线，所述第二开关103的第二极接收预充电电压VPRE，所述第二开关的控制端接收所述列地址信号Pn(Pn为对应不同位线上的第二开关的控制端接收到的列地址信号)。第二开关接收到的VPRE电压用于对未编程的反熔丝存储单元进行保护，未编程的反熔丝存储单元所在的位线将被预充电至VPRE电压；这样可以避免未编程的反熔丝存储单元被损伤。
以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。
Claims (17)
1.一种反熔丝存储阵列电路，其特征在于，包括：
至少一个反熔丝存储阵列，所述反熔丝存储阵列包括多个反熔丝存储单元；
编程控制模块，连接所述至少一个反熔丝存储阵列，用于在对所述反熔丝存储单元进行编程时提供固定的编程电流。
2.根据权利要求1所述的反熔丝存储阵列电路，其特征在于，还包括：
所述反熔丝存储阵列包括多条沿第一方向延伸且沿第二方向排布的位线，每条所述位线上连接有多个所述反熔丝存储单元，且同一所述反熔丝存储阵列中的每条所述位线分别通过不同的第一开关连接至第一节点，所述第一开关的控制端接收列地址信号，所述编程控制模块连接所述第一节点，用于在对所述反熔丝单元进行编程时向所述第一节点提供所述编程电流。
3.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，
所述编程电流的范围为0.2mA-1mA。
4.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，所述编程控制模块包括第一电流镜电路和至少一个第一晶体管；所述第一晶体管的第一极连接一个所述反熔丝存储阵列的第一节点，所述第一晶体管的第二极连接所述第一电流镜电路的输出端，所述第一晶体管的控制端接收编程控制信号。
5.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，还包括：
逻辑读取模块，连接所述第一节点，用于在对所述反熔丝存储单元进行读取时提供固定的读取电流；
读出模块，连接所述第一节点，用于读出所述反熔丝存储单元存储的数据。
6.根据权利要求5所述的反熔丝存储阵列电路，其特征在于，所述读取电流的范围为1μA-20μA。
7.根据权利要求5所述的反熔丝存储阵列电路，其特征在于，
所述逻辑读取模块包括第二电流镜电路和第二晶体管；所述第二晶体管的第一极连接所述第一节点，所述第二晶体管的第二极连接所述第二电流镜电路的输出端，所述第二晶体管的控制端接收逻辑读取信号。
8.根据权利要求5所述的反熔丝存储阵列电路，其特征在于，
所述读出模块包括放大器，所述放大器的第一输入端连接所述第一节点，所述放大器的第二输入端连接标准电压；其中，所述第一节点的电压值和标准电压的比较结果为所述反熔丝存储单元存储的数据。
9.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，还包括：
电阻读取模块，连接所述第一节点，用于在电阻读取模式下读取所述反熔丝存储单元的电阻值。
10.根据权利要求9所述的反熔丝存储阵列电路，其特征在于，所述电阻读取模块包括第三晶体管，所述第三晶体管的第一极连接所述第一节点，所述第三晶体管的第二极接地，所述第三晶体管的控制端接收电阻读取信号。
11.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，
每条所述位线连接有预充电单元，用于对所述位线上未编程的反熔丝存储单元进行预充电保护。
12.根据权利要求11所述的反熔丝存储阵列电路，其特征在于，所述预充电单元包括第二开关，所述第二开关的第一极连接所述位线，所述第二开关的第二极接收预充电电压，所述第二开关的控制端接收所述列地址信号。
13.根据权利要求12所述的反熔丝存储阵列电路，其特征在于，所述第一开关包括N型晶体管，所述第二开关包括P型晶体管。
14.根据权利要求2所述的反熔丝存储阵列电路，其特征在于，
所述反熔丝存储单元包括第一反熔丝存储晶体管、第四晶体管、第五晶体管和第二反熔丝存储晶体管；
所述第四晶体管和第五晶体管分别通过相邻两根字线控制；
所述第一反熔丝存储晶体管和第二反熔丝存储晶体管分别通过两根编程导线控制；
所述第一反熔丝存储晶体管的第一极连接所述第四晶体管的第一极；
所述第二反熔丝存储晶体管的第一极连接所述第五晶体管的第一极；
所述第四晶体管的第二极连接所述第五晶体管的第二极，且所述第四晶体管的第二极和所述第五晶体管的第二极连接所述位线。
15.一种存储器，其特征在于，包括如权利要求1-14中任一项所述的反熔丝存储阵列电路。
16.一种反熔丝存储阵列电路的操作方法，其特征在于，包括：
对所述反熔丝存储阵列进行编程；
控制编程控制模块向所述反熔丝存储阵列提供固定的编程电流。
17.根据权利要求16所述的方法，其特征在于，所述方法还包括：
对所述反熔丝存储阵列进行读取；
控制逻辑读取模块向所述反熔丝存储阵列提供固定的读取电流。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210255882.0A CN114664346A (zh) | 2022-03-15 | 2022-03-15 | 一种反熔丝存储阵列电路及其操作方法以及存储器 |
| PCT/CN2022/098713 WO2023173608A1 (zh) | 2022-03-15 | 2022-06-14 | 一种反熔丝存储阵列电路及其操作方法以及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210255882.0A CN114664346A (zh) | 2022-03-15 | 2022-03-15 | 一种反熔丝存储阵列电路及其操作方法以及存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114664346A true CN114664346A (zh) | 2022-06-24 |
Family
ID=82028961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210255882.0A Pending CN114664346A (zh) | 2022-03-15 | 2022-03-15 | 一种反熔丝存储阵列电路及其操作方法以及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114664346A (zh) |
| WO (1) | WO2023173608A1 (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5353028A (en) * | 1992-05-14 | 1994-10-04 | Texas Instruments Incorporated | Differential fuse circuit and method utilized in an analog to digital converter |
| CN107293328B (zh) * | 2017-05-05 | 2020-08-25 | 上海华力微电子有限公司 | 一种采用电流编程的电子可编程熔丝电路结构 |
| CN112582013A (zh) * | 2019-09-29 | 2021-03-30 | 长鑫存储技术有限公司 | 反熔丝存储单元电路、阵列电路及其读写方法 |
| CN113948141B (zh) * | 2020-07-16 | 2024-03-29 | 长鑫存储技术有限公司 | 反熔丝存储单元状态检测电路及存储器 |
-
2022
- 2022-03-15 CN CN202210255882.0A patent/CN114664346A/zh active Pending
- 2022-06-14 WO PCT/CN2022/098713 patent/WO2023173608A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023173608A1 (zh) | 2023-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11295825B2 (en) | Multi-time programmable non-volatile memory cell | |
| US9324447B2 (en) | Circuit and system for concurrently programming multiple bits of OTP memory devices | |
| US5917753A (en) | Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells | |
| EP2494450B1 (en) | One-time programmable memory device and methods thereof | |
| US8154941B2 (en) | Non-volatile semiconductor memory device and method of writing data therein | |
| US20190392911A1 (en) | Antifuse memory device and operation method thereof | |
| US11328784B2 (en) | Memory with cells having multiple select transistors | |
| US9064591B2 (en) | Semiconductor device with OTP memory cell | |
| KR101104643B1 (ko) | 비동기식 이퓨즈 ｏｔｐ 메모리 셀 및 비동기식 이퓨즈 ｏｔｐ 메모리 장치 | |
| KR20100082046A (ko) | 비동기식 멀티비트 ｏｔｐ 메모리 셀, 비동기식 멀티비트 ｏｔｐ 메모리 장치, 비동기식 멀티비트 ｏｔｐ 메모리 장치의 프로그램 방법 및 독출 방법 | |
| JP2002217295A (ja) | 半導体装置 | |
| EP1454323B1 (en) | Half density rom embedded dram | |
| KR100940198B1 (ko) | 멀티비트 ｏｔｐ 셀 | |
| CN114664346A (zh) | 一种反熔丝存储阵列电路及其操作方法以及存储器 | |
| US7804701B2 (en) | Method of programming a memory having electrically programmable fuses | |
| TW202307856A (zh) | 記憶體位元單元 | |
| KR102482147B1 (ko) | 이퓨즈 otp 메모리 | |
| US11763875B2 (en) | Second word line combined with Y-MUX signal in high voltage memory program | |
| US20230260557A1 (en) | Memory device and method of operating the same | |
| TWI781823B (zh) | 防止漏電流及程式化干擾的反熔絲記憶體裝置、記憶體陣列以及反熔絲記憶體裝置的程式化方法 | |
| JP2000200498A (ja) | 半導体装置 | |
| TW202316425A (zh) | 記憶體陣列 | |
| CN117238349A (zh) | 具有熔丝型存储器单元阵列的非易失性存储器装置 | |
| CN112750491A (zh) | 一种efuse阵列结构及其编程方法和读方法 | |
| KR20130056544A (ko) | 이퓨즈 방식의 오티피 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |