CN114660713A - 光电系统和受环境保护的光子集成电路 - Google Patents
光电系统和受环境保护的光子集成电路 Download PDFInfo
- Publication number
- CN114660713A CN114660713A CN202111583169.0A CN202111583169A CN114660713A CN 114660713 A CN114660713 A CN 114660713A CN 202111583169 A CN202111583169 A CN 202111583169A CN 114660713 A CN114660713 A CN 114660713A
- Authority
- CN
- China
- Prior art keywords
- layer
- inp
- integrated circuit
- photonic integrated
- pic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
- G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Optical Integrated Circuits (AREA)
Abstract
本公开涉及受环境保护的光子集成电路PIC(1),包括基于磷化铟的衬底(2),该基于磷化铟的衬底(2)至少部分覆盖有外延半导体层(4)。基于InP的衬底和/或外延层覆盖有层堆叠(6),该层堆叠(6)包含不同非半导体层(7a、7b)。所述层堆叠(6)的至少第一层具有设置在预定位置(9)处的通孔(8a)。可通过通孔到达基于InP的衬底或外延层。所述PIC包括覆盖所述层堆叠的介电保护层(12),从而提供机械耦合结构。所述保护层被配置为保护PIC免受环境污染物的影响。本公开还涉及包括所述PIC的光电系统(24)。
Description
技术领域
本公开涉及一种受环境保护的光子集成电路,其可以例如但不排他地用于电信应用或传感器应用。本公开还涉及一种光电系统,其可以例如但不排他地用于电信应用或传感器应用,并包括所述光子集成电路。
背景技术
光子集成电路(PIC),例如但不限于光通信应用领域,正变得越来越复杂,这是因为集成在单个芯片上的光学和电学功能的数量不断增加,该芯片最好具有尽可能小的尺寸。用于光通信应用的PIC的最通用的技术平台使用包括基于磷化铟(InP)的半导体材料的晶片。基于InP的技术实现了有源组件(例如光产生和/或光吸收光学器件)和无源组件件(例如光导和/或光开关光学器件)在单个芯片上的一个PIC中的单片集成。
传统上,PIC和包括PIC的光电系统(例如光收发模块)的环境保护是由密封(hermetic)封装提供的。由于上述日益增加的复杂性,组装成本尤其是密封封装成本是PIC及使用PIC的光电系统的总成本的重要组成部分。
PIC的非密封封装提供了一种能够降低组装和封装成本的对密封封装的替代方案,其中应用至少一个介电保护层来包围PIC,从而保护它们免受环境污染物(例如灰尘颗粒和/或湿气)的影响。
上文提到的当今PIC日益复杂的另一个缺点是,它们通常会受到机械不稳定性的影响,例如在PIC的加工、装配、测试、操作甚至储存过程中,由于温度偏移而发生的机械不稳定性。温度引起的机械不稳定性主要是由用于构成PIC许多不同组件的许多不同种类的材料的热膨胀系数(CTE)不匹配造成的。由于不同种类材料的CTE不匹配,这些材料会根据PIC所处的温度变化而以不同的方式进行膨胀和收缩。特别地,施加在具有不同CTE的材料层上的金属轨道可能是机械应力升高器,其导致机械不稳定性,并最终导致PIC过早失效,这是由于以分层或层中形成裂纹的形式出现不必要的应力松弛。
由于用于施加这些层的方法,PIC中包含的不同类型材料的层中内置的应力也可能导致机械不稳定性。
基于上述情况,需要提供一种具有改善的机械稳定性从而提高可靠性和寿命的受环境保护的PIC。
发明内容
本公开的目的是提供一种受环境保护的光子集成电路,它可以例如但不限于应用于电信应用或传感器应用,预防或至少减少上述和/或与本领域已知的受环境保护的PIC相关的其他缺点中的至少一者。
本公开的另一个目的是提供一种光电系统,其可以例如但不排他地用于电信应用或传感器应用,并包括根据本公开的PIC。
本公开的方面在所附的独立和从属方案中陈述。从属方案的特征可以适当地与独立方案的特征组合,而不仅仅是如从属方案中明确阐述的那样。此外,所有特征都可以替换为其他技术上等效的特征。
上述目的中的至少一个目的是通过一种受环境保护的光子集成电路实现的,包括:
基于磷化铟(InP)的衬底,该基于InP的衬底具有第一表面,所述第一表面至少部分地被外延半导体层覆盖,所述外延半导体层具有第二表面,所述第二表面布置成背对所述基于InP的衬底的第一表面;
层堆叠,该层堆叠包括至少两个不同的非半导体层,所述层堆叠被布置成覆盖所述基于InP的衬底的第一表面和/或所述外延半导体层的第二表面,其中,
所述层堆叠的至少如下所述的层具有设置在预定位置的通孔,也即与所述基于InP的衬底的第一表面和/或所述外延半导体层的第二表面接触的层;和
可通过所述通孔到达(accessible)所述基于InP的衬底的第一表面的第一区域或所述外延半导体层的第二表面的第二区域;和
介电保护层,该介电保护层被布置成覆盖所述层堆叠,所述介电保护层被布置成在预定位置处至少部分地填充所述层堆叠中的通孔或凹槽,从而提供机械耦合结构,所述介电保护层具有被配置为能够保护光子集成电路免受环境污染物影响的材料特性和尺寸。
本领域技术人员将理解,在本公开的上下文中,介电机械耦合结构也可被称为机械锚,其提供层堆叠的非半导体顶层与以下之一的机械连接,也即基于InP的衬底的第一表面和外延的基于InP的半导体层的第二表面中的一者。通过将层堆叠的至少如下所述的层中的通孔或穿孔布置在预定位置,也即与基于InP的衬底的第一表面和/或外延的基于InP的半导体层的第二表面接触的层,则层堆叠中的机械应力升高可以通过重新分布机械应力来减少。这样,机械耦合结构或机械锚可作为机械应力消除结构,从而减少至少层堆叠中裂纹的形成。此外,通过将层堆叠连接到基于InP的衬底的第一表面和外延的基于InP的半导体层的第二表面之一上,机械锚可以减少层堆叠的至少一个非半导体层的至少部分分层。所述分层可作为层堆叠的至少一个非半导体层中存在的应力松弛的结果而发生。应力松弛可能是在PIC加工、组装、测试、操作甚至储存中的至少一个过程中发生温度偏移的结果。基于以上所述,显然,根据本公开的PIC的介电保护层是多功能层,其为PIC提供了改进的可靠性和寿命。
本领域技术人员将理解,提供通孔的预定位置例如可以是机械应力升高的位置。这种机械应力升高的位置可以通过多种方式确定,例如,通过例如失效分析的结果以经验方式确定,或者通过对PIC模型进行机械应力模拟,例如有限元法(FEM)分析确定。尽管有上述规定,但应注意,通孔可设置在任何预定义位置处,在该位置,它能够改进被至少一个中间层隔开的互连层之间的机械耦合。因此,可以减少并最终防止互连层的分层和互连层中的裂纹形成。
注意,通过在层堆叠的至少如下所述的层中提供通孔,也即与基于InP的衬底的第一表面和/或外延的基于InP的半导体层的第二表面接触的第一层,介电保护层不与基于InP的衬底的第一表面和外延的基于InP的半导体层的第二表面之一直接接触,因为至少如下的层不被通孔中断,也即布置在层堆叠的所述第一层与介电保护层之间的第二非半导体层。
本领域技术人员将理解,如果根据依据本公开的PIC的示例性非限制性实施例,层堆叠的所有非半导体层都具有通孔,即通孔在相同位置中断层堆叠的所有非半导体层,则所述介电保护层与所述基于InP的衬底的第一表面的第一区域和所述外延的基于InP的半导体层的第二表面的第二区域之一直接接触。
本领域技术人员将理解,可能需要底漆(primer)来激活可通过单个通孔到达的、基于InP的衬底的第一表面的第一区域或外延的基于InP的半导体层的第二表面的第二区域,以改善介电保护层与基于InP的衬底的第一表面的第一区域或外延的基于InP的半导体层的第二表面的第二区域的活化表面(activated surface)之间的附着力。显然,考虑到介电保护层的组成和基于InP的衬底或外延半导体层的组成,可以选择合适的底漆。
基于上述关于向层堆叠的非半导体层提供通孔的两个示例性非限制性实施例,即,一方面仅在层堆叠的所述第一非半导体层中提供通孔,另一方面在层堆叠的所有非半导体层中提供通孔,显然,根据非半导体层的数量和不同非半导体层彼此之间的实际布置,可以设想关于在层堆叠的非半导体层中提供通孔的所有可能实施例。然而,应注意,在本公开的上下文中,层堆叠的所述第一非半导体层始终设置有通孔。
根据本公开的PIC中提供的机械耦合结构与已知方法相比,提供了一种用于减少层堆叠中应力形成的改进方法,已知方法至少涉及修改层堆叠中使用的非半导体材料和减少层堆叠在PIC加工过程中所承受的温度预算之一。尽管上述用于减少层堆叠中应力形成的已知方法能够提高修改后层堆叠对产生的机械应力的耐受性,但已知方法通常会导致次优可靠性,从而导致PIC的次优性能。这些缺点可以通过根据本公开的PIC中提供的机械耦合结构或机械锚来预防或至少减少。
基于以上所述,本领域技术人员将理解,通过既提供免受环境污染物(例如灰尘颗粒和湿气)影响的环境保护,又提供被布置成机械地将所述层堆叠向下连接到所述基于InP的半导体衬底的第一表面或所述外延的基于InP的半导体层的第二表面的机械耦合结构或机械锚,介电保护层提供了一种受环境保护的PIC,该PIC具有改进的机械稳定性,从而提高了可靠性和寿命。
本领域技术人员将理解,所需的单个通孔的数量和一个或多个单个通孔在PIC上的布置可以例如通过考虑机械应力的分布来确定,其中机械应力的分布根据上述机械应力模拟获得,例如PIC模型的机械应力模拟,例如FEM分析。PIC设计中的任何变化都可以在修改后的PIC的调整模型中得到满足,其中,PIC设计中的任何变化会由于例如以下至少一个原因而导致例如PIC的拓扑结构被修改:由于修改了集成在PIC中的元件相互之间的布置而修改了PIC的布局;修改了层堆叠的不同非半导体层的数量;修改了层堆叠的至少一个非半导体层的材料组成;以及修改了层堆叠中不同非半导体层相互之间的布置。显然,所述调整模型的机械应力模拟(例如FEM分析)可导致不同的机械应力分布,这需要不同数量的单个通孔和/或不同布置的单个通孔穿过修改后的PIC。
此外,应注意,单个通孔的数量及其布置也可基于设计考虑来确定,即,可确定通孔对PIC功能结构影响最小的预定义位置。
在根据本公开的受环境保护的光子集成电路的实施例中,所述层堆叠的至少如下所述的层设置有至少两个通孔,也即与基于InP的衬底的第一表面和/或外延半导体层的第二表面接触的层,所述至少两个通孔按照预定通孔图案布置。
本领域技术人员将理解,例如可以通过考虑从PIC模型的机械应力模拟(例如FEM分析)得到的机械应力分布来确定至少两个通孔的预定通孔图案和实际数量,这些通孔是重新分布并由此至少减少层堆叠中的机械应力所需的,所述机械应力是由于将层堆叠向下连接到基于InP的衬底的第一表面或外延的基于InP的半导体层的第二表面而导致的。还可以以经验方式,例如通过失效分析,来确定至少两个通孔的预定通孔图案和实际数量。
以与如上所述的用于单独布置的通孔类似的方式,可以在修改后的PIC的调整模型中满足导致例如PIC的布局发生修改的、PIC设计的任何一个上述变化。显然,所述调整模型的机械应力模拟,例如FEM分析,可以产生不同的机械应力分布,这就需要在所需的至少两个通孔的实际数量和所述实际数量的至少两个通孔相对于彼此的布置方面采用不同的预定通孔图案。同样,也可以通过经验的方式来实现这一点。
在根据本公开的受环境保护的光子集成电路的实施例中,所述层堆叠的至少如下所述的层具有布置为朝向通孔的侧壁,也即与基于InP的衬底的第一表面和/或外延半导体层的第二表面接触的层,该侧壁具有差异表面(differential surface),即该侧壁不具有尖角和不连续表面结构(例如,阶梯状突起和/或阶梯状凹痕)中的至少一种。以这种方式,可以减少并且优选地避免由于在层堆叠的至少所述层中提供单独的通孔而导致的层堆叠中的机械应力升高。通常,层堆叠的至少所述第一非半导体层的侧壁被布置成具有圆形、椭圆形或带有圆角的多边形。本领域技术人员将理解,如果在层堆叠的任何一个或所有其他非半导体层中提供通孔,则这些层中的每一层的各自的侧壁共同构成了布置成面向通孔的总侧壁。显然,出于与上述相同的考虑,总侧壁也具有差异表面。
在根据本公开的受环境保护的光子集成电路的实施例中,所述层堆叠的至少如下所述的层具有至少两个侧壁,也即与基于InP的衬底的第一表面和/或外延半导体层的第二表面接触的层,所述至少两个侧壁中的每一个侧壁被布置成面向根据预定通孔图案布置的所述至少两个通孔中的相应通孔,所述至少两个侧壁中的每一个侧壁具有差异表面。出于上述同样的原因,所述至少两个侧壁中的每一个侧壁被布置成具有圆形、椭圆形或带有圆角的多边形。本领域技术人员可以理解,如果按照预定通孔图案布置的所述至少两个通孔设置在层堆叠的任一或所有其他非半导体层中,则这些层的各自的至少两个侧壁一起构成至少两个总侧壁,每个总侧壁被布置为面向所述至少两个通孔中的相应通孔。显然,出于上述相同的考虑,所述至少两个总侧壁中的每一个总侧壁都具有差异表面。
在根据本公开的受环境保护的光子集成电路的实施例中,侧壁相对于基于InP的衬底的第一表面成30°-90°范围内的角度而布置。在通孔仅应用于层堆叠的与基于InP的衬底的第一表面和/或外延的基于InP的半导体层的第二表面接触的第一非半导体层的情况下,通过在上述范围内调整所述层堆叠的所述第一层的侧壁的角度,可以进一步优化所述层堆叠的至少所述第一层中的机械应力再分布。本领域技术人员将理解,如果在层堆叠的任何一个或所有其他非半导体层中提供通孔,则这些层中的每一层的各自侧壁共同构成布置成面向通孔的总侧壁。显然,通过在上述范围内调整总侧壁的角度,可以进一步优化层堆叠的已经设置有通孔的至少非半导体层中的机械应力再分布。此外应了解,对于由于根据预定通孔图案为层堆叠的所述第一非半导体层提供所述至少两个通孔而产生的至少两个侧壁,或对于由于按照预定通孔图案为层堆叠的任何一个或所有其他非半导体层提供所述至少两个通孔而产生的至少两个总侧壁,也是如此。
在根据本公开的受环境保护的光子集成电路的实施例中,所述层堆叠包括介电层和金属层。本领域技术人员将理解,层堆叠可以包括实现PIC的期望功能所需的任意数量的介电层和金属层。显然,在多个金属层的情况下,每个金属层都布置在两个介电层之间,以防止金属部件(例如不同金属层的接触焊盘和轨道)之间的短路和/或进行环境保护。本领域技术人员将理解,合适的介电层是基于氮化硅的层或基于聚合物的层。
在根据本公开的受环境保护的光子集成电路的实施例中,所述金属层具有第三表面,所述第三表面被布置成背对所述基于InP的衬底的第一表面,所述介电保护层被布置成覆盖所述金属层的第三表面,所述介电保护层具有接触孔,所述接触孔被配置为提供到所述金属层的所述第三表面的第三区域的通道(access)。以此方式,可与金属层的第三表面的第三区域建立电连接。显然,介电保护层可以设置有任何合适数量的接触孔,用于与金属层的布置在PIC不同位置的不同金属部分建立电连接。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层是基于聚合物的层,其包括聚丙烯酸酯、聚碳酸酯、聚酰亚胺、聚氨酯、聚二甲苯、苯并环丁烯、聚硅氧烷和硅中的一种。可以通过旋涂、浸涂、丝网印刷和气相沉积中的一种将前述类型的基于聚合物的保护层中的任一种施加到包括多个PIC的完整晶片上。或者,可以通过浸涂、丝网印刷、分配(dispensing)和气相沉积中的一种将基于聚合物的保护层施加到通过对完整晶片进行切割而获得的单一化PIC上。本领域技术人员将理解,在基于聚合物的保护层作为液相施加的情况下,在其施加之后,通过在真空中或在包括氧气(O2)、氩气(Ar)和氮气(N2)中至少一种的特定气氛中进行热处理和/或紫外(UV)处理,使基于聚合物的保护层固化或交联(crosslinked)。作为固化的结果,获得了增韧或硬化的基于聚合物的保护层,其适合为PIC提供保护以使其免受环境污染物(例如灰尘颗粒和湿气)的影响。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层包括有机添加剂和无机添加剂中的至少一种。通过包含所述添加剂(例如可以是填料、吸气剂或稳定剂)中的至少一种,可以增强介电保护层的环境保护、机械稳定性和化学稳定性中的至少一种。特别地,介电保护层提供的环境保护可以通过增强其抑制化学反应的能力或通过增强其对湿气的疏水性来进一步改善。后者可以通过利用原子层沉积或分子气相沉积施加卤化聚合物或聚(对二甲苯)薄层来实现。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层包括第四表面,该第四表面被布置为背对基于InP的衬底的第一表面,介电保护层设置有凹痕,凹痕布置成在第四表面提供具有突起的规则图案。以此方式,可以以与上述施加卤化聚合物或聚(对二甲苯)薄层的方式不同的方式增强介电保护层的疏水性。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层的第四表面具有至少50°的接触角。本领域技术人员将理解,该接触角是通常通过液体而测量的角度,其中液体-蒸汽界面与固体表面相遇。该接触角通过杨氏方程量化固体表面对液体的润湿性。在给定的温度和压力下,给定的固体、液体和蒸汽系统具有独特的平衡接触角。然而,在实践中,经常观察到接触角滞后的动态现象,范围从前进或最大接触角到后退或最小接触角。平衡接触角的值介于前进接触角和后退接触角的值之间,并且可以根据它们计算出来。平衡接触角反映了液体、固体和蒸气分子相互作用的相对强度。
此外,本领域技术人员将理解,该接触角可以通过不同的方法测量,包括静态座滴法(static sessile drop method)。使用后一种测量方法,该接触角是通过接触角测角仪测量的,该测角仪使用光学子系统捕获固体衬底上纯液体的轮廓。液-固界面与液-气界面形成的夹角为该接触角。例如,接触角至少为50°的基于聚合物的表面被认为是疏水的,而亲水性的基于聚合物的表面的接触角小于50°。例如,在聚乙烯或聚丙烯薄膜的情况下,本领域技术人员将熟悉用于确定接触角的ASTM D2578-17标准测试方法。此测试方法等效于ISO8296。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层的厚度介于0.5μm至100μm之间,优选介于0.5μm至10μm之间。这样,介电保护层的厚度应足以限制环境污染物的扩散,从而实现PIC的环境保护。
在根据本公开的受环境保护的光子集成电路的实施例中,介电保护层为保形涂层(conformal coating)或平面化涂层(planarizing coating)。这样,可以实现介电保护层对PIC的充分密封。
在根据本公开的受环境保护的光子集成电路的实施例中,光子集成电路具有非密封封装和密封封装中的一种。通过将PIC包含在非密封封装中,可以改善PIC的环境保护并因此提高其使用寿命。本领域技术人员将理解,通过将PIC包括在密封封装中,甚至可以进一步改善环境保护并因此改善PIC的寿命。
在根据本公开的受环境保护的PIC的示例性实施例中,光子集成电路是单片光子集成电路。
根据本公开的另一方面,提供了一种光电系统,包括根据本公开的受环境保护的光子集成电路。该光电系统例如可以是发射器、接收器、收发器、相干发射器、相干接收器和相干收发器之一。综上所述,显然,由于采用了本公开的受环境保护的PIC,可以降低光电系统的成本。
附图说明
从根据本公开的受环境保护的光子集成电路(PIC)和包括这种PIC的光电系统的示例性和非限制性实施例的描述,本公开的进一步特征和优点将变得显而易见。
本领域技术人员将理解,所描述的PIC和光电系统的实施例在本质上仅是示例性的,并且不应被解释为以任何方式限制保护范围。本领域技术人员将认识到,在不脱离本公开的保护范围的情况下,可以设想PIC和光电系统的替代和等效实施例并将其付诸实践。
将参考附图页中的附图。这些图本质上是示意性的,因此不一定按比例绘制。此外,相同的附图标记表示相同或相似的部分。在附图页中:
图1示出了根据本公开的受环境保护的光子集成电路(PIC)的第一示例性非限制性实施例的一部分的横截面示意图,其中可通过通孔到达衬底的第一表面的第一区域;
图2示出了根据本公开的受环境保护的PIC的第二示例性非限制性实施例的一部分的横截面示意图,其中可通过通孔到达外延半导体层的第二表面的第二区域;
图3示出了根据本公开的受环境保护的PIC的第三示例性非限制性实施例的一部分的横截面示意图,该PIC具有按照预定通孔图案布置的两个通孔;
图4A示出了根据本公开的尚未设置任何通孔的受环境保护的PIC的一部分的俯视示意图。图示了至少在PIC的层堆叠的两个不同非半导体层中机械应力升高的区域;
图4B示出了根据本公开的受环境保护的PIC的第四示例性非限制性实施例的一部分的俯视示意图,该实施例基于图4A所示的PIC,并已通过向PIC提供按照预定通孔图案布置的三个通孔进行了修改;
图5示出了根据本公开的受环境保护的PIC的第五示例性非限制性实施例的一部分的俯视示意图。根据本实施例,提供一个单独的通孔,用于重新分布产生的机械应力;
图6A示出了根据本公开的受环境保护的PIC的第六示例性非限制性实施例的一部分的横截面示意图,其中基于聚合物的保护层部分地填充通孔;
图6B显示了根据本公开的受环境保护的PIC的第七示例性非限制性实施例的一部分的横截面示意图,其中基于聚合物的保护层在机械应力升高的预定位置处部分地填充至少两个非半导体层的堆叠中的凹槽;
图7A显示了根据本公开的受环境保护的PIC的第八示例性非限制性实施例的一部分的横截面示意图,其中通孔被提供给层堆叠的所有非半导体层,从而允许基于聚合物的保护层和基于InP的衬底之间的直接接触;
图7B显示了根据本公开的受环境保护的PIC的第九示例性非限制性实施例的一部分的横截面示意图,其中通孔被提供给层堆叠的所有非半导体层,从而允许基于聚合物的保护层和外延半导体层之间的直接接触;
图8A显示了根据本公开的受环境保护的PIC的第十示例性非限制性实施例的一部分的横截面示意图,其中基于聚合物的保护层的被布置为背对基于InP的衬底的表面设置有凹痕,这些凹痕被布置为提供具有突起的规则图案,其中在基于InP的衬底上施加基于聚合物的保护层;
图8B示出了图8A中所示的受环境保护的PIC的第十示例性非限制性实施例的一部分的示意性俯视图;
图9示出了受环境保护的PIC的第十一示例性非限制性实施例的横截面示意图,其中PIC具有密封封装;和
图10示出了光电系统24的第一示例性非限制性实施例的示意图,该光电系统包括根据本公开的受环境保护的PIC 1。
附图标记说明
1 受环境保护的光子集成电路(PIC)
2 基于磷化铟(基于InP)的衬底
3 基于InP的衬底的第一表面
4 外延半导体层
5 外延半导体层的第二表面
6 层堆叠
7A、7b 不同的非半导体层
8a、8b、8c、8d 通孔
9 机械应力升高的预定位置
10 基于InP的衬底的第一表面的第一区域
11a、11b、11c 外延半导体层的第二表面的第二区域
12 介电保护层
13 预定通孔图案
14a、14b、14c 层堆叠的面向通孔的至少一个层的侧壁
α 侧壁相对于基于InP的衬底的第一表面的角度
15 介电层
16 金属层
17 金属层的第三表面
18 接触孔
19 金属层的第三表面的第三区域
20 基于聚合物的保护层的第四表面
21 压痕
22 突起
β 介电保护层的第四表面的接触角
t 介电保护层的厚度
23 具有突起的规则图案
24 光电系统
25 密封封装
具体实施方式
需要注意的是,虽然根据本公开的受环境保护的PIC 1的示例性非限制性实施例涉及一个基于聚合物的保护层,但本领域技术人员将能够在没有过度负担的情况下设想涉及超过一个基于聚合物的保护层的实施例和涉及一个或多个非基于聚合物的保护层的实施例,例如含硅层,例如氮化硅或氮氧化硅层,它们均落入本公开的范围内。
图1示出了根据本公开的受环境保护的光子集成电路(PIC)1的第一示例性非限制性实施例的一部分的横截面示意图。PIC 1包括基于磷化铟(基于InP)的衬底2,该衬底2具有第一表面3,该第一表面3被外延的基于InP的半导体层4部分覆盖,该外延的基于InP的半导体层4具有第二表面5,该第二表面5布置成背对衬底2的第一表面3。本领域技术人员将理解,根据PIC 1的具体要求,可以应用一个以上外延的基于InP的半导体层4。
包括两个不同非半导体层7a、7b的层堆叠6被布置成覆盖图1所示的衬底2的第一表面3和外延的基于InP的半导体层4的第二表面5。在层堆叠6的与衬底2的第一表面3接触的第一非半导体层7a中提供通孔8a。如上所述,通孔8a布置在预定位置9处,该预定位置9根据PIC 1的模型的机械应力模拟(例如FEM分析)而被识别为机械应力升高的位置。所述层堆叠6的第二非半导体层7b与基于InP的衬底的第一表面3的第一区域10接触,因为所述层堆叠6的第一非半导体层7a中的通孔8a提供到基于InP的衬底2的第一表面3的第一区域10的通道。
基于聚合物的保护层12被布置成覆盖所述层堆叠6并保护PIC 1免受环境污染物(例如灰尘颗粒和/或湿气)的影响。基于聚合物的保护层12被布置成部分地填充通孔8a,从而提供机械耦合结构或机械锚,这样,在层堆叠6的第二非半导体顶层7b和基于InP的衬底2的第一表面3之间提供机械连接。如上所述,机械锚能够通过重新分布机械应力来减少层堆叠6中的机械应力升高。因此,机械锚可减少在至少层堆叠6中形成的裂缝。此外,通过将层堆叠6向下连接到基于InP的衬底2的第一表面3,机械锚可减少层堆叠6的非半导体层7a、7b中的至少一个的至少部分分层。
基于聚合物的保护层12的厚度t可介于0.5μm至100μm之间,优选介于0.5μm至10μm之间。这样,厚度t应足以限制环境污染物的扩散,从而实现PIC 1的非密封封装。基于聚合物的保护层12优选为保形涂层或平面化涂层。这样,可以通过基于聚合物的保护层12实现PIC 1的充分密封。
基于以上内容,可以清楚地看出,PIC 1的基于聚合物的保护层12是一种多功能层,它为PIC 1提供了改进的可靠性和寿命。
图1显示,由于通孔8a仅设置在层堆叠6的与基于InP的衬底2的第一表面3接触的第一层7a中,所以基于聚合物的保护层12不与基于InP的衬底2的第一表面3直接接触,因为布置在层堆叠6的第一非半导体层7a和基于聚合物的保护层12之间的第二非半导体层7b没有被通孔8a中断。
此外,层堆叠6的第一非半导体层7a具有侧壁14a,该侧壁14a被布置成朝向通孔8a。侧壁14a具有差异表面(differential surface),即侧壁不具有尖角和不连续表面结构(例如,阶梯状突起和/或阶梯状凹痕)中的至少一种。以这种方式,可以减少并且优选地避免由于向层堆叠6的第一非半导体层7a提供单个通孔8a而导致的层堆叠6中的机械应力升高。通常,侧壁14a具有圆形、椭圆形和带有圆角的多边形中的一种。
第一非半导体层7a的侧壁14a相对于基于InP的衬底2的第一表面3以30°-90°范围内的角度α布置。通过在上述范围内调整层堆叠6的第一非半导体层7a的侧壁14a的角度α,可以进一步优化层堆叠6的至少第一非半导体层7a中的机械应力再分布。
图2显示了根据本公开的PIC 1的第二示例性非限制性实施例的一部分的横截面示意图,其中基于InP的衬底2的第一表面3完全覆盖外延的基于InP的半导体层。本领域技术人员将理解,根据PIC 1的具体要求,可以应用一个以上外延的基于InP的半导体层。
由于在层堆叠6的第一非半导体层7a中提供了穿孔或通孔8a,所以通孔8a提供了到外延的基于InP的半导体层4的第二表面5的第二区域11a的通道。注意,通过在层堆叠6的第一非半导体层7a中提供通孔8a,基于聚合物的保护层12不与外延的基于InP的半导体层4的第二表面5直接接触,因为布置在层堆叠6的第一非半导体层7a和基于聚合物的保护层12之间的第二非半导体层7b不被通孔8a中断。
基于聚合物的保护层12被布置成部分地填充通孔8a,从而提供如上所述的机械耦合结构或机械锚。基于聚合物的保护层12的厚度t也可以介于0.5μm和100μm之间,优选介于0.5μm和10μm之间,以限制环境污染物的扩散,从而实现PIC 1的非密封封装。
PIC 1的第二示例性非限制性实施例中的层堆叠6的第一非半导体层7a还具有侧壁14a,该侧壁14a被布置成朝向通孔8a,其中侧壁14a具有上述差异表面。此外,PIC 1的第二示例性非限制性实施例中的第一非半导体层7a的侧壁14a也相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6的至少第一非半导体层7a中的机械应力再分布。
图3示出了根据本公开的PIC 1的第三示例性非限制性实施例的一部分的横截面示意图。与图2中所示的PIC 1的第二示例性非限制性实施例的区别在于,层堆叠6的第一非半导体层7a具有根据预定通孔图案布置的两个通孔8b、8c。这两个通孔8b、8c提供到外延的基于InP的半导体层4的第二表面5的两个不同区域11b、11c的通道,这两个不同区域11b、11c与层堆叠6的第二非半导体层7b直接接触。
以与单独布置的通孔8a(如图1和图2中所示)类似的方式,第一非半导体层7a的两个侧壁14b、14c中的每一个侧壁具有上述差异表面,以避免由于向第一非半导体层7a提供这两个通孔8b、8c而在层堆叠6中产生应力升高。
此外,这两个侧壁14b、14c中的每一个侧壁相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6的至少第一非半导体层7a中的机械应力再分布。
图4A示出了根据本公开的尚未设置任何通孔的PIC的一部分的俯视示意图。PIC的层堆叠的至少所述两个不同非半导体层中机械应力升高的区域由填充有条纹的闭合轮廓表示。例如,可以通过执行PIC模型的机械应力模拟(例如FEM分析)来获得这些区域。也可以通过经验方法确定这些区域,例如通过失效分析调查。机械应力升高的区域能够识别出机械应力升高的位置9,在该位置9处可以提供通孔,这些通孔与本公开的介电保护层配合,能够重新分布机械应力,从而减少PIC 1的层堆叠6中产生的机械应力。如上所述,还可以考虑设计因素来确定提供通孔的位置。例如,可以确定通孔对PIC功能结构影响最小的位置。
图4B示出了根据本公开的PIC 1的第四示例性非限制性实施例的一部分的俯视示意图,该实施例基于图4A所示的PIC,并已通过向PIC提供按照预定通孔图案13布置的三个通孔8b、8c、8d进行了修改。通过考虑如图4A所示的机械应力升高区域,确定了通孔的实际数量及其相互布置的图案。图4B中所示的PIC 1的实施例的模型的机械应力模拟(例如FEM分析)可提供图4B中所示的结果升高的机械应力的修正分布。从所产生的升高的机械应力的修正分布可以清楚地看出,三个通孔8b、8c、8d与本公开的介电保护层结合已成功地重新分布了PIC 1的层堆叠6中的机械应力。
图5示出了根据本公开的PIC 1的第五示例性非限制性实施例的一部分的俯视示意图。根据本实施例,提供了一个单独的通孔8a,其与本公开的基于聚合物的保护层结合,使得机械应力能够重新分布。PIC 1第五实施例的模型的机械应力模拟(例如FEM分析)提供了图5所示的所得到的机械应力分布。
图6A示出了根据本公开的PIC 1的第六示例性非限制性实施例的一部分的横截面示意图。层堆叠6的第一非半导体层7a被介电层15覆盖,该介电层15作为层堆叠6的第二层,而介电第二层15被金属层16覆盖,金属层16作为层堆叠6的第三层。层堆叠6的第一非半导体层7a具有通孔8a。基于InP的衬底2的第一表面3的第一区域10与层堆叠6的介电第二层15直接接触。基于聚合物的保护层12部分填充通孔8a,从而提供上述机械耦合结构或机械锚。第一非半导体层7a的侧壁14a具有上述差异表面,以避免由于向第一非半导体层7a提供通孔8a而在层堆叠6中产生应力升高。此外,侧壁14a相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6的至少第一非半导体层7a中的机械应力再分布。
图6B示出了根据本公开的PIC 1的第七示例性非限制性实施例的一部分的横截面示意图。层堆叠6的第一非半导体层7a被介电层15覆盖,介电层15作为层堆叠6的第二层,而介电第二层15被金属层16覆盖,金属层16作为层堆叠6的第三层。层堆叠6的第一非半导体层7a具有通孔8a。基于InP的衬底2的第一表面3的第一区域10与层堆叠6的介电第二层15直接接触。基于聚合物的保护层12在机械应力升高的预定位置9处部分填充层堆叠6中的凹槽。这样,基于聚合物的保护层12和通孔8a的组合仍然提供上述机械耦合结构或机械锚。此外,第一非半导体层7a的侧壁14a具有上述差异表面,以避免由于向第一非半导体层7a提供通孔8a而在层堆叠6中产生应力升高。此外,侧壁14a相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6的至少第一非半导体层7a中的机械应力再分布。
图7A显示了根据本公开的PIC 1的第八示例性非限制性实施例的一部分的横截面示意图,其中通孔8a被提供给层堆叠6的所有非半导体层7a、15、16,从而允许基于聚合物的保护层12和基于InP的衬底2的第一表面3的第一区域10之间的直接接触。由于层堆叠6的所有非半导体层7a、15、16均设有通孔8a,因此基于聚合物的保护层12与基于InP的衬底2的第一表面3的第一区域10直接接触。这样,基于聚合物的保护层12和通孔8a的组合提供上述机械耦合结构或机械锚。由于在层堆叠6的所有非半导体层7a、15、16中提供通孔8a,因此这些层中的每一层的各自侧壁共同构成布置成面向通孔8a的总侧壁。显然,该总侧壁还具有差异表面,以避免由于向非半导体层7a、15、16提供通孔8a而在层堆叠6中产生应力升高。
此外,该总侧壁相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6中的机械应力再分布。
此外,金属层16具有第三表面17,该第三表面17被布置成背对衬底2的第一表面3。布置成覆盖金属层16的第三表面17的基于聚合物的保护层12具有接触孔18,该接触孔18被配置成提供到金属层16的第三表面17的第三区域19的通道。以此方式,可与金属层16的第三表面17的第三区域19建立电连接。
图7B显示了根据本公开的PIC 1的第九示例性非限制性实施例的一部分的横截面示意图,其中基于InP的衬底2的第一表面3覆盖有外延的基于InP的半导体层4。通孔8a被提供给层堆叠6的所有非半导体层7a、7b,从而允许基于聚合物的保护层12和外延的基于InP的半导体层4的第二表面5的第二区域11a之间直接接触。由于层堆叠6的所有非半导体层7a、7b均设有通孔8a,因此基于聚合物的保护层12与外延的基于InP的半导体层4的第二表面5的第二区域11a直接接触。这样,基于聚合物的保护层12和通孔8a的组合提供上述机械耦合结构或机械锚。由于在层堆叠6的所有非半导体层7a、7b中提供通孔8a,因此这些层中的每一层的各自侧壁共同构成布置成面向通孔8a的总侧壁。显然,该总侧壁还具有差异表面,以避免由于向非半导体层7a、7b提供通孔8a而在层堆叠6中产生应力升高。
此外,该总侧壁相对于基于InP的衬底2的第一表面3以在30°-90°范围内的角度α布置,以便进一步优化层堆叠6中的机械应力再分布。
此外,基于聚合物的保护层12具有第四表面20,该第四表面20被布置成背对基于InP的衬底2的第一表面3,其中第四表面20具有大于90°的接触角β。本领域技术人员将理解,例如具有至少50°的接触角的基于聚合物的表面被认为是疏水的,而亲水性的基于聚合物的表面具有小于50°的接触角。
图8A显示了根据本公开的PIC 1的第十示例性非限制性实施例的一部分的横截面示意图,其中基于聚合物的保护层12的第四表面20被布置成背对基于InP的衬底2的第一表面3,该第四表面20设置有凹痕21,这些凹痕21被布置成提供具有突起22的规则图案23,其中在基于InP的衬底2上施加基于聚合物的保护层12。由于具有突起22的规则图案23,基于聚合物的保护层12的所述第四表面20具有改进的疏水性。
图8B示出了图8A中所示的PIC 1的第十示例性非限制性实施例的一部分的示意性俯视图。可以清楚地看到具有突起22的规则图案23,其中具有突起22的规则图案23围绕基于聚合物的保护层12的、填充预定位置9处的通孔的部分。
图9示出了受环境保护的PIC的第十一示例性非限制性实施例的横截面示意图,其中PIC 1具有密封封装19。如上所述,密封封装19可以改善环境保护并因此改善PIC 1的使用寿命。本领域技术人员将理解,PIC还可以具有非密封封装(未示出)。在后一种情况下,也可以改善环境保护并因此改善PIC的使用寿命,但程度较小。
图10示出了用于电信应用的光电系统24的第一示例性非限制性实施例的示意图,该光电系统包括根据本公开的受环境保护的PIC 1。光电系统24例如可以是发射器、接收器、收发器、相干发射器、相干接收器和相干收发器之一。
本公开可概括为与受环境保护的光子集成电路也即PIC 1有关,该光子集成电路包括基于磷化铟的衬底2,该基于磷化铟的衬底2至少部分地覆盖有外延半导体层4。基于InP的衬底和/或外延层覆盖有层堆叠6,该层堆叠6包含不同非半导体层7a、7b。所述层堆叠6的至少第一层具有设置在预定位置9处的通孔8a。可通过通孔8a到达基于InP的衬底2或外延层4。所述PIC 1包括覆盖所述层堆叠的介电保护层12,从而提供机械耦合结构。所述保护层被配置为保护PIC免受环境污染物的影响。本公开还涉及包括所述PIC 1的光电系统24。
本领域技术人员将清楚,本公开的范围不限于前面讨论的实施例,而是在不偏离所附权利要求所定义的本公开范围的情况下,可以对其进行若干修正和修改。特别地,可以进行本公开各个方面的特定特征的组合。通过添加关于本公开的另一方面所描述的特征,可以进一步有利地增强本公开的一个方面。虽然已经在附图和说明书中详细说明和描述了本公开,但是这样的说明和描述仅被认为是说明性或示例性的,而不是限制性的。
本公开不限于所公开的实施例。通过研究附图、说明书和所附权利要求,本领域技术人员在实践要求保护的本公开时可以理解和实现对所公开的实施例的变化。在权利要求中,“包括”一词不排除其他步骤或要素,不定冠词“一”或“一个”不排除多个。在相互不同的从属权利要求中叙述某些措施这一事实并不表示这些措施的组合不能有利地使用。权利要求中的任何附图标记不应被解释为限制本公开的范围。
Claims (15)
1.一种受环境保护的光子集成电路,包括:
基于磷化铟InP的衬底(2),该基于InP的衬底(2)具有第一表面(3),所述第一表面(3)至少部分地被外延半导体层(4)覆盖,所述外延半导体层(4)具有第二表面(5),所述第二表面(5)布置成背对所述基于InP的衬底(2)的所述第一表面(3);
层堆叠(6),所述层堆叠(6)包括至少两个不同的非半导体层(7a、7b),所述层堆叠(6)被布置成覆盖所述基于InP的衬底(2)的所述第一表面(3)和/或所述外延半导体层(4)的所述第二表面(5),其中,
至少所述层堆叠(6)的与所述基于InP的衬底(2)的所述第一表面(3)和/或所述外延半导体层(4)的所述第二表面(5)接触的层具有设置在预定位置(9)的通孔(8a);和
能通过所述通孔(8a)到达所述基于InP的衬底(2)的所述第一表面(3)的第一区域(10)或所述外延半导体层(4)的所述第二表面(5)的第二区域(11);和
介电保护层(12),所述介电保护层(12)被布置成覆盖所述层堆叠(6),所述介电保护层(12)被布置成在所述预定位置(9)处至少部分填充所述层堆叠(6)中的所述通孔(8a)或凹槽,从而提供机械耦合结构,所述介电保护层(12)具有被配置为能够保护所述光子集成电路(1)免受环境污染物影响的材料特性和尺寸。
2.根据权利要求1所述的受环境保护的光子集成电路,其中至少所述层堆叠(6)中与所述基于InP的衬底(2)的所述第一表面(3)和/或所述外延半导体层(4)的所述第二表面(5)接触的所述层设置有至少两个通孔(8b、8c),所述至少两个通孔(8b、8c)按照预定通孔图案(13)布置。
3.根据权利要求1所述的受环境保护的光子集成电路,其中至少所述层堆叠(6)中与所述基于InP的衬底(2)的所述第一表面(3)和/或所述外延半导体层(4)的所述第二表面(5)接触的所述层具有布置成面向所述通孔(8a)的侧壁(14a),所述侧壁(14a)具有差异表面。
4.根据权利要求2所述的受环境保护的光子集成电路,其中至少所述层堆叠(6)中与所述基于InP的衬底(2)的所述第一表面(3)和/或所述外延半导体层(4)的所述第二表面(5)接触的所述层具有至少两个侧壁(14b、14c),所述至少两个侧壁(14b、14c)中的每一个被布置成面向根据所述预定通孔图案(13)布置的所述至少两个通孔(8b、8c)中的相应通孔,所述至少两个侧壁(14b、14c)中的每一个具有差异表面。
5.根据权利要求3或4所述的受环境保护的光子集成电路,其中所述侧壁(14a、14b、14c)相对于所述基于InP的衬底(2)的所述第一表面(3)以30°-90°范围内的角度α布置。
6.根据权利要求1所述的受环境保护的光子集成电路,其中所述层堆叠(6)包括介电层(15)和金属层(16)。
7.根据权利要求6所述的受环境保护的光子集成电路,其中所述金属层(16)具有第三表面(17),所述第三表面(17)被布置成背对所述基于InP的衬底(2)的所述第一表面(3),所述介电保护层(12)被布置成覆盖所述金属层(16)的所述第三表面(17),所述介电保护层(12)具有接触孔(18),所述接触孔(18)被配置为提供到所述金属层(16)的所述第三表面(17)的第三区域(19)的通道。
8.根据权利要求1所述的受环境保护的光子集成电路,其中所述介电保护层(12)是基于聚合物的层,其包括聚丙烯酸酯、聚碳酸酯、聚酰亚胺、聚氨酯、聚二甲苯、苯并环丁烯、聚硅氧烷和硅中的一种。
9.根据权利要求1所述的受环境保护的光子集成电路,其中所述介电保护层(12)包括有机添加剂和无机添加剂中的至少一种。
10.根据权利要求1所述的受环境保护的光子集成电路,其中所述介电保护层(12)包括第四表面(20),所述第四表面(20)被布置为背对所述基于InP的衬底(2)的所述第一表面(3),所述介电保护层(12)设置有凹痕(21),所述凹痕(21)布置成在所述第四表面(20)提供具有突起(22)的规则图案(23)。
11.根据权利要求10所述的受环境保护的光子集成电路,其中所述介电保护层(12)的所述第四表面(20)具有至少50°的接触角β。
12.根据权利要求1所述的受环境保护的光子集成电路,其中所述介电保护层(12)的厚度t介于0.5μm至100μm之间,优选介于0.5μm至10μm之间。
13.根据权利要求1所述的受环境保护的光子集成电路,其中所述介电保护层(12)为保形涂层或平面化涂层。
14.根据权利要求1所述的受环境保护的光子集成电路,其中所述光子集成电路(1)具有非密封封装和密封封装(25)中的一种。
15.一种光电系统,包括根据权利要求1所述的受环境保护的光子集成电路(1),其中所述光电系统(24)是发射器、接收器、收发器、相干发射器、相干接收器和相干收发器之一。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20216921.5A EP4020036A1 (en) | 2020-12-23 | 2020-12-23 | An environmentally protected photonic integrated circuit |
EP20216921.5 | 2020-12-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114660713A true CN114660713A (zh) | 2022-06-24 |
Family
ID=73857055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111583169.0A Pending CN114660713A (zh) | 2020-12-23 | 2021-12-22 | 光电系统和受环境保护的光子集成电路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220199553A1 (zh) |
EP (1) | EP4020036A1 (zh) |
JP (1) | JP7431795B2 (zh) |
CN (1) | CN114660713A (zh) |
TW (1) | TWI800994B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294018B1 (en) * | 1999-09-15 | 2001-09-25 | Lucent Technologies | Alignment techniques for epitaxial growth processes |
US20050239990A1 (en) * | 2003-12-25 | 2005-10-27 | Takahiro Higuchi | Curable resin composition for optical waveguide, curable dry film for formal optical waveguide, optical waveguide, and, method for forming optical waveguide |
US20070099111A1 (en) * | 2005-08-17 | 2007-05-03 | Naiini Ahmad A | Novel positive photosensitive polybenzoxazole precursor compositions |
US20130251948A1 (en) * | 2011-02-28 | 2013-09-26 | Research Foundation Of The City University Of New York | Polymer having superhydrophobic surface |
US20150076661A1 (en) * | 2012-03-18 | 2015-03-19 | Effect Photonics B.V. | Assembly and a chip package |
JP2016184680A (ja) * | 2015-03-26 | 2016-10-20 | 住友電気工業株式会社 | 半導体光素子 |
JP2018092836A (ja) * | 2016-12-06 | 2018-06-14 | 矢崎総業株式会社 | 端子付き電線、端子付き電線の製造方法、及び、ワイヤハーネス |
CN109425931A (zh) * | 2017-08-29 | 2019-03-05 | 瞻博网络公司 | 平滑波导结构和制造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6845184B1 (en) * | 1998-10-09 | 2005-01-18 | Fujitsu Limited | Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making |
US7006719B2 (en) * | 2002-03-08 | 2006-02-28 | Infinera Corporation | In-wafer testing of integrated optical components in photonic integrated circuits (PICs) |
JPWO2007105593A1 (ja) * | 2006-03-13 | 2009-07-30 | 日本電気株式会社 | フォトダイオード、およびその製造方法、ならびに光通信デバイスおよび光インタコネクションモジュール |
CN100595936C (zh) * | 2007-01-31 | 2010-03-24 | 李崇华 | 具有一层状微光学结构的微光学基板及发光二极管 |
JP2009010260A (ja) * | 2007-06-29 | 2009-01-15 | Fujikura Ltd | 半導体装置 |
JP2009016619A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | 半導体装置及びその製造方法 |
TW201113985A (en) * | 2009-06-10 | 2011-04-16 | Coretek Opto Corp | Header structure of opto-electronic element and opto-electronic element using the same |
CN102498542B (zh) * | 2009-09-04 | 2016-05-11 | 住友化学株式会社 | 半导体基板、场效应晶体管、集成电路和半导体基板的制造方法 |
US8912017B2 (en) * | 2011-05-10 | 2014-12-16 | Ostendo Technologies, Inc. | Semiconductor wafer bonding incorporating electrical and optical interconnects |
JP2015005533A (ja) * | 2011-10-21 | 2015-01-08 | 富士フイルム株式会社 | 放射線画像撮影装置 |
WO2013184556A1 (en) * | 2012-06-05 | 2013-12-12 | President And Fellows Of Harvard College | Ultra-thin optical coatings and devices and methods of using ultra-thin optical coatings |
TWI524487B (zh) * | 2013-03-06 | 2016-03-01 | 穩懋半導體股份有限公司 | 結合基板通孔與金屬凸塊之半導體晶片之製程方法 |
US9728671B2 (en) * | 2014-11-14 | 2017-08-08 | International Business Machines Corporation | Monolithic nano-cavity light source on lattice mismatched semiconductor substrate |
US10163974B2 (en) * | 2017-05-17 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming absorption enhancement structure for image sensor |
US11262605B2 (en) * | 2017-08-31 | 2022-03-01 | Lightwave Logic Inc. | Active region-less polymer modulator integrated on a common PIC platform and method |
-
2020
- 2020-12-23 EP EP20216921.5A patent/EP4020036A1/en active Pending
-
2021
- 2021-11-18 TW TW110142987A patent/TWI800994B/zh active
- 2021-12-03 US US17/541,374 patent/US20220199553A1/en active Pending
- 2021-12-21 JP JP2021206567A patent/JP7431795B2/ja active Active
- 2021-12-22 CN CN202111583169.0A patent/CN114660713A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294018B1 (en) * | 1999-09-15 | 2001-09-25 | Lucent Technologies | Alignment techniques for epitaxial growth processes |
US20050239990A1 (en) * | 2003-12-25 | 2005-10-27 | Takahiro Higuchi | Curable resin composition for optical waveguide, curable dry film for formal optical waveguide, optical waveguide, and, method for forming optical waveguide |
US20070099111A1 (en) * | 2005-08-17 | 2007-05-03 | Naiini Ahmad A | Novel positive photosensitive polybenzoxazole precursor compositions |
US20130251948A1 (en) * | 2011-02-28 | 2013-09-26 | Research Foundation Of The City University Of New York | Polymer having superhydrophobic surface |
US20150076661A1 (en) * | 2012-03-18 | 2015-03-19 | Effect Photonics B.V. | Assembly and a chip package |
JP2016184680A (ja) * | 2015-03-26 | 2016-10-20 | 住友電気工業株式会社 | 半導体光素子 |
JP2018092836A (ja) * | 2016-12-06 | 2018-06-14 | 矢崎総業株式会社 | 端子付き電線、端子付き電線の製造方法、及び、ワイヤハーネス |
CN109425931A (zh) * | 2017-08-29 | 2019-03-05 | 瞻博网络公司 | 平滑波导结构和制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI800994B (zh) | 2023-05-01 |
JP2022100276A (ja) | 2022-07-05 |
TW202240223A (zh) | 2022-10-16 |
EP4020036A1 (en) | 2022-06-29 |
US20220199553A1 (en) | 2022-06-23 |
JP7431795B2 (ja) | 2024-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11948895B2 (en) | Semiconductor package structure | |
US9196754B2 (en) | Chip package and fabrication method thereof | |
CN108428802B (zh) | 一种显示面板及其封装方法、oled装置 | |
US10287161B2 (en) | Stress isolation features for stacked dies | |
US10153237B2 (en) | Chip package and method for forming the same | |
TWI626717B (zh) | 半導體封裝結構 | |
US8487428B2 (en) | Method and system for providing a reliable semiconductor assembly | |
US9786609B2 (en) | Stress shield for integrated circuit package | |
US11705430B2 (en) | Semiconductor package including mold layer having curved cross-section shape | |
EP3418941B1 (en) | Fingerprint recognition module and fingerprint recognition chip packaging structure | |
US20130328191A1 (en) | Cte adaption in a semiconductor package | |
US11569181B2 (en) | Mitigating moisture-driven degradation of features designed to prevent structural failure of semiconductor wafers | |
CN109920772B (zh) | 封装结构及其形成方法 | |
CN114660713A (zh) | 光电系统和受环境保护的光子集成电路 | |
US10468541B2 (en) | Semiconductor device with through-substrate via and corresponding method of manufacture | |
TWI836371B (zh) | 光子積體電路及包含其之光電系統 | |
JP2013175492A (ja) | 半導体装置およびその製造方法 | |
CN109411630B (zh) | 显示面板以及显示装置 | |
TW202300964A (zh) | 光子積體電路及包含其之光電系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |