CN114649231A - 测试装置及测试方法 - Google Patents
测试装置及测试方法 Download PDFInfo
- Publication number
- CN114649231A CN114649231A CN202011610046.7A CN202011610046A CN114649231A CN 114649231 A CN114649231 A CN 114649231A CN 202011610046 A CN202011610046 A CN 202011610046A CN 114649231 A CN114649231 A CN 114649231A
- Authority
- CN
- China
- Prior art keywords
- test
- testing
- targets
- ports
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 227
- 238000010998 test method Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 abstract description 27
- 230000008569 process Effects 0.000 abstract description 13
- 239000000523 sample Substances 0.000 description 28
- 230000010354 integration Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 108010053070 Glutathione Disulfide Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- YPZRWBKMTBYPTK-BJDJZHNGSA-N glutathione disulfide Chemical compound OC(=O)[C@@H](N)CCC(=O)N[C@H](C(=O)NCC(O)=O)CSSC[C@@H](C(=O)NCC(O)=O)NC(=O)CC[C@H](N)C(O)=O YPZRWBKMTBYPTK-BJDJZHNGSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31901—Analysis of tester Performance; Tester characterization
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
本发明涉及一种测试装置及测试方法,包括置放晶圆于测试装置的工作平台上,再经由该测试装置的移动组件,将该测试装置的电路板相对该工作平台位移,以令该电路板的至少两个测试端口分别检测该晶圆的两个芯片,且该两测试端口具有不同的测试功能,故于晶圆检测过程中,仅以单一测试装置即可进行多项检测作业。
Description
技术领域
本发明有关一种电性检测装置,尤指一种可用于探针卡的测试装置及测试方法。
背景技术
目前晶圆于入料时需进行多种电性测试,以判定晶圆中的各芯片的品质等级。
然而,于目前的测试机台及对应的探针卡中,单一测试站仅能进行一种电性测试,若受测晶圆需进行多种电性测试时,就需架设多处测试站以完成晶圆的入料检验,故于现况中,多处测试站的检测作业需增加机台的购置费用,大幅增加该晶圆的制程成本及制程时间。
此外,每完成一个测试站,将获取一个记录数据,而经过多处测试站后,即可储存多份记录数据于数据库中,以供该晶圆的后续制程应用。
然而,该晶圆的后续制程若需应用该些记录数据时,需先进行该数据库的撷取动作及数据整合动作,故当累积多次撷取动作及数据整合动作后,也严重影响该晶圆的后续制程的时间,造成产能瓶颈。
因此,如何克服上述现有技术的种种问题,实已成目前亟欲解决的课题。
发明内容
为解决上述问题,本发明提供一种测试方法及测试装置,于晶圆检测过程中,仅以单一测试装置即可进行多项检测作业。
本发明的测试装置包括:工作平台,其供置放多个目标物;一电路板,其具有多个测试端口,其中,该多个测试端口具有不同的测试功能;以及移动组件,其相对该工作平台位移该电路板,以令该多个测试端口检测该工作平台上不同的该目标物。
本发明还提供一种测试方法,包括:置放多个目标物于一工作平台上;经由一移动组件,将一具有多个测试端口的电路板相对该工作平台位移,以令该多个测试端口分别检测该工作平台上不同的该目标物,其中,该多个测试端口具有不同的测试功能。
前述的测试装置及测试方法中,复包括整合该多个测试端口对于单一该目标物的测试结果,以整合成该目标物的品质等级。例如,经由一通讯连接该电路板的分析处理装置,以将该多个测试端口对于单一该目标物的测试结果整合成该目标物的品质等级。
前述的测试装置及测试方法中,该多个测试端口的至少两者该测试端口呈间隔并排配置或并排邻接配置。
前述的测试装置及测试方法中,该多个目标物为阵列排设,且该多个测试端口的至少两者对应不同排的该目标物而呈对角线方向配置。
前述的测试装置及测试方法中,该多个测试端口的至少两者的中心之间的轴向间隔距离为n个目标物的宽度,且n为正整数。
前述的测试装置及测试方法中,该多个目标物为阵列排设,以令该移动组件的移动路径基于该阵列的各排为类S形路径。
前述的测试装置及测试方法中,该多个目标物为阵列排设,以令移动组件的移动路径基于该阵列的各排为同向路径。
前述的测试装置及测试方法中,该移动组件基于该工作平台多轴向移动该电路板。
由上可知,本发明的测试装置及测试方法中,主要经由在单一测试装置之处,于其单一电路板上配置多个测试端口,以同时对多个目标物进行不同的功能测试,故相比于现有技术,本发明仅以单一测试装置即可进行多项检测作业,因而能达到节省测试站的目的,以大幅减少机台的购置费用而降低该目标物的制程成本,且能增加厂房利用率,并能大幅缩短该目标物的整体制程时间而提升产能。
此外,本发明于每完成单一测试端口对于该目标物的检测后,立即暂存其测试结果的相关资讯,待该目标物完成该电路板的所有测试端口的检测后,即可将单一测试装置的多种测试结果的相关资讯进行整合,以快速整合输出一整合资讯,供该目标物的后续制程直接使用,故相比于现有技术,本发明的目标物于后续制程中若需应用该些测试结果的相关资讯时,能立即获取该整合资讯,而无需进行如现有技术的数据库撷取动作及数据整合动作,以利于加速该目标物的后续制程的时间,因而能大幅提升产能。
附图说明
图1为本发明的测试装置的前视平面示意图。
图1’为图1的目标物的上视平面示意图。
图2为图1的电路板的上视平面示意图。
图2A、图2B及图2C为图2的其它实施例的上视平面示意图。
图3A至图3D为本发明的测试方法的图解流程示意图。
图4A、图4B、图4C及图4D为本发明的测试装置的移动组件的移动路径的不同实施例的上视平面示意图。
图5为本发明的测试装置的另一实施例的局部上视平面示意图。
附图标记说明
1:测试装置
1’:晶圆
1a:工作平台
1b:移动组件
1c:分析处理装置
10:电路板
10a:第一测试端口
10b:第二测试端口
10c:第三测试端口
11:第一探针结构
12:第二探针结构
9,9’,9”,91,92,93,94,95,96,9a,9b,9c,9d,9e,9f:目标物
D:轴向间隔距离
L,L’:移动路径
W:宽度
X1:箭头方向。
具体实施方式
以下经由特定的具体实施例说明本发明的实施方式,于本领域技术人员可由本说明书所揭示的内容轻易了解本发明的其他优点及功效。
须知,本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语,也仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本发明可实施的范畴。
图1为本发明的测试装置1的示意图。于本实施例中,该测试装置1用以检测具有多个目标物9(如图1’所示)的晶圆1’的电性功能。
如图1所示,所述的测试装置1包括:一工作平台1a、一电路板10以及一用以位移该电路板10的移动组件1b。
于本实施例中,该测试装置1为探针机台(prober),以于该工作平台1a上置放多个目标物9。
此外,该目标物9为芯片,其类型为光学转阻放大器(Optical Trans-ImpedanceAmplifiers,简称TIA),且该多个目标物9为阵列排设以呈现晶圆1’的实施例,如图1’所示的尚未切单该晶圆1’的状态。
所述的电路板10设有多个测试端口,于本实施例中包含有一第一测试端口10a及一第二测试端口10b,如图2所示,以令该第一测试端口10a与该第二测试端口10b分别检测不同功能,例如,该第一测试端口10a可用于测试直流电(DC)的电压及电流的检测,而该第二测试端口10b可用于测试高频或高速等性能射频(RF)检测。
于本实施例中,该电路板10可为用于测试晶圆/芯片的探针卡(Probe card)或用于测试封装件的测试载板(Load board)等可供测试机台用的板块,且该第一测试端口10a配置有多个第一探针结构11,而该第二测试端口10b配置有多个该第一探针结构11与多个第二探针结构12。例如,该第一测试端口10a及第二测试端口10b均为开口状,且该第一测试端口10a的开口轮廓与该第二测试端口10b的开口轮廓可相同(如图2所示的矩形)或不相同。
此外,该第一探针结构11的构造及用途均不同于该第二探针结构12的构造及用途。例如,该第一探针结构11为悬臂式探针结构,以测试该目标物9的DC电压及电流,且该第二探针结构12为射频(RF)探针结构,以测试该目标物9的高频或高速等性能,其中,该第二测试端口10b的多个第二探针结构12的排设方式可基于该目标物9的电性接点而呈现为GSG(Ground-Signal-Ground)、GSSG、GSGSG或其它形式等,且该第二测试端口10b仅需配置少量第一探针结构11,以作为DC偏压针供电。
另外,该多个目标物9为阵列排设,且该第一测试端口10a与该第二测试端口10b均为长方形开口状,故该第一测试端口10a与该第二测试端口10b的相对位置可为左右配置(如图2所示)或前后配置(如图2A所示),使该第一测试端口10a与该第二测试端口10b对应同一排的该目标物91,93(如图3C所示);或者,该第一测试端口10a与该第二测试端口10b的相对位置可为对角线配置(如图2B所示),使该第一测试端口10a与该第二测试端口10b对应不同排的该目标物9(如图3D所示的假想线)。
所述的移动组件1b用以固设该电路板10,以基于该工作平台1a沿前后左右上下等轴向移动该电路板10。
于本实施例中,该移动组件1b可为机械手臂、多个轴向滑动件或其它适当机构,以位移该电路板10至适当位置,使该第一探针结构11及该第二探针结构12同时分别接触不同目标物9,9’的电性接点。例如,于单一次检测作业中,该电路板10可同时完成两个目标物9,9’的不同功能的检测。
因此,该第一测试端口10a与该第二测试端口10b的排设位置需对应该些目标物9,9’的排设位置。例如,该第一测试端口10a的中心与该第二测试端口10b的中心之间的轴向间隔距离D为n个目标物9”的宽度W(如图1’及图2所示,即D=nW),其中,n为正整数。可以理解的是,该第一测试端口10a与该第二测试端口10b之间的轴向间隔距离为单一个目标物9”的宽度W时,两者将呈相邻接配置(如图2C所示),使该电路板10可同时完成相邻两目标物9,9”的不同功能的检测。
此外,该电路板10经由该移动组件1b进行移动,以完成每一目标物9,9’的多种(如两种)检测作业。
另外,该测试装置1复包括一通讯连接该电路板10的分析处理装置1c,如电脑,以整合该多个测试端口对于单一该目标物9的测试结果。因此,如图1’所示,每一目标物9,9’,9”在完成多个测试端口(如该第一测试端口10a与该第二测试端口10b)的检测作业后,该分析处理装置1c将进行检测结果的整合作业,以将单一目标物9,9’,9”的至少两种检测结果(如DC与RF等性能)整合成一整合资讯,其包含该目标物9,9’,9”的品质等级(如bin code形式的信号)。
图3A至图3D为本发明的测试方法的局部上视示意图。于本实施例中,经由该测试装置1进行该测试方法,故请一并参考图1及图2。
如图3A所示,将该晶圆1’置放于该工作平台1a上,且经由该移动组件1b位移该电路板10至适当位置,使该第二测试端口10b对位于该晶圆1’的第一位置的目标物91上,以令该第二探针结构12接触该第一位置的目标物91而对该第一位置的目标物91进行高频或高速等性能的检测。
于本实施例中,该第一测试端口10a与该第二测试端口10b之间的轴向间隔距离D为至少一个目标物的宽度W(如图3C所示的两个目标物的宽度W),故此时,该第一测试端口10a位于该晶圆1’的边缘的外围区域。
此外,当该第一位置的目标物91完成测试后,该电路板10将输出该第一位置的目标物91的RF性能测试结果(其定义为第二测试结果)至该分析处理装置1c中。
如图3B所示,待该第二探针结构12完成该第一位置的目标物91的检测作业后,经由该移动组件1b直线横向(如图3A所示的箭头方向X1)位移该电路板10,使该第二测试端口10b对位于该晶圆1’的第二位置的目标物92上,以令该第二探针结构12对该第二位置的目标物92进行高频或高速等性能的检测,此时,该第一测试端口10a仍位于该晶圆1’的边缘的外围区域。
同理地,当该第二位置的目标物92完成测试后,该电路板10将输出第二位置的目标物92的RF性能测试结果(其定义为第二测试结果)至该分析处理装置1c中。
如图3C所示,待该第二探针结构12完成该第二位置的目标物92的检测作业后,经由该移动组件1b直线横向位移该电路板10至适当位置,使该第二测试端口10b对位该晶圆1’的第三位置的目标物93,以令该第二探针结构12对该第三位置的目标物93进行高频或高速等性能的检测,此时,该第一测试端口10a对位该晶圆1’的第一位置的目标物91,以令该第一探针结构11接触该第一位置的目标物91而对该第一位置的目标物91进行DC电压及电流等性能的检测。
于本实施例中,当该第一位置的目标物91完成该第一测试端口10a的测试作业后,该电路板10将输出第一位置的目标物91的DC性能测试结果(其定义为第一测试结果)至该分析处理装置1c中,当该分析处理装置1c判断该第一位置的目标物91皆已取得第一测试结果与第二测试结果的信号,即可整合该第一位置的目标物91的第一测试结果与第二测试结果,以产生该第一位置的目标物91的品质等级的信号(bin code)。
如图3D所示,当该第一探针结构11完成对该第一位置的目标物91的检测及该第二探针结构12完成对该第三位置的目标物93的检测后,经由该移动组件1b直线横向位移该电路板10,使该第一测试端口10a与第二测试端口10b依序进行该晶圆1’的各位置的目标物91,92,93,94,95,96的检测。因此,当该第一测试端口10a完成该晶圆1’的第一排的最后(第六)位置的目标物96的DC检测后,即完成该晶圆1’的第一排的各位置的目标物91,92,93,94,95,96的检测作业,此时,该第二测试端口10b位于该晶圆1’的边缘的外围区域,且该分析处理装置1c整合出第一排的各位置的目标物91,92,93,94,95,96的品质等级。
于本实施例中,该移动组件1b的移动路径L基于该些目标物9的阵列排设的各排而为类S形路径,如图4A所示,故于图3D所示的由左向右的移动路径L进行检测后,该晶圆1’的第二排的检测顺序将依据该移动组件1b的移动路径L而为由右向左的各位置的目标物9a,9b,9c,9d,9e,9f。应可理解地,有关该移动组件1b的移动路径L,L’可依需求设计,如图4A至图4B所示的类S形路径或如图4C至图4D所示的同向路径,甚至可设计呈无规律性路径,并无特别限制。
因此,本发明的测试方法中,主要经由在单一测试装置1上,于其单一电路板10上配置至少二个测试端口(如第一测试端口10a与第二测试端口10b),以同时对至少二目标物9,9’进行不同的功能测试,故相比于现有技术,本发明仅以单一测试站(如该测试装置1)即可进行多项检测作业,因而能达到节省测试站的目的,以大幅减少机台的购置费用而降低该晶圆1’的制程成本,且能增加厂房利用率,并能大幅缩短该晶圆1’的整体制程时间而提升产能。
此外,本发明的测试方法中,于每完成单一个测试端口(如第一测试端口10a或第二测试端口10b)对于该目标物9,9’的检测后,立即暂存其测试结果的相关资讯于该分析处理装置1c中,待该目标物9,9’完成该电路板10的所有测试端口的检测后,即可通过该分析处理装置1c将单一测试站(如该测试装置1)的多种测试结果的相关资讯进行整合,以快速整合输出一包含品质等级信号的整合资讯,供该晶圆1’的后续制程直接使用,故相比于现有技术,本发明的晶圆1’于后续制程中若需应用该些测试结果的相关资讯时,能立即从该分析处理装置1c中获取该整合资讯,而无需进行如现有技术的数据库撷取动作及数据整合动作,以利于加速该晶圆1’的后续制程的时间,因而能大幅提升产能。
应可理解地,单一该电路板10可依需求制作出更多个测试端口,如图5所示的第一测试端口10a、第二测试端口10b及第三测试端口10c,其中,所增设的该第三测试端口10c用以测试低频性能,以提升单一测试站(如该测试装置1)的测试效能,而提升单一目标物9的整体检测效率(例如,习知单一芯片需经过十个测试站,本发明的目标物9只需经过三至四个测试站),故有关该电路板10的测试端口的数量只需至少两个即可,而无特别限制。
综上所述,本发明的测试装置及测试方法中,经由该测试装置的电路板上配置多个测试端口,以同时对多个目标物进行不同的功能测试,故本发明仅以单一测试装置即可进行多项检测作业,因而能达到节省测试站的目的,以大幅减少机台的购置费用而降低该目标物的制程成本,且能增加厂房利用率,并能大幅缩短该目标物的整体制程时间而提升产能。
此外,本发明于每完成单一测试端口对于该目标物的检测后,立即暂存其测试结果的相关资讯于该分析处理装置中,待该目标物完成该电路板的所有测试端口的检测后,即可将该测试装置的多种测试结果的相关资讯进行整合,以快速整合输出整合结果,供该目标物的后续制程直接使用,故本发明的目标物于后续制程中若需应用该些测试结果的相关资讯时,能立即获取该整合结果,以利于加速该目标物的后续制程的时间,因而能大幅提升产能。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (18)
1.一种测试装置,其特征在于,包括:
工作平台,其供置放多个目标物;
一电路板,其具有多个测试端口,其中,该多个测试端口具有不同的测试功能;以及
移动组件,其相对该工作平台位移该电路板,以令该多个测试端口检测该工作平台上不同的该目标物。
2.如权利要求1所述的测试装置,其特征在于,该测试装置还包括通讯连接该电路板的分析处理装置,以整合该多个测试端口对于单一该目标物的测试结果。
3.如权利要求2所述的测试装置,其特征在于,该分析处理装置将该多个测试端口对于单一该目标物的测试结果整合成该目标物的品质等级。
4.如权利要求1所述的测试装置,其特征在于,该多个测试端口的至少两者呈间隔并排配置或并排邻接配置。
5.如权利要求1所述的测试装置,其特征在于,该多个目标物为阵列排设,且该多个测试端口的至少两者对应不同排的该目标物而呈对角线方向配置。
6.如权利要求1所述的测试装置,其特征在于,该多个测试端口的至少两者的中心之间的轴向间隔距离为n个目标物的宽度,且n为正整数。
7.如权利要求1所述的测试装置,其特征在于,该多个目标物为阵列排设,以令该移动组件的移动路径基于该阵列的各排而呈类S形路径。
8.如权利要求1所述的测试装置,其特征在于,该多个目标物为阵列排设,以令移动组件的移动路径基于该阵列的各排而呈同向路径。
9.如权利要求1所述的测试装置,其特征在于,该移动组件基于该工作平台多轴向移动该电路板。
10.一种测试方法,其特征在于,包括:
置放多个目标物于一工作平台上;以及
经由一移动组件,将一具有多个测试端口的电路板相对该工作平台位移,以令该多个测试端口分别检测该工作平台上不同的该目标物,其中,该多个测试端口具有不同的测试功能。
11.如权利要求10所述的测试方法,其特征在于,该测试方法包括整合该多个测试端口对于单一该目标物的测试结果。
12.如权利要求11所述的测试方法,其特征在于,该测试方法包括将该多个测试端口对于单一该目标物的测试结果整合成该目标物的品质等级。
13.如权利要求10所述的测试方法,其特征在于,该多个测试端口的至少两者呈间隔并排配置或并排邻接配置。
14.如权利要求10所述的测试方法,其特征在于,该多个目标物为阵列排设,且该多个测试端口的至少两者对应不同排的该目标物而呈对角线方向配置。
15.如权利要求10所述的测试方法,其特征在于,该多个测试端口的至少两者的中心之间的轴向间隔距离为n个目标物的宽度,且n为正整数。
16.如权利要求10所述的测试方法,其特征在于,该多个目标物为阵列排设,以令该移动组件的移动路径基于该阵列的各排而呈类S形路径。
17.如权利要求10所述的测试方法,其特征在于,该多个目标物为阵列排设,以令移动组件的移动路径基于该阵列的各排而呈同向路径。
18.如权利要求10所述的测试方法,其特征在于,该移动组件基于该工作平台多轴向移动该电路板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109145278 | 2020-12-21 | ||
TW109145278A TWI790515B (zh) | 2020-12-21 | 2020-12-21 | 測試裝置及測試方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114649231A true CN114649231A (zh) | 2022-06-21 |
Family
ID=81991744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011610046.7A Pending CN114649231A (zh) | 2020-12-21 | 2020-12-30 | 测试装置及测试方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11513152B2 (zh) |
CN (1) | CN114649231A (zh) |
TW (1) | TWI790515B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5585738A (en) * | 1994-03-31 | 1996-12-17 | Tokyo Electron Limited | Probe system having vertical height detection and double focal image pickup coinciding with probe contact in height adjustment |
TWI228597B (en) * | 2004-02-25 | 2005-03-01 | Nat Applied Res Laboratories | Device monitor for RF and DC measurements |
JP4413130B2 (ja) * | 2004-11-29 | 2010-02-10 | Okiセミコンダクタ株式会社 | プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置 |
US7733106B2 (en) * | 2005-09-19 | 2010-06-08 | Formfactor, Inc. | Apparatus and method of testing singulated dies |
JP5370370B2 (ja) * | 2008-12-26 | 2013-12-18 | 富士通セミコンダクター株式会社 | プローバ、試験装置、及び半導体チップの検査方法 |
JP5735856B2 (ja) * | 2011-05-18 | 2015-06-17 | ラピスセミコンダクタ株式会社 | 半導体チップ及び半導体チップの検査方法 |
US9857413B2 (en) * | 2014-07-02 | 2018-01-02 | Avery Dennison Retail Information Services, Llc | Systems and methods for testing RFID straps |
US10180486B2 (en) * | 2016-03-16 | 2019-01-15 | Formfactor Beaverton, Inc. | Test standards and methods for impedance calibration of a probe system, and probe systems that include the test standards or utilize the methods |
US10754000B2 (en) * | 2018-08-07 | 2020-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-probe ferromagnetic resonance (FMR) apparatus for wafer level characterization of magnetic films |
-
2020
- 2020-12-21 TW TW109145278A patent/TWI790515B/zh active
- 2020-12-30 CN CN202011610046.7A patent/CN114649231A/zh active Pending
-
2021
- 2021-02-04 US US17/167,608 patent/US11513152B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11513152B2 (en) | 2022-11-29 |
TW202225699A (zh) | 2022-07-01 |
TWI790515B (zh) | 2023-01-21 |
US20220196731A1 (en) | 2022-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109860069B (zh) | 晶圆的测试方法 | |
US8622752B2 (en) | Probe-card interposer constructed using hexagonal modules | |
KR102126097B1 (ko) | 대량 병렬 다중 웨이퍼 테스트를 위한 방법 및 장치 | |
CN101657894B (zh) | 用于单切管芯测试的方法和装置 | |
CN102401873A (zh) | 一种rfid高频芯片四通道测试装置及方法 | |
CN104217420A (zh) | 检测图像中的重复图案的方法及装置 | |
CN102214552A (zh) | 一种用于多site并行测试的site良率统计方法 | |
US20150268271A1 (en) | Multidirectional semiconductor arrangement testing | |
US20080278186A1 (en) | Pipeline test apparatus and method | |
US5694050A (en) | Multiprobing semiconductor test method for testing a plurality of chips simultaneously | |
CN114649231A (zh) | 测试装置及测试方法 | |
CN112014604A (zh) | 一种晶圆测试装置、测试系统及测试方法 | |
CN112683161A (zh) | 一种探针卡平整度检测方法 | |
US20070216429A1 (en) | Probe card, method of designing the probe card, and method of testing semiconductor chips using the probe card | |
CN116183985A (zh) | 用于晶圆测试的探针卡、测试系统及测试方法 | |
CN114755556A (zh) | 一种多工位高速测试装置及方法 | |
CN102222632A (zh) | 晶圆测试方法及装置 | |
KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
US8278958B2 (en) | Semiconductor test system and method | |
CN208780782U (zh) | 一种芯片多工位测试系统 | |
CN102053217A (zh) | 晶圆中断测试后再工事时快速处理的方法 | |
CN201852913U (zh) | 一种rfid高频芯片四通道测试装置 | |
CN216037209U (zh) | 一种预防跳工序装置 | |
CN205749751U (zh) | 一种nfc/wpc二合一线圈的检测装置 | |
CN103809099A (zh) | 晶圆探针测试次数的检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |