CN114637709A - 一种通过spi控制接口直接执行串行flash程序的方法及模块 - Google Patents

一种通过spi控制接口直接执行串行flash程序的方法及模块 Download PDF

Info

Publication number
CN114637709A
CN114637709A CN202210167864.7A CN202210167864A CN114637709A CN 114637709 A CN114637709 A CN 114637709A CN 202210167864 A CN202210167864 A CN 202210167864A CN 114637709 A CN114637709 A CN 114637709A
Authority
CN
China
Prior art keywords
flash
module
access
read
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210167864.7A
Other languages
English (en)
Other versions
CN114637709B (zh
Inventor
黄璐
冯华星
冯宇鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd
Original Assignee
HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd filed Critical HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd
Priority to CN202210167864.7A priority Critical patent/CN114637709B/zh
Publication of CN114637709A publication Critical patent/CN114637709A/zh
Application granted granted Critical
Publication of CN114637709B publication Critical patent/CN114637709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

本发明公开了一种通过SPI控制接口直接执行串行FLASH程序的方法及模块；该SPI控制接口可以工作在编程模式或执行模式，在执行模式时具有指令预取功能；预取缓存模块配合处理器的指令缓存特性，可以有效减少对FLASH重新进行访问的次数；节省了每次重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间，极大程度的提高了从FLASH直接执行程序的效率。同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。

Description

一种通过SPI控制接口直接执行串行FLASH程序的方法及模块
技术领域
本发明涉及集成电路数据存储及传输技术领域，特别是涉及一种通过SPI控制接口直接执行串行FLASH程序的方法及模块。
背景技术
在现在的芯片发展趋势下，软件功能越来越复杂，实现功能所需要的代码量越来越大。为了满足代码的存放和可更新需求，高性能MCU芯片一般通过外挂一个大容量FLASH来弥补存储空间的不足。由于并行FLASH管脚太多不利于集成，一般使用的是串行FLASH。
如果要使用FLASH中存放的代码，一种处理方式是将FLASH内的代码读到系统RAM中再执行，这就需要额外的代码加载时间和相应的RAM空间。一种是使用XIP技术直接在FLASH中执行代码，主要的缺点就是FLASH读取速度太慢影响程序执行效率。
考虑到现在的处理器都有指令缓存模块（I-Cache）来加快程序执行，可以在SPI控制接口中配合增加指令预取的功能，结合QUAD SPI的四线传输，大幅改善直接从FLASH读取指令的速度，达到成本和性能的平衡。
例如，一种在中国专利文献上公开的“一种串行FLASH与读卡芯片共用数据传输接口的电子锁板卡”，其公告号CN211087339U，包括单片机最小系统以及与所述单片机最小系统中的单片机通信连接的串行FLASH和读卡芯片，所述串行FLASH和读卡芯片的时钟输入、数据输入以及数据输出接口分别共用单片机的三个输入输出引脚，串行Flash的芯片选择输入端、读卡芯片的芯片选择输入端分别连接单片机的两个片选控制引脚。该实用新型通过串行FLASH与读卡芯片共用数据接口，提高单片机I/O资源利用率，增加电子锁内存存储量，可以增加更多软件功能为后期功能扩展提供可扩展空间，不需要更换多管脚的单片机，不会导致成本增加。然而针对FLASH读取过程中本身速度较慢的情况仍然没有任何的改善效果。
发明内容
针对现有技术下FLASH读取速度太慢的问题，提供了一种通过SPI控制接口直接执行串行FLASH程序的方法及模块；该SPI控制接口可以工作在编程模式或执行模式，在执行模式时具有指令预取功能；预取缓存模块配合处理器的指令缓存特性，可以有效减少对FLASH重新进行访问的次数；节省了每次重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间，极大程度的提高了从FLASH直接执行程序的效率。同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。
本发明的上述技术问题主要是通过下述技术方案得以解决的：
一种通过SPI控制接口直接执行串行FLASH程序的模块，包括：
总线控制模块，用于和AHB总线进行通信，判断当前处于编程模式或执行模式，并接收相应的地址、数据和控制信息；
预取缓存模块，在执行模式时用于缓存预取的指令信息，在编程模式时作为数据FIFO使用；
时序转换模块，根据总线控制模块的请求将两种模式下的FLASH操作转换成SPI时序输出。
主要通过预取缓存模块来实现FLASH命令读取和缓存速度的加快，预取缓存模块可以有效减少对FLASH重新进行访问的次数，同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。
一种通过SPI控制接口直接执行串行FLASH程序的实现方法，采用上述模块，所述方法包括如下步骤：
步骤S1、设置好访问FLASH的命令格式，将SPI控制器设为执行模式，等待处理器对FLASH直接映射地址进行访问；
步骤S2、总线控制模块检测到AHB总线上的有效访问，启动时序转换模块开始访问FLASH；
步骤S3、预取缓存模块最多存放32个指令，并使用指针进行管理，每次AHB总线通过总线控制模块从缓存模块中读取指令则读指针加一，时序转换模块从FLASH读取一个指令写入则写指针加一；
步骤S4、预取缓存模块32个指令存放满时，时序转换模块将进入暂停状态，FLASH被选中但是没有读取操作；
步骤S5、预取缓存模块读写冲突及读等待处理；
步骤S6、执行模式通过总线控制模块强制退出。
该SPI控制接口可以工作在编程模式或执行模式，在执行模式时具有指令预取功能；预取缓存模块配合处理器的指令缓存特性，可以有效减少对FLASH重新进行访问的次数；节省了每次重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间。极大程度的提高了从FLASH直接执行程序的效率。同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。
作为优选，所述步骤S2中，当成功读取一个指令后，根据总线状态，时序转换模块判断AHB总线上有新的有效访问，并判断新的有效访问的地址与上一次访问是否连续；若访问地址不连续，结束此次FLASH访问并使用新地址开始下一次访问；若访问地址连续，或AHB总线空闲，继续本次访问并读取连续的指令。快速对总线状态进行判断，避免因为地址冲突造成的读写失误，减小了间隔的时间。
作为优选，暂未被AHB总线取走的指令将存放在预取缓存模块中，后续读取时可以直接取出预取缓存模块中的指令信息，减少重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间。
作为优选，所述步骤S4中，若暂停状态时间持续过长将自动退出FLASH操作；若缓存未满则会继续进入读取状态。
作为优选，所述步骤S5中读写冲突指，预取缓存模块读写指针相等时，总线控制模块的读取和时序转换模块的写入同时发生，数据将不经过预取缓存模块的缓存直接从时序转换模块送入总线控制模块；
读等待指，在预取缓存模块读写指针相等时，总线控制模块的读取先于时序转换模块的写入，时序转换模块从FLASH读到所需数据将直接送入总线控制模块。
作为优选，所述步骤S3中若访问地址不连续致使FLASH访问重新开始，则读写指针全部清零。
一种对串行FLASH编程的实现方法，采用上述模块，包括如下步骤：
步骤S81、确保SPI控制器不处于执行模式，设置好访问FLASH所需的命令和格式进入编程模式，时序转换模块将即刻开始对FLASH进行操作；
步骤S82、预取缓存模块在编程模式下作为数据FIFO使用；根据对FLASH的读写指令对FIFO进行读写操作；读写数据可使用DMA进行操作，无数据命令可忽略此步骤；
步骤S83、命令操作结束后自动退出编程模式。
所述的从串行FLASH直接执行程序方法，和带有指令缓存的处理器有着良好的适配性，经验证当该SPI控制接口和SRAM工作在同一频率时钟下且采用QUAD SPI FLASH时，从FLASH执行程序的效率最高能达到从SRAM执行程序效率的40%。
本发明的有益效果是：
该SPI控制接口可以工作在编程模式或执行模式，在执行模式时具有指令预取功能；预取缓存模块配合处理器的指令缓存特性，可以有效减少对FLASH重新进行访问的次数；节省了每次重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间。极大程度的提高了从FLASH直接执行程序的效率。同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。
附图说明
本发明通过下列附图及详细说明，得以更深入的了解：
图1为本发明的模块结构；
图2为本发明直接执行FLASH程序的流程；
图3为本发明执行程序时访问FLASH的时序图。
具体实施方式
应理解，实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
一种通过SPI控制接口直接执行串行FLASH程序的方法及模块，结构参见附图1，其包括：
一总线控制模块，用于和AHB总线进行通信，判断当前处于编程模式或执行模式并接收相应的地址、数据和控制信息；
一预取缓存模块，在执行模式时用于缓存预取的指令信息，编程模式时可以当做数据FIFO使用；
一时序转换模块，根据总线控制模块的请求将两种模式下的FLASH操作转换成SPI时序输出，支持Single和Quad SPI操作。
本发明又提供了直接执行串行FLASH程序的实现方法，参见附图2其步骤如下：
1）设置好访问FLASH所需的命令格式，将SPI控制器设为执行模式，等待处理器对FLASH直接映射地址进行访问。
2）总线控制模块检测到AHB总线上的有效访问，启动时序转换模块开始访问FLASH；
当成功读取一个指令后，根据总线状态，时序转换模块可能进行下面两种操作：
AHB总线上有一个新的有效访问并且地址和上一次访问不连续——结束这一次FLASH访问并且使用新的地址开始下一次访问；
AHB总线上有一个新的有效访问并且地址和上一次访问连续，或者AHB总线空闲。——继续本次访问读取连续的指令，暂时未被AHB总线取走的指令将存放在预取缓存模块中。
3）预取缓存模块最多可以存放32个指令，使用指针进行管理，每次AHB总线通过总线控制模块从缓存模块中读取指令则读指针加一，时序转换模块从FLASH读取一个指令写入则写指针加一；
如果访问地址不连续导致FLASH访问重新开始，读写指针将全部清零。
4）缓存模块32个指令存放满时，时序转换模块将进入暂停状态，FLASH被选中但是没有读取操作，一旦缓存模块未满可以继续进入读取状态；
暂停状态时间持续过长将自动退出FLASH操作。
5）缓存模块读写冲突及读等待处理。
读写冲突是指缓存模块读写指针相等时，总线控制模块的读取和时序转换模块的写入同时到来，此时数据将不经过缓存模块的缓存直接从时序转换模块送入总线控制模块；
读等待同样发生在缓存模块读写指针相等时，但是总线控制模块的读取先于时序转换模块的写入（地址连续的情况下，FLASH不需要重新开始访问但是还未读回足够的缓存数据）。一旦时序转换模块从FLASH读到所需数据将直接送入总线控制模块。
6）执行模式不会自动结束，需通过总线控制模块强制退出。
本发明还提供了对串行FLASH编程的实现方法，其步骤如下：
1）确保SPI控制器不处于执行模式，设置好访问FLASH所需的命令和格式进入编程模式，时序转换模块将即刻开始对FLASH进行操作；
2）预取缓存模块在编程模式下作为数据FIFO使用，如果是从FLASH读出数据的命令，则可以从FIFO中读出数据。如果是对FLASH写入数据的命令，则向FIFO中写入数据。读写数据可使用DMA进行操作，无数据命令可忽略此步骤；
3）命令操作结束后自动退出编程模式。
所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，和带有指令缓存的处理器有着良好的适配性，经验证当该SPI控制接口和SRAM工作在同一频率时钟下且采用QUAD SPI FLASH时，从FLASH执行程序的效率最高能达到从SRAM执行程序效率的40%。
下面通过对华邦的SPI Flash W25Q80DV进行编程和执行程序为实例进行说明。该FLASH是一个串行FLASH，容量为8M-bit，同一时间最多可以写256字节（一页）。擦除方式可以按16页一组、128页一组、256页一组或者整片擦除。
对FLASH的操作可以分为两个阶段：程序写入和程序执行。程序写入在编程模式下进行，程序执行在执行模式下进行。下面分别对两个阶段的操作详细说明。
程序写入：
1）在编程模式下设置命令Chip Erase（0xC7）进行整片擦除，该命令无数据位；
2）设置命令Read Status Register-1（0x05）查询擦除操作是否完成，该命令有读回数据，可在数据FIFO查询；
3）设置命令Write Enable（0x06）开启FLASH写使能，该命令无数据位；
4）设置命令Read Status Register-1（0x05）查询写使能是否开启，该命令有读回数据，可在数据FIFO查询；
5）准备好需要写入的程序数据，以256字节为一组，设置命令Page Program（0x02）以及地址进行写入，该命令有输出数据，可通过DMA与数据FIFO进行传输；
6）每写入一组数据后设置命令Read Status Register-1（0x05）查询写入是否完成，该命令有读回数据，可在数据FIFO查询；
7）重复步骤3）、4）、5）、6）直到程序写入完成。
程序执行：
1）在编程模式下设置命令Write Enable（0x06）开启FLASH写使能，该命令无数据位；
2）设置命令Read Status Register-1（0x05）查询写使能是否开启，该命令有读回数据，可在数据FIFO查询；
3）设置命令Write Status Register（0x01）开启FLASH Quad SPI操作，该命令有输出数据；
4）设置命令Read Status Register-2（0x35）查询QUAD是否开启，该命令有读回数据，可在数据FIFO查询；
5）退出编程模式，设置命令Fast Read Quad I/O（0xEB），进入执行模式等待总线取指；
6）检测到总线有效取指时，SPI端口将按照命令 地址 数据的时序对FLASH进行访问，参见图3。因为处理器缓存的特性一般会连续取指32个word，因此该次访问的数据部分将可以连续不被打断。如果遇到指令不连续的情况，SPI CS端口拉高结束本次访问并使用新地址再次按照命令 地址 数据的时序对FLASH进行访问。
综上所述，运用本发明的实现方法重点在于预取缓存模块的设计。预取缓存模块配合处理器的指令缓存特性，可以有效减少对FLASH重新进行访问的次数。节省了每次重新访问需要的CS高电平等待时间，命令位发送时间，地址位发送时间。极大程度的提高了从FLASH直接执行程序的效率。同时预取缓存模块还能在编程模式时作为数据FIFO使用，节省了硬件资源。

Claims (8)

1.一种通过SPI控制接口直接执行串行FLASH程序的模块，其特征在于，包括：
总线控制模块，用于和AHB总线进行通信，判断当前处于编程模式或执行模式，并接收相应的地址、数据和控制信息；
预取缓存模块，在执行模式时用于缓存预取的指令信息，在编程模式时作为数据FIFO使用；
时序转换模块，根据总线控制模块的请求将两种模式下的FLASH操作转换成SPI时序输出。
2.一种通过SPI控制接口直接执行串行FLASH程序的方法，采用上述权利要求所述模块，其特征在于：所述方法包括如下步骤：
步骤S1、设置好访问FLASH的命令格式，将SPI控制器设为执行模式，等待处理器对FLASH直接映射地址进行访问；
步骤S2、总线控制模块检测到AHB总线上的有效访问，启动时序转换模块开始访问FLASH；
步骤S3、预取缓存模块最多存放32个指令，并使用指针进行管理，每次AHB总线通过总线控制模块从缓存模块中读取指令则读指针加一，时序转换模块从FLASH读取一个指令写入则写指针加一；
步骤S4、预取缓存模块32个指令存放满时，时序转换模块将进入暂停状态，FLASH被选中但是没有读取操作；
步骤S5、预取缓存模块读写冲突及读等待处理；
步骤S6、执行模式通过总线控制模块强制退出。
3.根据权利要求2所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，其特征在于：所述步骤S2中，当成功读取一个指令后，根据总线状态，时序转换模块判断AHB总线上有新的有效访问，并判断新的有效访问的地址与上一次访问是否连续；若访问地址不连续，结束此次FLASH访问并使用新地址开始下一次访问；若访问地址连续，或AHB总线空闲，继续本次访问并读取连续的指令。
4.根据权利要求3所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，其特征在于：暂未被AHB总线取走的指令将存放在预取缓存模块中。
5.根据权利要求2所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，其特征在于：所述步骤S4中，若暂停状态时间持续过长将自动退出FLASH操作。
6.根据权利要求2所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，其特征在于：所述步骤S5中读写冲突指，预取缓存模块读写指针相等时，总线控制模块的读取和时序转换模块的写入同时发生，数据将不经过预取缓存模块的缓存直接从时序转换模块送入总线控制模块；
读等待指，在预取缓存模块读写指针相等时，总线控制模块的读取先于时序转换模块的写入，时序转换模块从FLASH读到所需数据将直接送入总线控制模块。
7.根据权利要求2所述的一种通过SPI控制接口直接执行串行FLASH程序的方法，其特征在于：所述步骤S3中若访问地址不连续致使FLASH访问重新开始，则读写指针全部清零。
8.一种对串行FLASH编程的实现方法，采用权利要求1所述模块，其特征在于，包括如下步骤：
步骤S81、确保SPI控制器不处于执行模式，设置好访问FLASH所需的命令和格式进入编程模式，时序转换模块将即刻开始对FLASH进行操作；
步骤S82、预取缓存模块在编程模式下作为数据FIFO使用；根据对FLASH的读写指令对FIFO进行读写操作；读写数据可使用DMA进行操作，无数据命令可忽略此步骤；
步骤S83、命令操作结束后自动退出编程模式。
CN202210167864.7A 2022-02-23 2022-02-23 一种通过spi控制接口直接执行串行flash程序的方法及模块 Active CN114637709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210167864.7A CN114637709B (zh) 2022-02-23 2022-02-23 一种通过spi控制接口直接执行串行flash程序的方法及模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210167864.7A CN114637709B (zh) 2022-02-23 2022-02-23 一种通过spi控制接口直接执行串行flash程序的方法及模块

Publications (2)

Publication Number Publication Date
CN114637709A true CN114637709A (zh) 2022-06-17
CN114637709B CN114637709B (zh) 2024-08-02

Family

ID=81945887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210167864.7A Active CN114637709B (zh) 2022-02-23 2022-02-23 一种通过spi控制接口直接执行串行flash程序的方法及模块

Country Status (1)

Country Link
CN (1) CN114637709B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082586A1 (en) * 2004-10-18 2006-04-20 Genesis Microchip Inc. Arbitration for acquisition of extended display identification data (EDID)
WO2016107047A1 (zh) * 2014-12-31 2016-07-07 中兴通讯股份有限公司 一种数据交换方法和装置
CN106874224A (zh) * 2017-02-17 2017-06-20 杭州朔天科技有限公司 自动搬运且适应器件的多线SPI‑Flash控制器
CN111008171A (zh) * 2019-11-25 2020-04-14 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN114036096A (zh) * 2021-11-04 2022-02-11 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060082586A1 (en) * 2004-10-18 2006-04-20 Genesis Microchip Inc. Arbitration for acquisition of extended display identification data (EDID)
WO2016107047A1 (zh) * 2014-12-31 2016-07-07 中兴通讯股份有限公司 一种数据交换方法和装置
CN106874224A (zh) * 2017-02-17 2017-06-20 杭州朔天科技有限公司 自动搬运且适应器件的多线SPI‑Flash控制器
CN111008171A (zh) * 2019-11-25 2020-04-14 中国兵器工业集团第二一四研究所苏州研发中心 一种带串行flash接口控制的通信ip电路
CN113590520A (zh) * 2021-06-15 2021-11-02 珠海一微半导体股份有限公司 Spi系统自动写入数据的控制方法及spi系统
CN114036096A (zh) * 2021-11-04 2022-02-11 珠海一微半导体股份有限公司 一种基于总线接口的读控制器

Also Published As

Publication number Publication date
CN114637709B (zh) 2024-08-02

Similar Documents

Publication Publication Date Title
CN107391400B (zh) 一种支持复杂访存指令的内存扩展方法和系统
US6708257B2 (en) Buffering system bus for external-memory access
US7657696B2 (en) Method to detect NAND-flash parameters by hardware automatically
US20030206442A1 (en) Flash memory bridiging device, method and application system
CN111538679B (zh) 一种基于内嵌dma的处理器数据预取方法
CN109669888A (zh) 一种可配置且高效的嵌入式Nor-Flash控制器及控制方法
CN113791994B (zh) 一种基于AXI协议wrap访问的DDR控制器及处理方法
US20090049232A1 (en) Execute-in-place implementation for a nand device
CN110910921A (zh) 一种命令读写方法、装置及计算机存储介质
US7197590B2 (en) Method and apparatus for connecting LPC bus and serial flash memory
US20220365892A1 (en) Accelerating Method of Executing Comparison Functions and Accelerating System of Executing Comparison Functions
WO2017088531A1 (zh) TigerSharc系列DSP启动管理芯片及方法
JPH01120660A (ja) マイクロコンピュータ装置
CN114637709B (zh) 一种通过spi控制接口直接执行串行flash程序的方法及模块
CN116149554B (zh) 一种基于risc-v及其扩展指令的数据存储处理系统及其方法
CN101751268A (zh) 主板、储存装置及其控制器与开机方法
CN112148366A (zh) 一种芯片降低功耗提升性能的flash加速方法
CN108538332A (zh) 与非门闪存的读取方法
CN117827689A (zh) 用于嵌入式闪存的加速装置和方法
CN111158753A (zh) 具有数据预取功能的Flash控制器结构及其实现方法
US5012410A (en) Data processor with instruction cache memory
CN116450542A (zh) 基于uhs psram控制器的读预取方法及装置
CN109726149B (zh) 一种axi总线访问nand flash的方法及装置
CN113806282A (zh) 异构控制系统及异构控制系统的加载方法
CN118585471A (zh) 一种基于qspi的flash数据读取控制器及读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant