CN114628367A - 通孔界面失效的测试结构、测试方法、装置和半导体结构 - Google Patents

Abstract

本申请提供了一种通孔界面失效的测试结构、测试方法、装置和半导体结构，该测试结构包括：半导体结构层，为单晶硅结构层和/或多晶硅结构层；多个金属部，包括第一金属部和第二金属部，第一金属部通过第一金属导电柱与半导体结构层电连接，第二金属部通过第二金属导电柱与半导体结构层电连接。该测试结构解决了现有技术中难以评估多晶硅‑通孔界面或者单晶硅‑通孔界面的可靠性的问题。

Description

通孔界面失效的测试结构、测试方法、装置和半导体结构

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种通孔界面失效的测试结构、测试方法、装置和半导体结构。

背景技术

在半导体结构中，通常通过金属导电柱将金属部与半导体层进行电连接，金属导电柱与半导体层之间构成金属-半导体界面，例如钨-多晶硅界面或钨-单晶硅界面，金属-半导体界面在电流下的退化和电阻变化非常微弱，常常被忽略。如果金属-半导体界面失效，表明材料出现异常，难以进行可靠性评估。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种通孔界面失效的测试结构、测试方法、装置和半导体结构，以解决现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

根据本发明实施例的一个方面，提供了一种通孔界面失效的测试结构，所述测试结构包括：半导体结构层，为单晶硅结构层和/或多晶硅结构层；多个金属部，包括第一金属部和第二金属部，所述第一金属部通过第一金属导电柱与所述半导体结构层电连接，所述第二金属部通过第二金属导电柱与所述半导体结构层电连接。

可选地，多个所述金属部还包括第三金属部，所述第三金属部通过第三金属导电柱与所述半导体结构层电连接，所述第三金属导电柱位于所述第一金属导电柱和所述第二金属导电柱之间。

可选地，所述半导体结构层包括第一半导体层和相互间隔的至少两个第二半导体层，所述第一半导体层和所述第二半导体层为不同的所述半导体结构层，所述测试结构还包括相互间隔的至少两个绝缘隔离结构，所有的所述绝缘隔离结构均嵌入所述第一半导体层中，所述绝缘隔离结构的数量与所述第二半导体层的数量相同，所述第二半导体层包括第一搭接部和第二搭接部，所述第一搭接部位于所述第一半导体层上并与所述第一半导体层电连接，所述第二搭接部位于对应的所述绝缘隔离结构上，所述第一金属部通过所述第一金属导电柱与所述第一半导体层电连接，所述第二金属部通过所述第二金属导电柱与所述第一半导体层电连接，且所述第一金属导电柱与所述第二金属导电柱之间设置有至少一个所述绝缘隔离结构，多个所述金属部还包括至少一个第四金属部，任意两个所述第二半导体层通过一个所述第四金属部电连接，所述第四金属部通过第四金属导电柱与对应的两个所述第二半导体层分别电连接。

可选地，所述第四金属部通过所述第四金属导电柱与对应的所述第二半导体层中所述第二搭接部电连接，且所述第四金属导电柱部分嵌入所述第二搭接部。

可选地，所述第三金属部通过所述第三金属导电柱与所述第一搭接部电连接，且所述第三金属导电柱部分嵌入所述第一搭接部。

可选地，所述第三金属部的数量与所述第二半导体层的数量相同且一一对应，每个所述第三金属部通过对应的所述第三金属导电柱与对应的所述第一搭接部电连接。

可选地，所述第二半导体层的数量和所述绝缘隔离结构的数量均为两个，任意一个所述第二半导体层的所述第一搭接部与另一个所述第二半导体层的距离大于同一个所述第二半导体层的所述第二搭接部与另一个所述第二半导体层的距离。

可选地，所述至少两个绝缘隔离结构均位于所述第一金属导电柱与所述第二金属导电柱之间。

可选地，所述第一半导体层为单晶硅结构层，所述第二半导体层为多晶硅结构层。

可选地，各所述多晶硅结构层在预定方向上的长度大于或者等于第一预定长度，所述预定方向为所述浅槽隔离的排列方向。

可选地，所述半导体结构层有一个且为所述单晶硅结构层；或者，所述半导体结构层有一个且为所述多晶硅结构层。

根据本发明实施例的另一方面，还提供了一种通孔界面失效的测试方法，所述方法包括：第一测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻；退化测试步骤，在所述第一金属部和所述第二金属部之间施加电流应力预定时间；第二测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；确定步骤，根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面。

可选地，根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面，包括：在所述第二电阻与对应的所述第一电阻的比值大于对应的预定值的情况下，确定所述第一电阻对应的相邻两个所述金属部之间的所述金属-半导体界面失效，所述预定值与所述第一电阻一一对应；在所有的所述第二电阻与对应的所述第一电阻的比值均小于或者等于对应的所述预定值的情况下，确定不存在失效的所述金属-半导体界面。

可选地，在确定步骤之后，所述方法还包括：在确定不存在失效的所述金属-半导体界面的情况下，重复退化测试步骤、第二测量步骤和确定步骤，直至确定存在失效的金属-半导体界面和/或多个所述预定时间之和大于预定测试时间。

根据本发明实施例的再一方面，还提供了一种通孔界面失效的测试装置，所述装置包括：退化测试单元，用于在所述第一金属部和所述第二金属部之间施加电流应力预定时间；测量单元，用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之前，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻，还用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；确定单元，用于根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面。

根据本发明实施例的又一方面，还提供了一种半导体结构，包括器件区和非器件区，所述非器件区内具有所述的通孔界面失效的测试结构，所述器件区内具有半导体器件，所述半导体器件具有金属-半导体界面。

在本发明实施例中，上述通孔界面失效的测试结构中，包括半导体结构层和多个金属部，上述半导体结构层为单晶硅结构层和/或多晶硅结构层，多个金属部包括第一金属部和第二金属部，上述第一金属部通过第一金属导电柱与上述半导体结构层电连接，上述第二金属部通过第二金属导电柱与上述半导体结构层电连接。该测试结构中，半导体结构层为单晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面的可靠性；半导体结构层为多晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得多晶硅-通孔界面退化至失效，即可根据电阻的变化评估多晶硅-通孔界面的可靠性。半导体结构层包括单晶硅结构层和多晶硅结构层，一个金属部通过通孔与上述单晶硅结构层电连接，形成单晶硅-通孔界面，另一个金属部通过通孔与上述多晶硅结构层电连接，形成多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面和多晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面和多晶硅-通孔界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题，进而可以根据多晶硅-通孔界面或者单晶硅-通孔界面的可靠性评估半导体器件中相应界面的可靠性。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了根据本申请的一种实施例的通孔界面失效的测试结构的示意图；

图2示出了根据本申请的另一种实施例的通孔界面失效的测试结构的示意图；

图3示出了根据本申请的再一种实施例的通孔界面失效的测试结构的示意图；

图4示出了根据本申请的一种实施例的通孔界面失效的测试结构的测试方法的流程图；

图5示出了根据本申请的一种实施例的通孔界面失效的测试结构的测试装置的示意图。

其中，上述附图包括以下附图标记：

10、单晶硅结构层；20、多晶硅结构层；30、绝缘隔离结构；40、第一金属部；401、第一金属导电柱；50、第二金属部；501、第二金属导电柱；60、第三金属部；601、第三金属导电柱；70、第四金属部；701、第四金属导电柱；80、介质层。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

应该理解的是，当元件(诸如层、膜、区域、或结构层)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术中所说的，现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性，为了解决上述问题，本申请的一种典型的实施方式中，提供了一种通孔界面失效的测试结构、测试方法、装置和半导体结构。

根据本申请的实施例，提供了一种通孔界面失效的测试结构，如图1所示，该测试结构包括：

半导体结构层，为单晶硅结构层10和/或多晶硅结构层20；

多个金属部，包括第一金属部40和第二金属部50，上述第一金属部40通过第一金属导电柱401与上述半导体结构层电连接，上述第二金属部50通过第二金属导电柱501与上述半导体结构层电连接。

上述通孔界面失效的测试结构中，包括半导体结构层和多个金属部，上述半导体结构层为单晶硅结构层和/或多晶硅结构层，多个金属部包括第一金属部和第二金属部，上述第一金属部通过第一金属导电柱与上述半导体结构层电连接，上述第二金属部通过第二金属导电柱与上述半导体结构层电连接。该测试结构中，半导体结构层为单晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面的可靠性，半导体结构层为多晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得多晶硅-通孔界面退化至失效，即可根据电阻的变化评估多晶硅-通孔界面的可靠性，半导体结构层包括单晶硅结构层和多晶硅结构层，一个金属部通过通孔与上述单晶硅结构层电连接，形成单晶硅-通孔界面，另一个金属部通过通孔与上述多晶硅结构层电连接，形成多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面和多晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面和多晶硅-通孔界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题，进而可以根据多晶硅-通孔界面或者单晶硅-通孔界面的可靠性，评估半导体器件中相应界面的可靠性。

本申请的一种实施例中，多个上述金属部还包括第三金属部，上述第三金属部通过第三金属导电柱与上述半导体结构层电连接，上述第三金属导电柱位于上述第一金属导电柱和上述第二金属导电柱之间。具体地，上述第一金属部通过第一金属导电柱与上述半导体结构层电连接，上述第二金属部通过第二金属导电柱与上述半导体结构层电连接，形成两个金属-半导体界面，两个金属-半导体界面为两个单晶硅-通孔界面或者两个多晶硅-通孔界面，还可以是一个单晶硅-通孔界面和一个多晶硅-通孔界面，上述第三金属部通过第三金属导电柱与上述半导体结构层电连接，上述第三金属导电柱位于上述第一金属导电柱和上述第二金属导电柱之间，即可检测第一金属部和第三金属部之间的电阻变化评估一个金属-半导体界面的可靠性，检测第二金属部和第三金属部之间的电阻变化评估另一个金属-半导体界面的可靠性，确定失效位置。需要说明的是，上述可评估可靠性的金属-半导体界面是第一金属部和第二金属部之间施加电流应力会通过的金属-半导体界面。

本申请的一种实施例中，上述第一金属导电柱的部分嵌入上述半导体结构层中，上述第二金属导电柱的部分嵌入上述半导体结构层中，上述第三金属导电柱的部分嵌入上述半导体结构层中。具体地，上述结构确保第一金属导电柱和半导体结构层接触良好，第二金属导电柱和半导体结构层接触良好，以及第三金属导电柱和半导体结构层接触良好，避免干扰可靠性的评估。

本申请的一种实施例中，如图1所示，上述半导体结构层包括第一半导体层和相互间隔的至少两个第二半导体层，上述第一半导体层和上述第二半导体层为不同的上述半导体结构层，上述测试结构还包括相互间隔的至少两个绝缘隔离结构，所有的上述绝缘隔离结构30均嵌入上述第一半导体层中，上述绝缘隔离结构30的数量与上述第二半导体层的数量相同，上述第二半导体层包括第一搭接部和第二搭接部，上述第一搭接部位于上述第一半导体层上并与上述第一半导体层电连接，上述第二搭接部位于对应的上述绝缘隔离结构上，上述第一金属部40通过上述第一金属导电柱401与上述第一半导体层电连接，上述第二金属部50通过上述第二金属导电柱501与上述第一半导体层电连接，且上述第一金属导电柱401与上述第二金属导电柱501之间设置有至少一个上述绝缘隔离结构30，多个上述金属部还包括至少一个第四金属部70，任意两个上述第二半导体层通过一个上述第四金属部70电连接，上述第四金属部70通过第四金属导电柱701与对应的两个上述第二半导体层分别电连接。具体地，如图1所示，箭头为电流方向，上述测试结构可以在第一金属部40和第二金属部50之间施加电流应力，使得电流依次流经第一金属部40、第一金属导电柱401、第一半导体层、第一搭接部、左侧的第四金属导电柱701、第四金属部、右侧的第四金属导电柱701、第二搭接部、第一半导体层、第二金属导电柱501、第二金属部50，第二半导体层为多晶硅结构层20,的情况下，第一搭接部和第二搭接部为多晶硅栅极，从而使得电流应力由正反两个方向穿过单晶硅结构层-通孔界面且电流由正反两个方向穿过多晶硅栅极-通孔界面，产生可能的可靠性退化，从而根据监控相邻金属部之间的电阻的变化，确定不同电流方向下单晶硅结构层-通孔界面或者多晶硅栅极-通孔界面的可靠性。

需要说明的是，如图1所示，上述测试结构还包括介质层80，上述第一金属导电柱401和上述第二金属导电柱501分别贯穿上述介质层80与上述第一半导体层电连接，第三金属导电柱601和第四金属导电柱701分别贯穿上述介质层80与对应的上述第二半导体层电连接。

本申请的一种实施例中，如图1所示，所述第四金属部70通过所述第四金属导电柱701与对应的所述第二半导体层中所述第二搭接部电连接，且所述第四金属导电柱701部分嵌入所述第二搭接部。具体地，上述结构确保第四金属导电柱和第二半导体层接触良好，避免干扰可靠性的评估。

本申请的一种实施例中，如图1所示，所述第三金属部60通过所述第三金属导电柱601与所述第一搭接部电连接，且所述第三金属导电柱601部分嵌入所述第一搭接部。具体地，上述结构确保第三金属导电柱和第二半导体层接触良好，避免干扰可靠性的评估。

本申请的一种实施例中，如图1所示，所述第三金属部60的数量与所述第二半导体层的数量相同且一一对应，每个所述第三金属部60通过对应的所述第三金属导电柱601与对应的所述第一搭接部电连接。具体地，上述第四金属部通过第四金属导电柱与上述第二半导体层的第二搭接部电连接，形成金属-半导体界面，上述第三金属部通过第三金属导电柱与上述第二半导体层的第一搭接部电连接，即可检测第四金属部和第三金属部之间的电阻变化评估该金属-半导体界面的可靠性，确定失效位置，因此，第三金属部的数量与所述第二半导体层的数量相同且一一对应，即可一一对应地检测上述金属-半导体界面的可靠性。

本申请的一种实施例中，如图1所示，所述第二半导体层的数量和所述绝缘隔离结构30的数量均为两个，任意一个所述第二半导体层的所述第一搭接部与另一个所述第二半导体层的距离大于同一个所述第二半导体层的所述第二搭接部与另一个所述第二半导体层的距离。具体地，任意一个第二半导体层的第一搭接部均沿远离另一个第二半导体层的方向设置，以确保第三金属导电柱位于第一金属导电柱和第四金属导电柱之间或者位于第二金属导电柱和第四金属导电柱之间。

本申请的一种实施例中，所述至少两个绝缘隔离结构均位于所述第一金属导电柱与所述第二金属导电柱之间。具体地，上述结构可以避免第一半导体层直接连通第一金属导电柱和第二金属导电柱，确保电流流过金属-半导体界面，以实现检测上述金属-半导体界面的可靠性。

本申请的一种实施例中，如图1所示，所述第一半导体层为单晶硅结构层10，所述第二半导体层为多晶硅结构层20。具体地，一种情况下，上述第一半导体层为单晶硅结构层10，上述第二半导体层为多晶硅结构层20，另一种情况下，上述第一半导体层为多晶硅结构层20，上述第二半导体层为单晶硅结构层10。

本申请的一种实施例中，各上述多晶硅结构层在预定方向上的长度大于或者等于第一预定长度，上述预定方向为上述绝缘隔离结构的排列方向。具体地，上述多晶硅结构层在预定方向上的长度设置在上述范围内，以减少多晶硅结构层对电阻变化的干扰，提高可靠性测试的准确性，上述第一预定长度可以根据实际情况进行设置，例如，100μm。

本申请的一种实施例中，各上述金属部在上述预定方向上的长度小于或者等于第二预定长度。具体地，上述金属部在预定方向上的长度设置在上述范围内，以减少金属部对电阻变化的干扰，提高可靠性测试的准确性，上述第二预定长度可以根据实际情况进行设置，例如，50μm。

本申请的一种实施例中，上述测试结构包括第一焊盘、第二焊盘、第三焊盘和第四焊盘，上述第一焊盘与上述第一金属部电连接，上述第二焊盘与上述第二金属部电连接，上述第三焊盘与上述第三金属部一一对应地电连接，上述第四焊盘与上述第四金属部一一对应地电连接。具体地，通过第一焊盘和第二焊盘通电施加电流应力，电阻也可以通过焊盘通电检测，便于检测。

本申请的一种实施例中，如图2所示，上述半导体结构层有一个且为上述单晶硅结构层10。具体地，半导体结构层为单晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面的可靠性。

本申请的一种实施例中，如图3所示，上述半导体结构层有一个且为上述多晶硅结构层20。具体地，半导体结构层为多晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得多晶硅-通孔界面退化至失效，即可根据电阻的变化评估多晶硅-通孔界面的可靠性

根据本申请的实施例，提供了一种通孔界面失效的测试方法。

图4是根据本申请实施例的通孔界面失效的测试结构的测试方法的流程图。如图4所示，该方法包括以下步骤：

步骤S101，第一测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻；

步骤S102，退化测试步骤，在上述第一金属部和上述第二金属部之间施加电流应力预定时间；

步骤S103，第二测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，上述第二电阻与上述第一电阻一一对应；

步骤S104，确定步骤，根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面。

上述通孔界面失效的测试方法中，首先，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻；然后，在上述第一金属部和上述第二金属部之间施加电流应力预定时间；之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，上述第二电阻与上述第一电阻一一对应；最后，根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面。该测试方法在施加电流应力前后分别检测相邻两个金属部之间的电阻，得到第一电阻和第二电阻，以根据上述第一电阻和上述第二电阻确定电阻的变化，从而确定是否存在失效的金属-半导体界面，评估金属-半导体界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

本申请的一种实施例中，根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面，包括：在上述第二电阻与对应的上述第一电阻的比值大于对应的预定值的情况下，确定上述第一电阻对应的相邻两个上述金属部之间的上述金属-半导体界面失效，上述预定值与上述第一电阻一一对应；在所有的上述第二电阻与对应的上述第一电阻的比值均小于或者等于对应的上述预定值的情况下，确定不存在失效的上述金属-半导体界面。具体地，金属-半导体界面退化失效，会导致电阻发生较大变化，因此，在上述第二电阻与对应的上述第一电阻的比值大于对应的预定值的情况下，即可确定上述第一电阻对应的相邻两个上述金属部之间的上述金属-半导体界面失效，否则，没有失效，上述预定值可以根据实际情况进行选择，例如，150％。

本申请的一种实施例中，在确定步骤之后，上述方法还包括：在确定不存在失效的上述金属-半导体界面的情况下，重复退化测试步骤、第二测量步骤和确定步骤，直至确定存在失效的金属-半导体界面和/或多个上述预定时间之和大于预定测试时间。具体地，上述方法通过循环多次测试直至出现失效的金属-半导体界面，或者达到预定测试时间也没有出现失效的金属-半导体界面，从而根据失效时的测试时间精确评估金属-半导体界面的可靠性，预定测试时间可以根据实际的要求进行设定。

本申请实施例还提供了一种通孔界面失效的测试装置，需要说明的是，本申请实施例的通孔界面失效的测试装置可以用于执行本申请实施例所提供的用于通孔界面失效的测试方法。以下对本申请实施例提供的通孔界面失效的测试装置进行介绍。

图5是根据本申请实施例的通孔界面失效的测试装置的示意图。如图5所示，该装置包括：

退化测试单元10，用于在所述第一金属部和所述第二金属部之间施加电流应力预定时间；

测量单元20，用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之前，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻，还用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；

确定单元30，用于根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面。

上述通孔界面失效的测试装置中，退化测试单元在上述第一金属部和上述第二金属部之间施加电流应力预定时间；测量单元20，用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之前，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻，还用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；确定单元根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面。该测试装置在施加电流应力前后分别检测相邻两个金属部之间的电阻，得到第一电阻和第二电阻，以根据上述第一电阻和上述第二电阻确定电阻的变化，从而确定是否存在失效的金属-半导体界面，评估金属-半导体界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

本申请的一种实施例中，上述确定单元包括第一确定模块和第二确定模块，其中，上述第一确定模块用于在上述第二电阻与对应的上述第一电阻的比值大于对应的预定值的情况下，确定上述第一电阻对应的相邻两个上述金属部之间的上述金属-半导体界面失效，上述预定值与上述第一电阻一一对应；上述第二确定模块用于在所有的上述第二电阻与对应的上述第一电阻的比值均小于或者等于对应的上述预定值的情况下，确定不存在失效的上述金属-半导体界面。具体地，金属-半导体界面退化失效，会导致电阻发生较大变化，因此，在上述第二电阻与对应的上述第一电阻的比值大于对应的预定值的情况下，即可确定上述第一电阻对应的相邻两个上述金属部之间的上述金属-半导体界面失效，否则，没有失效，上述预定值可以根据实际情况进行选择，例如，150％。

本申请的一种实施例中，上述装置还包括重复单元，上述重复单元用于在确定步骤之后，在确定不存在失效的上述金属-半导体界面的情况下，重复退化测试步骤、第二测量步骤和确定步骤，直至确定存在失效的金属-半导体界面和/或多个上述预定时间之和大于预定测试时间。具体地，上述方法通过循环多次测试直至出现失效的金属-半导体界面，或者达到预定测试时间也没有出现失效的金属-半导体界面，从而根据失效时的测试时间精确评估金属-半导体界面的可靠性，预定测试时间可以根据实际的要求进行设定。

本申请实施例还提供了一种半导体结构，其特征在于，包括器件区和非器件区，所述非器件区内具有所述的通孔界面失效的测试结构，所述器件区内具有半导体器件，所述半导体器件具有金属-半导体界面。

上述半导体结构中，采用上述通孔界面失效的测试方法通过通孔界面失效的测试结构对金属-半导体界面进行测试，评估金属-半导体界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的通孔界面失效的测试结构中，包括半导体结构层和多个金属部，上述半导体结构层为单晶硅结构层和/或多晶硅结构层，多个金属部包括第一金属部和第二金属部，上述第一金属部通过第一金属导电柱与上述半导体结构层电连接，上述第二金属部通过第二金属导电柱与上述半导体结构层电连接。该测试结构中，半导体结构层为单晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为单晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面的可靠性，半导体结构层为多晶硅结构层时，第一金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第二金属导电柱和半导体结构层之间的界面为多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得多晶硅-通孔界面退化至失效，即可根据电阻的变化评估多晶硅-通孔界面的可靠性，半导体结构层包括单晶硅结构层和多晶硅结构层，一个金属部通过通孔与上述单晶硅结构层电连接，形成单晶硅-通孔界面，另一个金属部通过通孔与上述多晶硅结构层电连接，形成多晶硅-通孔界面，第一金属部和第二金属部之间施加电流应力，使得单晶硅-通孔界面和多晶硅-通孔界面退化至失效，即可根据电阻的变化评估单晶硅-通孔界面和多晶硅-通孔界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

2)、本申请的通孔界面失效的测试方法中，首先，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻；然后，在上述第一金属部和上述第二金属部之间施加电流应力预定时间；之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，上述第二电阻与上述第一电阻一一对应；最后，根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面。该测试方法在施加电流应力前后分别检测相邻两个金属部之间的电阻，得到第一电阻和第二电阻，以根据上述第一电阻和上述第二电阻确定电阻的变化，从而确定是否存在失效的金属-半导体界面，评估金属-半导体界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

3)、本申请的通孔界面失效的测试装置中，退化测试单元在上述第一金属部和上述第二金属部之间施加电流应力预定时间；测量单元20，用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之前，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻，还用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；确定单元根据上述第一电阻和上述第二电阻确定是否存在失效的金属-半导体界面。该测试装置在施加电流应力前后分别检测相邻两个金属部之间的电阻，得到第一电阻和第二电阻，以根据上述第一电阻和上述第二电阻确定电阻的变化，从而确定是否存在失效的金属-半导体界面，评估金属-半导体界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

4)、本申请的半导体结构中，采用上述通孔界面失效的测试方法通过通孔界面失效的测试结构对金属-半导体界面进行测试，评估通孔界面的可靠性，解决了现有技术中难以评估多晶硅-通孔界面或者单晶硅-通孔界面的可靠性的问题。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种通孔界面失效的测试结构，其特征在于，所述测试结构包括：

半导体结构层，为单晶硅结构层和/或多晶硅结构层；

多个金属部，包括第一金属部和第二金属部，所述第一金属部通过第一金属导电柱与所述半导体结构层电连接，所述第二金属部通过第二金属导电柱与所述半导体结构层电连接。

2.根据权利要求1所述的测试结构，其特征在于，多个所述金属部还包括第三金属部，所述第三金属部通过第三金属导电柱与所述半导体结构层电连接，所述第三金属导电柱位于所述第一金属导电柱和所述第二金属导电柱之间。

3.根据权利要求2所述的测试结构，其特征在于，所述半导体结构层包括第一半导体层和相互间隔的至少两个第二半导体层，所述第一半导体层和所述第二半导体层为不同的所述半导体结构层，所述测试结构还包括相互间隔的至少两个绝缘隔离结构，所有的所述绝缘隔离结构均嵌入所述第一半导体层中，所述绝缘隔离结构的数量与所述第二半导体层的数量相同，所述第二半导体层包括第一搭接部和第二搭接部，所述第一搭接部位于所述第一半导体层上并与所述第一半导体层电连接，所述第二搭接部位于对应的所述绝缘隔离结构上，所述第一金属部通过所述第一金属导电柱与所述第一半导体层电连接，所述第二金属部通过所述第二金属导电柱与所述第一半导体层电连接，且所述第一金属导电柱与所述第二金属导电柱之间设置有至少一个所述绝缘隔离结构，多个所述金属部还包括至少一个第四金属部，任意两个所述第二半导体层通过一个所述第四金属部电连接，所述第四金属部通过第四金属导电柱与对应的两个所述第二半导体层分别电连接。

4.根据权利要求3所述的测试结构，其特征在于，所述第四金属部通过所述第四金属导电柱与对应的所述第二半导体层中所述第二搭接部电连接，且所述第四金属导电柱部分嵌入所述第二搭接部。

5.根据权利要求3所述的测试结构，其特征在于，所述第三金属部通过所述第三金属导电柱与所述第一搭接部电连接，且所述第三金属导电柱部分嵌入所述第一搭接部。

6.根据权利要求5所述的测试结构，其特征在于，所述第三金属部的数量与所述第二半导体层的数量相同且一一对应，每个所述第三金属部通过对应的所述第三金属导电柱与对应的所述第一搭接部电连接。

7.根据权利要求3所述的测试结构，其特征在于，所述第二半导体层的数量和所述绝缘隔离结构的数量均为两个，任意一个所述第二半导体层的所述第一搭接部与另一个所述第二半导体层的距离大于同一个所述第二半导体层的所述第二搭接部与另一个所述第二半导体层的距离。

8.根据权利要求7所述的测试结构，其特征在于，所述至少两个绝缘隔离结构均位于所述第一金属导电柱与所述第二金属导电柱之间。

9.根据权利要求3所述的测试结构，其特征在于，所述第一半导体层为单晶硅结构层，所述第二半导体层为多晶硅结构层。

10.根据权利要求3所述的测试结构，其特征在于，各所述多晶硅结构层在预定方向上的长度大于或者等于第一预定长度，所述预定方向为所述绝缘隔离结构的排列方向。

11.根据权利要求1所述的测试结构，其特征在于，所述半导体结构层有一个且为所述单晶硅结构层；或者，所述半导体结构层有一个且为所述多晶硅结构层。

12.一种通孔界面失效的测试方法，其特征在于，所述方法包括：

第一测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻；

退化测试步骤，在第一金属部和第二金属部之间施加电流应力预定时间；

第二测量步骤，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；

确定步骤，根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面。

13.根据权利要求12所述的方法，其特征在于，根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面，包括：

在所述第二电阻与对应的所述第一电阻的比值大于对应的预定值的情况下，确定所述第一电阻对应的相邻两个所述金属部之间的所述金属-半导体界面失效，所述预定值与所述第一电阻一一对应；

在所有的所述第二电阻与对应的所述第一电阻的比值均小于或者等于对应的所述预定值的情况下，确定不存在失效的所述金属-半导体界面。

14.根据权利要求13所述的方法，其特征在于，在确定步骤之后，所述方法还包括：

在确定不存在失效的所述金属-半导体界面的情况下，重复退化测试步骤、第二测量步骤和确定步骤，直至确定存在失效的金属-半导体界面和/或多个所述预定时间之和大于预定测试时间。

15.一种通孔界面失效的测试装置，其特征在于，所述装置包括：

退化测试单元，用于在第一金属部和第二金属部之间施加电流应力预定时间；

测量单元，用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之前，测量所有的相邻两个金属部之间的电阻，得到多个第一电阻，还用于在所述退化测试单元在所述第一金属部和所述第二金属部之间施加电流应力预定时间之后，测量所有的相邻两个金属部之间的电阻，得到多个第二电阻，所述第二电阻与所述第一电阻一一对应；

确定单元，用于根据所述第一电阻和所述第二电阻确定是否存在失效的金属-半导体界面。

16.一种半导体结构，其特征在于，包括器件区和非器件区，所述非器件区内具有权利要求1至12任一项所述的通孔界面失效的测试结构，所述器件区内具有半导体器件，所述半导体器件具有金属-半导体界面。

Images