CN114616930A - 用于热传输的化学气相沉积金刚石(cvdd)导线 - Google Patents

用于热传输的化学气相沉积金刚石(cvdd)导线 Download PDF

Info

Publication number
CN114616930A
CN114616930A CN202080075915.2A CN202080075915A CN114616930A CN 114616930 A CN114616930 A CN 114616930A CN 202080075915 A CN202080075915 A CN 202080075915A CN 114616930 A CN114616930 A CN 114616930A
Authority
CN
China
Prior art keywords
cvdd
circuit board
coated wire
coated
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080075915.2A
Other languages
English (en)
Inventor
P·A·斯威尔
N·比多尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Caldecott Co ltd
Original Assignee
Microchip Technology Caldecott Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Caldecott Co ltd filed Critical Microchip Technology Caldecott Co ltd
Publication of CN114616930A publication Critical patent/CN114616930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/249—Finish coating of conductors by using conductive pastes, inks or powders comprising carbon particles as main constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种用于将热量从半导体管芯传导出去的方法和设备。公开了一种板组件，该板组件包括电路板、电耦合到该电路板的半导体管芯和化学气相沉积金刚石(CVDD)涂覆的导线。该CVDD涂覆的导线的一部分在该半导体管芯上的热点与该电路板之间延伸。该板组件包括设置在该半导体管芯上的该热点与该电路板之间的导热膏层。该导热膏层与该CVDD涂覆的导线的一部分直接接触。

Description

用于热传输的化学气相沉积金刚石(CVDD)导线
背景技术
半导体管芯需要有效的热传输以防止热量积聚，这可能会损害管芯的性能并永久性地损坏管芯。过去使用了各种机制来从管芯除去热量。最常见的机制是使用金属翅片，金属翅片经由导热粘合剂附接至管芯的顶部。这在过去对于单板设计很有效。然而，对于将管芯放置在两块板之间的多板组件，无法将金属翅片直接放置在管芯上方。
金刚石在室温下具有任何材料的最高已知热导率。化学气相沉积金刚石(CVDD)已用于形成CVDD片，该CVDD片比天然金刚石更便宜。由CVDD颗粒制成的膏和凝胶由于其高热导率已用于许多不同制造工艺中。已开发出CVDD涂层工艺，该工艺允许用CVDD薄层涂覆材料。
因此，需要一种将提供足够热传输以便防止热量积聚在单个管芯内的降低成本的方法和设备。此外，需要一种将热量从管芯传递出去的可在多板组件中使用的方法和设备。
发明内容
本发明公开了一种用于形成板组件的方法，该方法包括：识别半导体管芯上的热点的位置；在对应于所识别的热点的该位置的位置中，将第一CVDD涂覆的导线附接到电路板；在该第一CVDD涂覆的导线上方施加导热膏层；以及将该半导体管芯放置在该导热膏层上方。该半导体管芯的表面与该导热膏层直接接触，并且该第一CVDD涂覆的导线的一部分在该半导体管芯上的热点的所识别的位置与该第一电路板之间延伸。
公开了一种板组件，该板组件包括电路板、电耦合到该电路板的半导体管芯以及CVDD涂覆的导线。该CVDD涂覆的导线的一部分在该半导体管芯上的热点与该电路板之间延伸。该板组件包括设置在该半导体管芯上的该热点与该电路板之间的导热膏层。该导热膏层与该CVDD涂覆的导线的一部分直接接触。该CVDD涂覆的导线热耦合到一个或多个散热器。
由于CVDD涂覆的导线和导热膏的高热导率，以及CVDD涂覆的导线和导热膏在热点下面的定位，热量快速且有效地从管芯中移除。而且，本发明的方法和设备可用于多板组件中，从而允许从多板组件中有效地移除热量。
附图说明
下面将参考实施方案和附图更详细地解释本发明。应当理解，附图未按比例绘制。
图1是示出根据本发明的示例的用于形成具有用于移除热量的CVDD涂覆的导线的板组件的方法的框图。
图2是示出根据本发明的示例的在将CVDD涂覆的导线附接到电路板之后的电路板的前侧剖视图的图。
图3是示出根据本发明的示例的图2的电路板的顶视图的图。
图4是示出根据本发明的示例的在将导热膏层沉积在每个CVDD涂覆的导线的一部分上方之后的图3的电路板组件的前剖视图的图。
图5是示出根据本发明的示例的图4的电路板组件的顶视图的图。
图6是示出根据本发明的示例的在将半导体管芯放置在导热膏层上方之后的图5的电路板组件的前剖视图的图。
图7是示出根据本发明的示例的图6的电路板组件的顶视图的图。
图8是示出根据本发明的示例的在将引线附接到管芯和电路板之后的图7的电路板组件的前剖视图的图。
图9A是示出根据本发明的示例的在将散热器热耦合到每个CVDD涂覆的导线之后的图8的电路板组件的顶视图的图。
图9B是示出根据本发明的示例的图9A的电路板组件的前视图的图。
图10是示出根据本发明的示例的其中CVDD涂覆的导线彼此相交的电路板组件的顶视图的图。
图11是示出根据本发明的示例的包括两个电路板并且其中引线用于将半导体管芯耦合到电路板的电路板组件的前侧剖视图的图。
图12是示出根据本发明的示例的包括两个电路板并且其中CVDD涂覆的导线附接到两个电路板使得CVDD涂覆的导线既在半导体管芯上方又在半导体管芯下方延伸的电路板组件的前剖视图的图。
图13是示出根据本发明的示例的其中导热膏经分布使得导热膏层是在所识别的热点中的每个热点的整个侧向区域下面延伸的单个导热膏区域的电路板组件的前剖视图的图。
图14是根据本发明的示例的图13的结构的顶视图。
图15是示出根据本发明的示例的包括两个电路板并且其中CVDD涂覆的导线既在半导体管芯上方又在半导体管芯下方延伸的电路板组件的前剖视图的图。
图16是示出根据本发明的示例的包括用于将半导体管芯电耦合到电路板的球栅阵列的电路板组件的前剖视图的图。
图17是示出根据本发明的示例的包括两个电路板并且其中球栅阵列用于将半导体管芯耦合到电路板的电路板组件的前剖视图的图。
图18是示出根据本发明的示例的包括两个电路板并且其中球栅阵列用于将半导体管芯耦合到电路板的电路板组件的前剖视图的图。
图19是示出根据本发明的示例的用于形成具有用于移除热量的CVDD涂覆的导线的板组件的方法的框图，其中CVDD涂覆的导线设置在狭槽中。
图20是示出根据本发明的示例的电路板的前剖视图的图，其中在对应于所识别的热点的位置中将狭槽切入电路板中。
图21是示出根据本发明的示例的图20的电路板的顶视图的图。
图22是示出根据本发明的示例的在已将CVDD涂覆的导线插入到电路板中的狭槽中之后的图21的电路板组件的前剖视图的图。
图23是示出根据本发明的示例的图22的电路板组件的顶视图的图。
图24是示出根据本发明的示例的在已将导热膏层沉积在每个CVDD涂覆的导线上方之后的图23的电路板组件的前剖视图的图。
图25是示出根据本发明的示例的在已将半导体管芯放置在导热膏层上方之后的图24的电路板组件的顶视图的图。
图26是示出根据本发明的示例的图25的电路板组件的顶视图的图。
图27是示出根据本发明的示例的在已将引线附接到管芯和电路板之后的图26的电路板组件的前剖视图的图。
图28是示出根据本发明的示例的在已将球栅阵列附接到管芯和电路板之后的图26的电路板组件的前剖视图的图。
图29是示出根据本发明的示例的包括两个电路板并且其中引线用于将半导体管芯耦合到电路板的电路板组件的前剖视图的图。
图30是示出根据本发明的示例的包括两个电路板并且其中球栅阵列用于将半导体管芯耦合到电路板的电路板组件的前剖视图的图。
图31是示出根据本发明的示例的包括三个电路板的电路板组件的前剖视图的图。
图32是示出根据本发明的示例的用于形成电路板组件的方法的图，在该电路板组件中，CVDD涂覆的导线用于冷却半导体管芯和加热半导体管芯。
图33是示出根据本发明的示例的电路板组件的顶视图的图，并且示出了其中使用CVDD涂覆的导线来既加热电路板又将热量从半导体管芯传导出去的示例。
图34是示出根据本发明的示例的电路板组件的顶视图的图，并且示出了其中使用CVDD涂覆的导线来既加热电路板又将热量从半导体管芯传导出去的示例。
图35是示出根据本发明的示例的电路板组件的顶视图的图，并且示出了其中使用CVDD涂覆的导线来既加热电路板又将热量从半导体管芯传导出去的示例。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域的技术人员将易于想到其他示例。
图1示出了用于形成具有用于将热量从半导体管芯上的热点传导出去的CVDD涂覆的导线的板组件的方法100。识别(101)半导体管芯上的热点的位置。可通过分析多个测试半导体管芯的热特性以识别测试半导体管芯上的热点的位置来确定一个或多个热点的位置。当测试半导体管芯以标称方式(或以常规测试模式)操作时，可使用测试半导体管芯的表面的热相机图像来识别热点，以准确识别热点的位置。然后准确地标测这些位置。如在本申请中所使用，术语“热点”是管芯内的某个小区域，与该管芯的周围区域相比，该区域具有升高的热输出。在一个示例中，温度比管芯的周围区域高百分之十以上或者比管芯的表面的平均温度高百分之十以上的区域被确定为热点。
用于识别热点的测试半导体管芯将优选地具有与在板组件中使用的半导体管芯相同的设计和制造，使得热点的位置得以准确地确定。
在对应于所识别的热点的位置的位置中，将CVDD涂覆的导线附接(102)到电路板。步骤102可通过以下操作来执行：分配粘合剂；将CVDD涂覆的导线放置在对应于所识别的热点的位置的位置中；以及固化粘合剂。在图2至图3所示的示例中，使用粘合剂6将CVDD涂覆的导线2、3附接到电路板1。可使用取放装置来精确地定位CVDD涂覆的导线2、3。在将CVDD涂覆的导线2、3放置在电路板1上之前，可将粘合剂6分配在CVDD涂覆的导线2、3上，或者可在电路板1上分配粘合剂(例如，沿着电路板1的区域的整个长度，这将位于CVDD涂覆的导线2、3或其一部分之下)。电路板可为常规包铜电路板。
最初通过在900℃下将“种子”导线放置在CVDD烤箱中来形成CVDD涂覆的导线2、3。然后，金刚石的化学蒸汽会在一段时间内铺设在该“种子”导线上。通常，所选择的导线是钨或钼(尽管可使用其他元件)，因为它们形成允许CVDD结合到导线的碳化物。CVDD在导线上“生长”(大约0.5μm/小时)以沿者其长度形成均匀涂层。金刚石涂层的厚度标称地高达“种子”导线的直径的一半。
在一个示例中，通过以下操作来形成CVDD涂覆的导线：将钨线插入到加热的CVDD烤箱中以便形成碳化钨表面，后续接着金刚石材料的化学气相沉积，使得金刚石与碳化钨表面结合。
CVDD涂覆的导线2、3保持金刚石的导热特性。在一个示例中，CVDD涂覆的导线的宽度或直径为从25μm至250μm。
在CVDD涂覆的导线上方施加(103)导热膏层。导热膏可为金刚石膏。在一个具体示例中，多于90％的导热膏层由具有小于0.5微米的尺寸的CVDD颗粒构成，并且导热膏的剩余部分是导热材料(例如，胶水、凝胶或润滑脂)。
在第二示例中，导热膏可为具有70％至90％的CVDD负载的金刚石膏，其中具有0.5μm至1μm的尺寸的CVDD颗粒支撑在有机树脂和溶剂中。
在图4至图5所示的示例中，在每个CVDD涂覆的导线2、3上方，每个所标识的热点的位置处施加小于40μm厚的导热膏层，如导热膏4、5的区域所示。在该示例中，当导热膏是金刚石膏时，仅将导热膏层4、5施加在每个CVDD涂覆的导线2、3的其中导线穿过热点的所识别的位置或者在热点的所识别的位置内延伸的那些部分上方；从而节省相对昂贵的金刚石膏，同时提供足够的热导率以有效地将热量从所识别的热点传导出去。
将半导体管芯放置(104)在导热膏层上方，使得半导体管芯的表面与导热膏层直接接触，并且使得CVDD涂覆的导线的一部分在半导体管芯上的热点的所识别的位置与电路板之间延伸。
在图6至图7所示的示例中，半导体管芯10可压靠导热膏层4、5，使得导热膏层4、5侧向地膨胀并且因此与在步骤102中施加的层相比具有减小的厚度。
在图6至图7所示的示例中，并且如上文所讨论，对具有与半导体管芯10相同的设计的测试半导体管芯执行步骤101的分析，以识别测试半导体管芯上对应于管芯10上的位置14至15的位置处的热点。在以下示例和讨论中，位置14至15被称为半导体管芯10上的热点。然而，应当理解，识别热点14至15的位置的过程将在组装过程之前在测试管芯(未示出)上完成，并且不使用将在组装过程中使用的半导体管芯10来确定。
在图6至图7的板组件中，每个CVDD涂覆的导线2、3的一部分在半导体管芯10的底表面17上的热点与电路板1之间延伸，并且导热膏层4、5与每个CVDD涂覆的导线2、3的一部分直接接触并且与半导体管芯10的底表面17直接接触。更具体地，CVDD涂覆的导线2的一部分在热点14与电路板1之间延伸。导热膏4的区域与CVDD涂覆的导线2的一部分和半导体管芯10的底表面17直接接触，并且在热点14的整个侧向区域下，半导体管芯10的底表面17与电路板1之间延伸。类似地，CVDD涂覆的导线3的一部分在热点15与电路板1之间延伸。导热膏5的区域与CVDD涂覆的导线3的一部分和半导体管芯10的底表面17直接接触，并且在热点15的整个侧向区域下在半导体管芯10的底表面17与电路板1之间延伸。
任选地，固化(105)导热膏。在一个示例中，导热膏包括悬浮在粘合剂中的CVDD金刚石颗粒、热固化的触变低粘度环氧树脂浇铸树脂，诸如Delo Monopox(例如，GE725)。在该示例中，固化过程可包括在165℃下加热电路板组件达60分钟。
将管芯电耦合(106)到电路板。在图8中示出的一个示例中，将引线8附接到半导体管芯10和电路板1，以将半导体管芯10电耦合到电路板1。
现参考步骤108，将一个或多个散热器耦合(例如，附接)到CVDD涂覆的导线。在图9A所示的示例中，将两个散热器附接到CVDD涂覆的导线。更具体地，第一散热器21位于板组件的一侧上，并且第二散热器22位于板组件的相对侧上，其中每个CVDD涂覆的导线2、3在一个或多个端上热耦合到相应的散热器21、22。
在图9A示出的一个示例中，每个CVDD涂覆的导线2至3的一个或多个端延伸经过电路板1的边缘，并且每个散热器21、22直接接触每个CVDD涂覆的导线2、3的延伸经过电路板1的边缘的部分以将热量从电路板1传导出去。在该示例中，CVDD涂覆的导线2跨越半导体管芯10延伸，完全穿过位于热点14之下的导热膏4的侧向范围并且从电路板1的相对边缘突出。CVDD涂覆的导线3从位于热点15之下的区域延伸穿过导热膏5的侧向范围并且从电路板1的边缘突出。
在图9A至图9B所示的示例中，散热器21至22不与电路板1重叠并且延伸到电路板1的边缘之外，其中每个CVDD涂覆的导线2、3的延伸经过电路板1的边缘的该部分中的一些或所有部分与相应的散热器21、22直接接触。更具体地，CVDD涂覆的导线2的靠近CVDD涂覆的导线2的一端的一部分与散热器21直接接触，并且CVDD涂覆的导线2的靠近CVDD涂覆的导线2的另一端的一部分与散热器22直接接触。类似地，CVDD涂覆的导线3的靠近CVDD涂覆的导线3的一端的一部分与导热膏5直接接触，并且CVDD涂覆的导线3的靠近CVDD涂覆的导线3的另一端的一部分与散热器22直接接触。
参考图9B，散热器22包括通过螺钉20附接在一起的顶板22a和底板22b。螺钉20将顶板22a和底板22b耦合在一起，使得CVDD涂覆的导线2、3直接接触顶板22a和底板22b，以将CVDD涂覆的导线2、3热耦合到散热器22。
在图10所示的示例中，在图1的步骤102中，将CVDD涂覆的导线31至34附接到电路板1。CVDD涂覆的导线31至34延伸穿过导热膏39的区域，其中导热膏39的每个区域位于半导体管芯30上的一个或多个热点之下。每个水平定向的CVDD涂覆的导线31、33在导热膏39的区域内与对应的竖直定向的CVDD涂覆的导线32、34相交。在该示例中，CVDD涂覆的导线33的在CVDD涂覆的导线33的一端处或其附近的一部分在半导体管芯10上的热点的位置与电路板1之间延伸，并且CVDD涂覆的导线33的另一端热耦合到散热器36(例如，CVDD涂覆的导线33的靠近CVDD涂覆的导线33的一端的一部分与散热器36直接接触)。类似地，CVDD涂覆的导线34的在CVDD涂覆的导线34的一端处或其附近的一部分在半导体管芯10上的热点的位置与电路板1之间延伸，并且CVDD涂覆的导线34的在CVDD涂覆的导线34的另一端处或其附近的一部分热耦合到散热器38。
每个CVDD涂覆的导线32的两端热耦合到散热器37、38。更具体地，CVDD涂覆的导线32的靠近CVDD涂覆的导线32的一端的一部分与散热器37直接接触，并且CVDD涂覆的导线32的靠近CVDD涂覆的导线32的另一端的一部分与散热器38直接接触。类似地，CVDD涂覆的导线31的靠近CVDD涂覆的导线31的一端的一部分与散热器35直接接触，并且CVDD涂覆的导线31的靠近CVDD涂覆的导线31的另一端的一部分与散热器36直接接触。
当要使用交叉线网(例如，如图10所示的多个交叉线)时，可执行点焊工艺以在CVDD涂层之前焊接接合部。在一个示例中，导线32、34是直的，并且导线31、33经成形使得它们分别包括倒置的“U”形形状，其中该导线分别跨过导线32、34。也可将接合部胶合或镀敷在一起。在用CVDD涂覆导线之前执行成形和连接工艺。
步骤101至106和108的方法可应用于形成多板组件。现参考步骤107，为了形成多板组件，将第二电路板附接到第一电路板1。在图11中，示出了包括第二电路板16的示例性多板组件，该第二电路板通过有支架的结构11耦合到电路板1，使得半导体管芯10在电路板1与电路板16之间延伸。
可对多板组件的每个电路板执行步骤101至106中的一些或所有步骤。在图12所示的一个示例中，在将电路板16附接到电路板1之前(例如，通过以与图1至图10所示的相同方式在对应于所识别的热点的位置的位置中将CVDD涂覆的导线附接到电路板16)对电路板16执行步骤102至103。在该示例中，粘合剂6被分配在电路板16上，并且CVDD涂覆的导线18、19被放置在对应于所识别的热点的位置的位置中，并且电路板16被翻转并与电路板1精确地对准，使得每个CVDD涂覆的导线18、19的一部分在半导体管芯10的顶表面上的热点与电路板16之间延伸。因此，在图12的板组件中，每个CVDD涂覆的导线18、19的一部分在半导体管芯10的顶表面上的热点与电路板16之间延伸，并且导热膏层与每个CVDD涂覆的导线18、19的一部分和半导体管芯10的顶表面直接接触。更具体地，CVDD涂覆的导线18的一部分在热点14(未示出)与电路板16之间延伸。导热膏24的区域与CVDD涂覆的导线18的一部分和半导体管芯10的顶表面直接接触，并且在热点14的整个侧向区域上方在半导体管芯10的顶表面与电路板16之间延伸。类似地，CVDD涂覆的导线19的一部分在热点15(未示出)与电路板16之间延伸。导热膏25的区域与CVDD涂覆的导线19的一部分和半导体管芯10的顶表面直接接触，并且在热点15的整个侧向区域上方在半导体管芯10的顶表面与电路板16之间延伸。
在图13至图14的板组件中，导热膏层7形成在多于一个热点14、15与电路板1之间延伸的单个导热膏区域。在该示例中，导热膏层7在半导体管芯10下宽泛地延伸，从而位于半导体管芯10中的一些或所有半导体管芯之下。导热膏层7在每个热点14、15的整个侧向区域下，半导体管芯10的底表面17上的每个热点14、15与电路板1之间延伸，并且与每个CVDD涂覆的导线2、3的一部分和半导体管芯10的底表面17直接接触。在一个示例中，半导体管芯10压靠导热膏层7，使得导热膏层7填充任何空隙并且排除半导体管芯10的底表面17与电路板1之间的任何空气。
多板组件还可包括上文关于图13至图14所描述的更广泛的导热膏层。这在图15中示出，该图示出了与每个CVDD涂覆的导线18、19的一部分和半导体管芯10的顶表面直接接触的导热膏层27。在该示例中，导热膏层27在半导体管芯10的顶表面上的每个热点14、15(未示出)与电路板16之间延伸，并且进一步在每个热点14、15的整个侧向区域上方延伸。
在图16至图18中所示的示例中，在图1的步骤106中，使用球栅阵列将半导体管芯10耦合(机械地和以电方式)到电路板1，球栅阵列中的每个球12从半导体管芯10上的触点延伸到电路板1上的对应触点。应当理解，除了使用球12将半导体管芯10电耦合到对应的电路板1、16以外，图16至图18中所示的结构和用于形成该结构的方法可与图1至图15的示例中所示的结构和方法相同。
在图17至图18的示例中，粘合剂6被分配在电路板16上，并且CVDD涂覆的导线18、19被放置在对应于半导体管芯10的所识别的热点的位置的位置中，并且电路板16被翻转并与电路板1精确地对准，使得每个CVDD涂覆的导线18、19的一部分在半导体管芯10的顶表面上的热点与电路板16之间延伸。因此，在图17至图18的板组件中，每个CVDD涂覆的导线18、19的一部分在半导体管芯10的顶表面上的热点与电路板16之间延伸，并且导热膏层与每个CVDD涂覆的导线18、19的一部分和半导体管芯10的顶表面直接接触。
在图17的多板组件中，导热膏层包括导热膏的区域4、5、24、25，其中导热膏既位于每个所识别的热点之下(4、5)又位于每个所识别的热点之上(24、25)。
在图18的多板组件中，导热膏层27位于半导体管芯10之上，其中导热膏既在每个所识别的热点之下(4、5)又在每个所识别的热点之上(27)。
尽管先前示例将CVDD涂覆的导线示出为延伸经过电路板1的边缘，但在另选实施方案中，每个CVDD涂覆的导线的一个或多个端延伸到电路板1的边缘附近的位置。在该实施方案中，使用了与每个电路板1、16部分重叠的散热器。
图19至图31示出了用于形成电路板组件的方法，其中代替将CVDD涂覆的导线附接到电路板的顶表面(步骤102)而将狭槽切入电路板中，并且将CVDD涂覆的导线插入到狭槽中。
现参考图19的方法200，如上文关于方法100所述，识别(101)半导体管芯上的热点的位置。在电路板中对应于所识别的热点的位置的位置中切割出(201)狭槽。可使用激光器或刳刨机(例如，使用旋转刀片的切割装置)将狭槽切入电路板1的顶表面63中。图20至图26示出了狭槽60，切割出狭槽以便在电路板1上具有对应于半导体管芯10上的热点14的位置的位置，并且切割出狭槽61以便在电路板1上具有对应于半导体管芯10上的热点15的位置的位置。狭槽60至61的位置可通过以下操作来确定：识别所识别的热点与半导体管芯10上的对准指示器相关的位置；精确地确立电路板1上将附接半导体管芯10的位置；确定对准指示器将定位在电路板1上的位置；以及使用热点相对于对准指示器的位置来确定需要切割出狭槽60至61的位置。
分配(202)粘合剂。现参考图22，粘合剂61被分配在狭槽60、61内。
将CVDD涂覆的导线插入到(104)狭槽中。在图22至图23所示的示例中，将CVDD涂覆的导线2、3插入到狭槽60至61中。使用取放装置来在每个狭槽60至61内精确地定位CVDD涂覆的导线2、3。应当理解，每个CVDD涂覆的导线2、3的宽度将小于该CVDD涂覆的导线所放置到的对应狭槽60、61的尺寸，使得该CVDD涂覆的导线将装配到狭槽中。
在将CVDD涂覆的导线2、3插入到狭槽60、61中之前，可将粘合剂6分配在狭槽60、61内。另选地，在将CVDD涂覆的导线2、3插入到狭槽60、61中之前，将粘合剂61分配到所述CVDD涂覆的导线上。
任选地，可固化粘合剂以确保CVDD涂覆的导线2、3在后续处理步骤期间保持在其狭槽60至61中。
然后，该方法以相同的方式进行，并且使用与图1至图18的示例中所讨论的相同的材料和结构。更具体地，将导热膏层4、5施加(103)在相应的CVDD涂覆的导线2、3上方，如图24所示；将半导体管芯10放置(104)在导热膏4、5上方，如图25所示。导热膏4、5可在如图24至图27所示的每个所识别的热点14、15的位置处施加在每个CVDD涂覆的导线2、3上方，或者可更广泛(例如，具有诸如图13至图14所示的侧向范围)。任选地，固化(105)导热膏。图27示出了在步骤106中使用引线8，并且图28示出了在步骤106中使用包括球12的球栅阵列以将半导体管芯10耦合到电路板1。图29示出了多板组件，该组件包括用于将半导体管芯10耦合到电路板1的引线8和位于可选步骤107的电路板1之上的第二电路板49。图30示出了使用球栅阵列来将半导体管芯10耦合到电路板1使得半导体管芯10在电路板1与电路板49之间延伸的多板组件。
在步骤108中，将一个或多个散热器耦合(例如，附接)到CVDD涂覆的导线，如上文关于图9A、图9B、图10所述。
CVDD涂覆的导线2、3、18、19可具有如先前附图中所示的矩形横截面形状，然而，另选地，CVDD涂覆的导线可具有圆形或经修圆横截面形状。在图31所示的示例中，CVDD涂覆的导线82、92被示出为具有圆形形状。
在图31所示的示例中，将CVDD涂覆的导线82插入到电路板84上的狭槽81中。在该示例中，经修圆CVDD涂覆的导线82大于狭槽81，使得它们仅部分填充狭槽81。然而，另选地，狭槽81的尺寸可设定成使得CVDD涂覆的导线完全设置在狭槽81内。在该示例中，在将电路板84附接到电路板85和半导体管芯87之前施加导热膏83。CVDD涂覆的导线既在半导体管芯88上的每个热点上方(92)又在该半导体管芯上的每个热点下方(2、3)延伸。导热膏93与半导体管芯88的顶表面和CVDD涂覆的导线92直接接触。此外，CVDD涂覆的导线既在半导体管芯87上的每个热点上方(82)又在该半导体管芯上的每个热点下方(2、3)延伸。导热膏83与半导体管芯87的顶表面和CVDD涂覆的导线82直接接触。半导体管芯80通过焊球12耦合到半导体管芯84。有支架的结构11用于将半导体管芯84附接到半导体管芯85，并且将半导体管芯85附接到半导体管芯86。
CVDD涂覆的导线在图2至图18和图20至图31中示出为相对笔直的。然而，另选地，CVDD涂覆的导线2可具有弯曲的形状。当导线需要成形以形成期望的曲线时，在用CVDD涂覆导线之前进行成形。
图32示出了用于形成电路板组件的方法300。分析(101)管芯以识别热点。将CVDD涂覆的导线附接到电路板(步骤102)；或将一个或多个狭槽切入(201)电路板中，分配粘合剂(202)，并且将CVDD涂覆的导线插入到狭槽中(203)。然后，以与参考先前附图所讨论的相同的方式执行步骤103至107，并且可利用相同的材料。
将开关耦合(301)到CVDD涂覆的导线的至少一个端，该开关耦合到电源并且可操作以使电流通过CVDD涂覆的导线以加热半导体管芯10。在图33所示的示例中，开关71耦合在电源(未示出)与CVDD涂覆的导线2的一端之间。CVDD涂覆的导线2的另一端耦合到接地。在图33所示的示例中，开关71耦合到电源，并且耦合到CVDD涂覆的导线2的一端。更具体地，电路板1的边缘附近的触点74耦合到接地。导线76的一端附接(例如，焊接)到触点74，并且导线76的另一端电耦合(例如，焊接)到CVDD涂覆的导线2的一端。迹线73将开关71耦合到电路板1的相对边缘附近的触点75。导线77在一端上附接(例如，焊接)到触点75，并且另一端电耦合(例如，焊接)到CVDD涂覆的导线2的另一端。开关71可在步骤108中附接散热器之前或之后耦合到CVDD涂覆的导线。
应当理解，图33的结构是示例性的，并且其他机构可用于将CVDD涂覆的导线2的端耦合到电源，此类机构可包括但不限于接纳CVDD涂覆的导线2的端的连接器、连接器容座和容座。
图34示出了在导热膏43的区域处相交的CVDD涂覆的导线41、42的网。在一个示例中，一个或多个开关71耦合到每个CVDD涂覆的导线41、42的端，以使电流通过每个CVDD涂覆的导线41、42。CVDD涂覆的导线41、42的网对于在操作期间将热量从半导体管芯40传递出去和诸如在启动期间加热半导体管芯40两者而言是有效的。散热器45至48可具有图9B所示的两板结构，从而允许将CVDD涂覆的导线41、42的端容易地耦合到一个或多个开关71。电路板组件可包括如图34所示的导热膏43的多个区域，其每一者位于所识别的热点(未示出)上方或下方，或者可包括将热量从多于一个热点14、15传递出去的导热膏7的更宽泛区域，如图35所示。
这种加热能力的一种用途是“冷启动”加热器。更具体地，在板组件的初始操作期间，电流沿着CVDD涂覆的导线41、42通过以升温板/部件，从而使它们进入其安全最佳操作温度范围。当半导体管芯40达到期望的温度时，或在预定时间量之后，停止加热过程，并且CVDD涂覆的导线专门用于冷却半导体管芯40。
在一个具体示例中，板组件是用于汽车电池组的控制电子器件。由于汽车电池组组件的高度集成性质，并且由于控制电子器件靠近这些组件中的电池，本发明的方法和设备有效地用于升温和冷却。
除了上文所讨论的其他优点之外，与常规铜板散热器相比，本发明的方法和设备增加了板组件的非常小的重量。同样，如图34、图35中所示，通过将散热器从电路板1移动到相邻位置，加速度在电路板上引起的一些物理应力得以缓解。此外，CVDD沉积工艺的硬化使层压板变硬，从而减少电路板组件的弯曲裂化。由此，这些板组件可用于诸如高振动或热环境的苛刻环境中。
虽然已经示出和描述了本发明的示例和应用，但是对于本领域的技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可能进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (20)

1.一种用于形成板组件的方法，所述方法包括：
识别半导体管芯上的热点的位置；
在对应于所识别的热点的所述位置的位置中，将第一化学气相沉积金刚石(CVDD)涂覆的导线附接到第一电路板；
在所述第一CVDD涂覆的导线上方施加导热膏层；以及
将半导体管芯放置在所述导热膏层上方，使得所述半导体管芯的表面与所述导热膏层直接接触，并且使得所述第一CVDD涂覆的导线的一部分在所述半导体管芯上的热点的所识别的位置与所述第一电路板之间延伸。
2.根据权利要求1所述的方法，所述方法进一步包括：
在所述电路板中对应于所识别的热点的所述位置的位置中切割出第一狭槽，
其中附接第一CVDD涂覆的导线包括将所述第一CVD涂覆的导线插入到所述第一狭槽中。
3.根据权利要求1所述的方法，所述方法进一步包括：
在所述电路板中对应于所识别的热点的所述位置的位置中切割出第一狭槽；以及
在所述第一狭槽内分配粘合剂，并且
其中附接所述第一CVDD涂覆的导线包括将所述第一CVD涂覆的导线插入到所述第一狭槽中。
4.根据权利要求2所述的方法，所述方法进一步包括：
在所述电路板中对应于所识别的热点的所述位置的位置中切割出第二狭槽；以及
将第二CVDD涂覆的导线插入到所述第二狭槽中，所述第二CVDD涂覆的导线与所述第一CVDD涂覆的导线相交，
其中所述导热膏层与所述第二CVDD涂覆的导线的一部分直接接触，并且
其中所述第二CVDD涂覆的导线的一部分在所述热点与所述第一电路板之间延伸。
5.根据权利要求1所述的方法，所述方法进一步包括将一个或多个散热器耦合到所述第一CVDD涂覆的导线。
6.根据权利要求1所述的方法，所述方法进一步包括将开关耦合到所述第一CVDD涂覆的导线的一端，并且将所述第一CVDD涂覆的导线的另一端耦合到接地，所述开关能够操作以使电流通过所述第一CVDD涂覆的导线以加热所述半导体管芯。
7.根据权利要求1所述的方法，其中所述第一CVDD涂覆的导线的第一端延伸经过所述电路板的边缘。
8.根据权利要求1所述的方法，其中所述第一CVDD涂覆的导线的两端延伸经过所述电路板的所述边缘。
9.根据权利要求1所述的方法，所述方法进一步包括：
将散热器耦合到所述第一CVDD涂覆的导线，所述散热器包括顶板，所述顶板直接位于所述第一CVDD涂覆的导线的延伸经过所述电路板的边缘的一部分之上并且与所述部分接触，所述散热器包括底板，所述底板耦合到所述顶板，所述底板直接位于所述第一CVDD涂覆的导线的延伸经过所述电路板的所述边缘的所述部分之下并且与所述部分接触。
10.根据权利要求1所述的方法，所述方法进一步包括将第二电路板耦合到所述第一电路板，使得所述半导体管芯在所述第一电路板与所述第二电路板之间延伸。
11.根据权利要求1所述的方法，其中所述导热膏包括金刚石膏。
12.根据权利要求1所述的方法，其中所述第一CVDD涂覆的导线包含钨。
13.根据权利要求1所述的方法，其中超过百分之九十的所述导热膏层是具有小于0.5微米的尺寸的CVDD颗粒，并且所述导热膏的剩余部分包括导热材料。
14.一种板组件，所述板组件包括：
第一电路板；
半导体管芯，所述半导体管芯电耦合到所述第一电路板；
第一化学气相沉积金刚石(CVDD)涂覆的导线，所述第一CVDD涂覆的导线的一部分在所述半导体管芯上的热点与所述第一电路板之间延伸；和
导热膏层，所述导热膏层设置在所述半导体管芯上的所述热点与所述第一电路板之间，所述导热膏层与所述CVDD涂覆的导线的一部分直接接触。
15.根据权利要求14所述的板组件，其中所述第一电路板包括第一狭槽，所述CVDD涂覆的导线在所述第一狭槽内延伸。
16.根据权利要求15所述的板组件，所述板组件进一步包括：
第二CVDD涂覆的导线，所述第二CVDD涂覆的导线在所述第一电路板中的第二狭槽内延伸，所述第二CVDD涂覆的导线与所述第一CVDD涂覆的导线相交，所述第二CVDD涂覆的导线的一部分在所述热点与所述第一电路板之间延伸，
其中所述导热膏层与所述第二CVDD涂覆的导线的一部分直接接触，其中所述第二CVDD涂覆的导线与所述第一CVDD涂覆的导线相交。
17.根据权利要求14所述的板组件，所述板组件进一步包括耦合到所述第一CVDD涂覆的导线的散热器。
18.根据权利要求14所述的板组件，所述板组件进一步包括耦合到所述第一CVDD涂覆的导线的一端的开关，所述开关能够操作以使电流通过所述第一CVDD涂覆的导线。
19.根据权利要求14所述的板组件，其中所述第一CVDD涂覆的导线的两端延伸经过所述第一电路板的边缘。
20.一种板组件，所述板组件包括：
第一半导体管芯；
第一电路板；
第二电路板，所述第二电路板位于所述第一电路板之上；
第一半导体管芯，所述第一半导体管芯电耦合到所述第一电路板并且设置在所述第一电路板与所述第二电路板之间；
第一化学气相沉积金刚石(CVDD)涂覆的导线，所述第一化学气相沉积金刚石(CVDD)涂覆的导线在所述第一电路板中的第一狭槽内延伸，所述第一CVDD涂覆的导线的一部分在所述半导体管芯上的热点与所述第一电路板之间延伸；和
导热膏层，所述导热膏层设置在所述半导体管芯上的所述热点与所述第一电路板之间，所述导热膏层与所述CVDD涂覆的导线的一部分直接接触；和
一个或多个散热器，所述一个或多个散热器耦合到所述第一CVDD涂覆的导线和所述第一电路板。
CN202080075915.2A 2019-11-08 2020-03-10 用于热传输的化学气相沉积金刚石(cvdd)导线 Pending CN114616930A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962933333P 2019-11-08 2019-11-08
US62/933,333 2019-11-08
US16/726,747 US11488888B2 (en) 2019-11-08 2019-12-24 Chemical vapor deposition diamond (CVDD) wires for thermal transport
US16/726,747 2019-12-24
PCT/GB2020/050562 WO2021089974A1 (en) 2019-11-08 2020-03-10 Circuit board assembly comprising chemical vapor deposition diamond (cvdd) wires for thermal transport

Publications (1)

Publication Number Publication Date
CN114616930A true CN114616930A (zh) 2022-06-10

Family

ID=75847870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080075915.2A Pending CN114616930A (zh) 2019-11-08 2020-03-10 用于热传输的化学气相沉积金刚石(cvdd)导线

Country Status (4)

Country Link
US (1) US11488888B2 (zh)
CN (1) CN114616930A (zh)
DE (1) DE112020005510T5 (zh)
WO (1) WO2021089974A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504591A (zh) * 2002-11-27 2004-06-16 陈继锋 化学气相沉积金刚石聚晶金刚石复合型金刚石材料及应用
US20070295496A1 (en) * 2006-06-23 2007-12-27 Hall David R Diamond Composite Heat Spreader
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
US20110192027A1 (en) * 2006-06-16 2011-08-11 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
CN102339945A (zh) * 2011-10-29 2012-02-01 华南师范大学 散热基板为金刚石粉-铜粉复合材料的大功率发光二极管
CN206635412U (zh) * 2017-04-19 2017-11-14 惠州市戴尔蒙德科技有限公司 一种热丝cvd金刚石涂层设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388027A (en) 1993-07-29 1995-02-07 Motorola, Inc. Electronic circuit assembly with improved heatsinking
US6891724B2 (en) 2002-06-12 2005-05-10 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD
US9903033B2 (en) 2012-07-24 2018-02-27 Uchicago Argonne Llc Nanowire and microwire fabrication technique and product
US11189543B2 (en) * 2019-07-31 2021-11-30 Microchip Technology Caldicot Limited Board assembly with chemical vapor deposition diamond (CVDD) windows for thermal transport

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1504591A (zh) * 2002-11-27 2004-06-16 陈继锋 化学气相沉积金刚石聚晶金刚石复合型金刚石材料及应用
US20110192027A1 (en) * 2006-06-16 2011-08-11 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
US20070295496A1 (en) * 2006-06-23 2007-12-27 Hall David R Diamond Composite Heat Spreader
US20100140790A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Chip having thermal vias and spreaders of cvd diamond
CN102339945A (zh) * 2011-10-29 2012-02-01 华南师范大学 散热基板为金刚石粉-铜粉复合材料的大功率发光二极管
CN206635412U (zh) * 2017-04-19 2017-11-14 惠州市戴尔蒙德科技有限公司 一种热丝cvd金刚石涂层设备

Also Published As

Publication number Publication date
US11488888B2 (en) 2022-11-01
DE112020005510T5 (de) 2022-08-18
WO2021089974A1 (en) 2021-05-14
US20210143080A1 (en) 2021-05-13

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
CN100359995C (zh) 电路基板的连接结构体及其制造方法
US6903271B2 (en) Electronic assembly with thermally separated support
CN104051376A (zh) 功率覆盖结构及其制作方法
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
CN104900782A (zh) 具有隔离件的散热增益型线路板制作方法
CN102725804B (zh) 用于高功率耗散的带有端子的表面安装电阻及其制造方法
JP5885630B2 (ja) プリント基板
CN107342465B (zh) 电连接器组件
TWI502718B (zh) 透過調整圖案化利用低損互連之異質晶片整合
CN106797112A (zh) 电路结构体及电路结构体的制造方法
WO2009088603A1 (en) Method of forming a heatsink
CN114616930A (zh) 用于热传输的化学气相沉积金刚石(cvdd)导线
EP1528847A1 (en) Heat dissipating insert, circuit comprising said insert and production method
CN114144876A (zh) 具有用于热传输的化学气相沉积金刚石（cvdd）窗口的板组件
CN111354684A (zh) 一种芯片基板及其制作方法、封装芯片及其封装方法
CN111354683A (zh) 一种芯片基板及其制作方法、封装芯片及其封装方法
CN209747497U (zh) 一种芯片基板和封装芯片
CN102117801B (zh) 高功率型发光二极管模块结构制作方法
CN209747502U (zh) 一种芯片基板和封装芯片
JP2006269572A (ja) 熱電変換モジュール、回路基板及び熱電変換モジュールの製造方法
JP2017204589A (ja) 放熱チップ及び放熱構造
CN102473689B (zh) 具有彼此绝缘电源侧和接地侧金属加固部件的半导体器件
JP3199191B2 (ja) 金属ベース回路基板
JP2020184577A (ja) 半導体装置の製造方法および接合材供給治具ならびにその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination