CN114614987A - 一种集成电路及其数字指纹生成电路、方法 - Google Patents

一种集成电路及其数字指纹生成电路、方法 Download PDF

Info

Publication number
CN114614987A
CN114614987A CN202011414605.7A CN202011414605A CN114614987A CN 114614987 A CN114614987 A CN 114614987A CN 202011414605 A CN202011414605 A CN 202011414605A CN 114614987 A CN114614987 A CN 114614987A
Authority
CN
China
Prior art keywords
control word
clock signal
clock
generating
digital fingerprint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011414605.7A
Other languages
English (en)
Other versions
CN114614987B (zh
Inventor
魏祥野
白一鸣
修黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011414605.7A priority Critical patent/CN114614987B/zh
Priority to US17/503,167 priority patent/US11893142B2/en
Publication of CN114614987A publication Critical patent/CN114614987A/zh
Application granted granted Critical
Publication of CN114614987B publication Critical patent/CN114614987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G06F21/725—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits operating on a secure reference time value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2103—Challenge-response

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Image Input (AREA)

Abstract

本公开提供一种集成电路及其数字指纹生成电路、方法。该数字指纹生成电路，包括：控制单元，被配置为：生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；第一时钟发生器，被配置为：根据所述第一控制字生成第一时钟信号；第二时钟发生器，被配置为：根据所述第二控制字生成第二时钟信号；频率检测器，被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。

Description

一种集成电路及其数字指纹生成电路、方法
技术领域
本公开涉及集成电路技术领域，尤其涉及一种集成电路及其数字指纹生成电路、方法。
背景技术
高速信息时代，在5G和物联网的双重背景下，安全成为至关重要的一环。首先，安全是通信的基础，如何准确的传输数据，是通信的根本目的。其次，安全的含义变的越来越广，由单纯的数据加密和身份验证向外延伸，如隐私保护、时间同步、隔离区防护、核心IP保护等。再者，在智能化终端应用于社会之后，许多设备有足够的破坏力对人类的生命健康产生威胁。最后，数字化经济的推动需要安全作为基础，以打造和谐安全稳定的社会。
面对如此巨大的挑战，物理非克隆函数(Physical Unclonable Function,PUF)应运而生，也被称为芯片数字指纹。
集成电路在制备过程中由于工艺误差会使电路性能与设计时产生偏差，将这些偏差提取出来并转换为数字标志，便成为了这个电路或者是这颗芯片的数字指纹，并可以通过这个数字指纹作为芯片ID，进而完成设备认证、授权，数据加密、解密等操作。
发明内容
有鉴于此，本公开的目的在于提出一种集成电路及其数字指纹生成电路、方法。
基于上述目的，本公开第一方面，提供了一种基于集成电路的数字指纹生成电路，包括：
控制单元，被配置为：生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；
第一时钟发生器，与所述控制单元电耦接，并被配置为：根据所述第一控制字生成第一时钟信号；
第二时钟发生器，与所述控制单元电耦接，并被配置为：根据所述第二控制字生成第二时钟信号；
频率检测器，分别与所述第一时钟发生器和所述第二时钟发生器电耦接，并被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；
其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。
本公开第二方面，提供了一种集成电路，包括第一方面所述的数字指纹生成电路。
本公开第三方面，提供了一种集成电路的数字指纹生成方法，包括：
生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；
利用第一时钟发生器根据所述第一控制字生成第一时钟信号；
利用第二时钟发生器根据所述第二控制字生成第二时钟信号；
根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；
其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。
从上面所述可以看出，本公开提供的集成电路及其数字指纹生成电路、方法，通过在控制字中增加小数，进而延长了数字指纹的有效位数，提高了集成电路的安全性。
附图说明
为了更清楚地说明本公开或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开实施例提供的示例性数字指纹生成电路的结构示意图；
图2A示出了根据本公开实施例的示例性时钟发生器的电路结构示意图；
图2B示出了根据本公开实施例的时钟发生器与控制字的示例性关系示意图；
图3示出了本公开实施例提供的另一示例性数字指纹生成电路的结构示意图；
图4示出了本公开实施例提供的示例性方法的流程示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
本公开实施例提供了一种集成电路及其数字指纹生成电路、方法。所述基于集成电路的数字指纹生成电路，包括：控制单元，被配置为：生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；第一时钟发生器，被配置为：根据所述第一控制字生成第一时钟信号；第二时钟发生器，被配置为：根据所述第二控制字生成第二时钟信号；频率检测器，被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。本公开实施例提供的集成电路及其数字指纹生成电路、方法，通过在控制字中增加小数，进而延长了数字指纹的有效位数，提高了集成电路的安全性。
从安全性角度来看，本公开的实施例可以是物理不可克隆函数(PUF)的实现的示例。PUF是用作诸如集成电路(或芯片)的唯一身份的“数字指纹”。PUF基于在半导体制造期间自然发生的并且使得区分另外的相同的半导体成为可能的物理变化。PUF依赖于芯片的物理微结构的唯一性。这个微结构依赖于在制造期间引入的随机物理因子(或称制造偏差)。这些因子是不可预测且不可控的，这使得复制或者克隆结构几乎不可能。PUF实现挑战-响应认证以评价这个微结构。当将物理刺激施加于该微结构时，由于刺激与装置的物理微结构的复杂交互导致它以不可预测的(但是可重复的)方式作出反应。这个精确的微结构依赖于在制造期间引入的、是不可预测的物理因子。施加的刺激被称为挑战并且PUF的反应被称为响应。具体挑战和它的相应响应一起形成挑战-响应对或者CRP。通过微结构本身的性质来建立集成电路的身份。由于这个微结构不会被挑战-响应机制直接显露，因此这样的集成电路是抗欺骗攻击的。使用密钥提取器，PUF还可被用来从物理微结构提取唯一的强加密密钥。每当评价PUF时都重建相同的唯一密钥。可接着使用已知的密码方法来实现挑战-响应机制。
图1示出了一种示例性数字指纹生成电路的示意图。所述数字指纹生成电路100，包括控制单元102、第一时钟发生器104a、第二时钟发生器104b、频率检测器106和时钟源110。
时钟源110，可以生成集成电路100的时钟信号，其时钟信号的频率可以通过控制单元102进行配置。
控制单元102，可以生成第一控制字102a和第二控制字102b，并将第一控制字102a和第二控制字102b分别发送到第一时钟发生器104a和第二时钟发生器104b。
第一时钟发生器104a，与所述控制单元102电耦接，并可以根据所述第一控制字102a生成第一时钟信号。在一些实施例中，第一时钟发生器104a可以是基于时间平均频率脉冲直接合成(TAF-DPS)的时钟发生器(参考图2所示)；所述第一控制字可以在所述第一时钟发生器104a中周期性累加(例如通过TAF-DPS中的累加器进行累加)以生成具有不同周期的第一时钟信号。
第二时钟发生器104b，与所述控制单元102电耦接，并可以根据所述第二控制字102b生成第二时钟信号。在一些实施例中，第二时钟发生器104b可以是基于时间平均频率脉冲直接合成(TAF-DPS)的时钟发生器(参考图2所示)；所述第二控制字可以在所述第二时钟发生器104b中周期性累加(例如通过TAF-DPS中的累加器进行累加)以生成具有不同周期的第二时钟信号。
频率检测器106，分别与所述第一时钟发生器104a和所述第二时钟发生器104b电耦接，并可以根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹108。在一些实施例中，频率检测器106可以是D触发器，当所述第二时钟信号的周期与所述第一时钟信号的周期之差大于或等于第一阈值(例如，0)时，D触发器输出第一参数值(例如，1)；当所述第二时钟信号的周期与所述第一时钟信号的周期之差小于第一阈值(例如，0)时，D触发器输出第二参数值(例如，0)；经过多个时钟周期之后，D触发器的输出形成为由第一参数值和第二参数值组成的字符串(例如，由0/1组成的序列)，进而形成所述集成电路的数字指纹。
图2示出了根据本公开实施例的示例性时钟发生器(例如，TAF-DPS)的电路结构示意图。该TAF-DPS可以是第一时钟发生器104a，也可以是第二时钟发生器104b。
如图2所示，时钟发生器可以包括：第一寄存器R1、第二寄存器R2、第三寄存器R3、第四寄存器R4、第一加法器J11、第二加法器J12、第一选择器X1、第二选择器X2、第三选择器X3、D触发器、第一反相器F01和第一反相器F02。第一加法器J11和第二加法器J12可以分别与第一寄存器R1和第三寄存器R3连接，且第一加法器J11、第一寄存器R1、第二寄存器R2和第一选择器X1依次连接，第二加法器J12、第三寄存器R3、第四寄存器R4和第二选择器X2依次连接。第二寄存器R2还可以与第一时钟信号端CLK1连接，第一寄存器R1、第三寄存器R3和第四寄存器R4还可以与第二时钟信号端CLK2连接。第一选择器X1和第二选择器X2还可以分别与时钟源102和第三选择器X3连接，第三选择器X3还可以与D触发器的第一输入端和第一时钟信号端CLK1连接。D触发器的第二输入端可以与第一反相器F01的输出端连接，第一反相器F01的输入端可以与D触发器的输出端连接。需要说明的是，参考图2，D触发器的输出端可以作为第一时钟信号端CLK1的输出，第一反相器F01的输出端可以作为第二时钟信号端CLK2的输出，且第一时钟信号端CLK1和第二时钟信号端CLK2提供的时钟信号仅相位相反且频率相同。TAF-DPS的输出f0与控制字F的关系如图2B所示。其中，时钟源110生成的时钟信号具有K个脉冲，脉冲间隔Δ，表示为fΔ。
以时钟发生器为TAF-DPS时钟发生器为例，该示例性数字指纹生成电路100的工作原理如下。
第一时钟发生器104a和第二时钟发生器104b的设计是完全相同的，但在生产时可以引入制造偏差，例如，如图1所示，第一时钟发生器104a的制造偏差为ε31，第二时钟发生器104b的制造偏差为ε32，造成TDPS1和TDPS2不一致。在一些情形下，制造偏差还可能存在于集成电路的其他部分，例如，如图1所示，时钟源110本身也可能存在制造偏差ε1，时钟源110与时钟发生器104a或104b之间的传输路径也可能存在制造偏差ε2，时钟发生器104a或104b与频率检测器106之间的传输路径也可能存在制造偏差ε41或ε42。这些制造偏差均可以导致最终的第一时钟信号TDPS1和第二时钟信号TDPS2之间存在周期差异。因此，可以定义：
当ΔT＝TDPS2-TDPS1≥0时，电路DFF输出固定数值bm＝1；
当ΔT＝TDPS2-TDPS1＜0时，电路DFF输出固定数值bm＝0。
通过一系列的ΔT的组合我们得到了固定的0/1序列，这个序列便是这颗芯片的数字指纹。
对于本实施例的数字指纹生成电路，以其为TAF-DPS-PUF为例，其挑战可以定义为：
Challenge＝{F,INV}；
其中，F是时钟发生器(例如，TAF-DPS)的控制字，取值范围是[2,2K]之间的整数，INV是TAF-DPS的初始地址(亦即TAF-DPS-PUF开始工作的第一个状态，是TAF-DPS中的MUX选择器的初始地址)，取值范围是[0,K-1]之间的整数。可以看出，所述数字指纹生成电路的挑战可以是包含所述第一控制字、所述第二控制字、所述第一时钟信号的第一初始地址和所述第二时钟信号的第二初始地址的集合。
TAF-PDS-PUF的物理非克隆函数可以定义为f()，则芯片数字指纹(PUF在某一挑战下的响应)可以表达为：
Response＝FB
FB＝f(F,INV)
亦即，所述数字指纹生成电路的在所述挑战下的响应(所述频率检测器106的输出)即为所述数字指纹，所述响应为关于所述第一控制字、所述第二控制字、所述第一时钟信号的第一初始地址和所述第二时钟信号的第二初始地址的物理非克隆函数。
因为控制字F在TAF-DPS中完成累加运算，而累加运算是由TAF-DPS中的硬件加法器完成的，但硬件加法器的位数有限，比如一个4位加法器最大的值就是1111，再加1后，就会溢出，变成0000，这个公式就是累加器经过一个大周期(可称为第一周期)后回到最初的状态，比如F＝2，累加器共有4位(即K＝16)，则经过8个周期(可称为第二周期，该周期指代控制字每经过该周期一次则进行一次累加)后，例如，2→4→6→8→10→12→14→16(0)→2…，控制字F又变回2。第一周期的含义就是数列在有限资源下的循环。因此该响应含有第一周期，该第一周期Ω可以表示为：
Ω＝K/gcd(F,K)
其中，gcd(F,K)是控制字F和初始地址的个数K的最大公因数，例如，当F＝2，K＝8时，Ω＝4。
由于第一周期Ω的存在，针对一个挑战{F，INV}，产生的响应长度是ΩK。比如F＝2，K＝8，产生的响应是32bit。该响应中控制字的变化为：
2→4→6→8(0)→2→4→…
亦即，每经过4个第二周期后便开始循环(亦即第一周期为第二周期的4倍)，此时产生的数字指纹数据位可能会重复，不会再引入新的信息熵，因此只有数字指纹的前4位具有安全可靠性。
为了解决这样的问题，本公开实施例的所述第一控制字102a和所述第二控制字102b具有整数部分和小数部分，其中，整数部分可以是任意的自然数，例如，1、2、3，等等，小数部分可以是0～1之间的任意小数，例如，0.1、0.15、0.2、0.24、0.3，等等。在一些实施例中，所述第一控制字102a和所述第二控制字102b可以是，例如，2.5，其中，整数部分为2，小数部分为0.5。
如图2A所示，图中的第三寄存器R3中的整数和小数即累加器J12的整数部分和小数部分，在此处进行累加后，只有整数部分向下级寄存器传输。本实施例中，控制字F增加了小数部分，例如，0.5，假设F＝2.5，K＝8，则产生的响应长度变为：
FBlength＝[K/gcd(F,K)]·K＝(8/0.5)·8＝128
与没有小数部分时相比，FBlength提高了四倍。其中控制字F的变化(累加器的累加结果，Fn+1＝(Fn+F)modK，Fn+1是累加后的值，Fn是累加前的值，F是每次的累加量)可以是：
2→5→7→2→4→7→1→4→6→1→3→6→8→3→5→8(0)→2→5→7…
可以看出，在控制字F增加了小数部分0.5之后，每经过16个第二周期后才开始循环，即第一周期为8/0.5＝16。引入小数部分0.5之后所有的F产生的响应长度均为2K2。通过引入小数部分0.5，以归一化序列，使所有控制字F的累加周期Ω都变为2K。由于控制字F的取值不能超过2K，因此，在有小数的情况下，F的取值变为[2,2K-1]。因此，TAF-DPS-PUF可产生的响应总长度(数字指纹总长)可以表示为：
FFBlength＝(2K-2)·2K·K＝4(K3-K2)
当控制字F没有小数部分时，对应的数字指纹总长可以表示为：
Figure BDA0002815340810000081
控制字F有无小数部分的指纹长度对比如表1所示。
表1、两种类型指纹长度对比
类型 指纹总长 K＝4 K＝8 K＝16 K＝32 K＝64
有小数 4(K<sup>3</sup>-K<sup>2</sup>) 192 1792 15360 126976 1032192
无小数 (4K<sup>3</sup>-3K<sup>2</sup>+2K)/3 72 624 5216 42688 345472
可以看出，本公开实施例提出的数字指纹生成电路，可以有效提升数字指纹的总长度和有效长度，而数字指纹的总长度和有效长度是指纹安全性很重要的一个指标，使用相同的计算机进行破解，数字指纹的的总长度和有效长度越长，破解时间越长。因此，本公开实施例提出的数字指纹生成电路，可以提高集成电路的安全性。
需要说明的是，上述实施例中采用0.5作为控制字的小数部分，可以使数字指纹的增加的总长度最长，并且控制字F的重复周期也最长，使得数字指纹的有效长度也更长，并且，数字1-8在一个循环(第一周期)里面可以被遍历，利用率也更高。但是，可以知道，虽然采用0.5作为控制字的小数部分具有较好的效果，但实际实施时可以根据需要选择小数部分，例如，0.3、0.4、0.6等等，这些实施例也应当属于本公开的保护范围。
本公开实施例提出的数字指纹生成电路，较好地提高了TAF-DPS-PUF数字指纹长度，通过在TAF-DPS-PUF中的TAF-DPS模块上引入小数部分，并将小数设为0.5，使得这种电路上巧妙的变化，在消耗少量资源等情况下，大幅增加了指纹的长度。
图3示出了根据本公开实施例的示例性数字指纹生成电路200的示意图。
所述数字指纹生成电路200包括时钟源202、4个时钟发生器204a-204d(例如，TAF-DPS)和频率检测器206。
控制单元(图3中未示出)，被配置为：生成第一控制字、第二控制字、第三控制字和第四控制字，并将第一控制字、第二控制字、第三控制字和第四控制字分别发送到第一时钟发生器、第二时钟发生器、第三时钟发生器和第四时钟发生器；
第一时钟发生器204a，可以根据所述第一控制字生成第一时钟信号；
第二时钟发生器204b，可以根据所述第二控制字生成第二时钟信号；
第三时钟发生器204c，可以根据所述第三控制字生成第三时钟信号；
第四时钟发生器204d，可以根据所述第四控制字生成第四时钟信号；
频率检测器206，可以根据所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的任意两个生成所述集成电路的数字指纹208；亦即，每任意两个时钟信号可以生成一组数字指纹；
其中，所述第一时钟发生器、所述第二时钟发生器、所述第三时钟发生器和第四时钟发生器具有各不相同的制造偏差，所述第一控制字、第二控制字、第三控制字和第四控制字具有整数部分和小数部分。
该数字指纹生成电路200生成的数字指纹长度可以表达为：
Figure BDA0002815340810000091
其中，m是时钟发生器的个数。例如，当m＝4，K＝8时，数字指纹的总长度是FFBlength＝10752，是只含有2个TAF-DPS的6倍。
本公开实施例提供的数字指纹生成电路，通过增加TAF-DPS数量，引入复用机制，增加物理熵源和最原始的物理空间不确定性，扩大了TAF-DPS-PUF的随机性和不可预测性，可进一步提高TAF-DPS-PUF的指纹长度，增加电路的安全性，在面对高性能破解计算时，提供足够的位长应对破解。
本公开实施例提供的数字指纹生成电路，可以用于高性能安全IP中，用于指纹识别、密码学、安全防护、加密等领域，可以集成在对安全需求较高的产品中，为终端设备提供高级别的安全保障。
图4示出了本公开实施例提供的示例性方法300的流程示意图。
如图4所示，所述集成电路的数字指纹生成方法300，包括：
在步骤302，可以生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；
在步骤304，可以利用第一时钟发生器根据所述第一控制字生成第一时钟信号；
在步骤306，可以利用第二时钟发生器根据所述第二控制字生成第二时钟信号；
在步骤308，可以根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；
其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。
在一些实施例中，根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹，包括：
响应于所述第二时钟信号的周期与所述第一时钟信号的周期之差大于或等于第一阈值时，输出第一参数值；
响应于所述第二时钟信号的周期与所述第一时钟信号的周期之差小于第一阈值时，输出第二参数值。
在一些实施例中，所述第一时钟发生器和所述第二时钟发生器为基于时间平均频率脉冲直接合成的时钟发生器；
利用第一时钟发生器根据所述第一控制字生成第一时钟信号，包括：在所述第一时钟发生器中对所述第一控制字进行周期性累加以生成具有不同周期的第一时钟信号；
利用第二时钟发生器根据所述第二控制字生成第二时钟信号，包括：在所述第二时钟发生器中对所述第二控制字进行周期性累加以生成具有不同周期的第二时钟信号。
在一些实施例中，所述小数部分为0.5。
在一些实施例中，所述方法300，还包括：
生成第三控制字和第四控制字，并将第三控制字和第四控制字分别发送到第三时钟发生器和第四时钟发生器；
利用第三时钟发生器根据所述第三控制字生成第三时钟信号；
利用第四时钟发生器根据所述第四控制字生成第四时钟信号；
根据所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的任意两个生成所述集成电路的数字指纹；
其中，所述第一时钟发生器、所述第二时钟发生器、所述第三时钟发生器和第四时钟发生器具有各不相同的制造偏差，所述第三控制字和所述第四控制字具有整数部分和小数部分。
需要说明的是，本公开的方法可以由单个设备执行，例如一台计算机或服务器等。本实施例的方法也可以应用于分布式场景下，由多台设备相互配合来完成。在这种分布式场景的情况下，这多台设备中的一台设备可以只执行本公开的方法中的某一个或多个步骤，这多台设备相互之间会进行交互以完成所述的方法。
需要说明的是，上述对本公开特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
前述实施例的数字指纹生成电路用于实现上述任一实施例中相应的数字指纹生成方法，并且具有相应的方法实施例的有益效果，因此，方法实施例的有益效果在此不再赘述。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本公开难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本公开难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本公开的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本公开。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本公开旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种基于集成电路的数字指纹生成电路，包括：
控制单元，被配置为：生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；
第一时钟发生器，与所述控制单元电耦接，并被配置为：根据所述第一控制字生成第一时钟信号；
第二时钟发生器，与所述控制单元电耦接，并被配置为：根据所述第二控制字生成第二时钟信号；
频率检测器，分别与所述第一时钟发生器和所述第二时钟发生器电耦接，并被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；
其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。
2.根据权利要求1所述的数字指纹生成电路，其中，所述频率检测器，被配置为：根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹包括：
当所述第二时钟信号的周期与所述第一时钟信号的周期之差大于或等于第一阈值时，所述频率检测器输出第一参数值；
当所述第二时钟信号的周期与所述第一时钟信号的周期之差小于第一阈值时，所述频率检测器输出第二参数值；
经过多个周期之后，所述频率检测器的输出形成为所述集成电路的数字指纹。
3.根据权利要求2所述的数字指纹生成电路，其中，所述频率检测器的输出包括所述数字指纹生成电路的挑战的响应；
所述数字指纹生成电路的挑战为包含所述第一控制字、所述第二控制字、所述第一时钟信号的第一初始地址和所述第二时钟信号的第二初始地址的集合；
所述数字指纹生成电路的在所述挑战下的响应即为所述数字指纹，所述响应为关于所述第一控制字、所述第二控制字、所述第一时钟信号的第一初始地址和所述第二时钟信号的第二初始地址的物理非克隆函数。
4.根据权利要求1所述的数字指纹生成电路，其中，所述第一时钟发生器和所述第二时钟发生器为基于时间平均频率脉冲直接合成的时钟发生器；
所述第一控制字在所述第一时钟发生器中周期性累加以生成具有不同周期的第一时钟信号；
所述第二控制字在所述第二时钟发生器中周期性累加以生成具有不同周期的第二时钟信号。
5.根据权利要求1所述的数字指纹生成电路，其中，所述小数部分为0.5。
6.根据权利要求1所述的数字指纹生成电路，其中，所述控制单元，被配置为：生成第三控制字和第四控制字，并将第三控制字和第四控制字分别发送到第三时钟发生器和第四时钟发生器；
所述数字指纹生成电路，还包括：
第三时钟发生器，被配置为：根据所述第三控制字生成第三时钟信号；
第四时钟发生器，被配置为：根据所述第四控制字生成第四时钟信号；
频率检测器，被配置为：根据所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的任意两个生成所述集成电路的数字指纹；
其中，所述第一时钟发生器、所述第二时钟发生器、所述第三时钟发生器和第四时钟发生器具有各不相同的制造偏差，所述第三控制字和所述第四控制字具有整数部分和小数部分。
7.一种集成电路，包括如权利要求1-6任一项所述的数字指纹生成电路。
8.一种集成电路的数字指纹生成方法，包括：
生成第一控制字和第二控制字，并将第一控制字和第二控制字分别发送到第一时钟发生器和第二时钟发生器；
利用第一时钟发生器根据所述第一控制字生成第一时钟信号；
利用第二时钟发生器根据所述第二控制字生成第二时钟信号；
根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹；
其中，所述第一时钟发生器和所述第二时钟发生器具有不同的制造偏差，所述第一控制字和所述第二控制字具有整数部分和小数部分。
9.根据权利要求8所述的方法，其中，根据所述第一时钟信号和所述第二时钟信号生成所述集成电路的数字指纹，包括：
响应于所述第二时钟信号的周期与所述第一时钟信号的周期之差大于或等于第一阈值时，输出第一参数值；
响应于所述第二时钟信号的周期与所述第一时钟信号的周期之差小于第一阈值时，输出第二参数值。
10.根据权利要求8所述的方法，其中，所述第一时钟发生器和所述第二时钟发生器为基于时间平均频率脉冲直接合成的时钟发生器；
利用第一时钟发生器根据所述第一控制字生成第一时钟信号，包括：在所述第一时钟发生器中对所述第一控制字进行周期性累加以生成具有不同周期的第一时钟信号；
利用第二时钟发生器根据所述第二控制字生成第二时钟信号，包括：在所述第二时钟发生器中对所述第二控制字进行周期性累加以生成具有不同周期的第二时钟信号。
11.根据权利要求8所述的方法，其中，所述小数部分为0.5。
12.根据权利要求8所述的方法，还包括：
生成第三控制字和第四控制字，并将第三控制字和第四控制字分别发送到第三时钟发生器和第四时钟发生器；
利用第三时钟发生器根据所述第三控制字生成第三时钟信号；
利用第四时钟发生器根据所述第四控制字生成第四时钟信号；
根据所述第一时钟信号、所述第二时钟信号、所述第三时钟信号和所述第四时钟信号中的任意两个生成所述集成电路的数字指纹；
其中，所述第一时钟发生器、所述第二时钟发生器、所述第三时钟发生器和第四时钟发生器具有各不相同的制造偏差，所述第三控制字和所述第四控制字具有整数部分和小数部分。
CN202011414605.7A 2020-12-03 2020-12-03 一种集成电路及其数字指纹生成电路、方法 Active CN114614987B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011414605.7A CN114614987B (zh) 2020-12-03 2020-12-03 一种集成电路及其数字指纹生成电路、方法
US17/503,167 US11893142B2 (en) 2020-12-03 2021-10-15 Integrated circuit, and digital fingerprint generation circuit and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011414605.7A CN114614987B (zh) 2020-12-03 2020-12-03 一种集成电路及其数字指纹生成电路、方法

Publications (2)

Publication Number Publication Date
CN114614987A true CN114614987A (zh) 2022-06-10
CN114614987B CN114614987B (zh) 2023-07-07

Family

ID=81849187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011414605.7A Active CN114614987B (zh) 2020-12-03 2020-12-03 一种集成电路及其数字指纹生成电路、方法

Country Status (2)

Country Link
US (1) US11893142B2 (zh)
CN (1) CN114614987B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114329646A (zh) * 2020-09-28 2022-04-12 京东方科技集团股份有限公司 数字指纹生成器及数字指纹生成方法

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050033705A1 (en) * 1997-07-15 2005-02-10 Walmsley Simon Robert Decoy device in an integrated circuit
US20050232367A1 (en) * 2004-04-19 2005-10-20 Brian North Two-wire chip-to-chip interface
US7886176B1 (en) * 2007-09-24 2011-02-08 Integrated Device Technology, Inc. DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
CN103198267A (zh) * 2013-03-18 2013-07-10 宁波大学 一种可重构多端口puf电路单元
US20130194886A1 (en) * 2010-10-04 2013-08-01 Intrinsic Id B.V. Physical unclonable function with improved start-up behavior
US20150067895A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Security device having physical unclonable function
CN104699656A (zh) * 2015-03-19 2015-06-10 东南大学 一种基于fpga的微处理器puf实现系统及其方法
US20150236698A1 (en) * 2014-02-19 2015-08-20 Altera Corporation Stability-enhanced physically unclonable function circuitry
CN106571924A (zh) * 2016-10-21 2017-04-19 北京智芯微电子科技有限公司 一种物理不可克隆函数电路
CN106919860A (zh) * 2015-12-25 2017-07-04 上海华虹集成电路有限责任公司 用于实现物理不可克隆函数的电路以及相应的运行方法
CN107544607A (zh) * 2017-09-28 2018-01-05 宁波大学 一种利用基准电流源的电流型puf电路
US20180102907A1 (en) * 2016-10-07 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Sram-based authentication circuit
US20190238143A1 (en) * 2018-01-31 2019-08-01 Boe Technology Group Co., Ltd. Method of controlling electronic device and electronic device
US20190253266A1 (en) * 2018-02-09 2019-08-15 Research & Business Foundation Sungkyunkwan University Method and apparatus with physically unclonable function (puf) cell remapping and puf circuit
US20190324725A1 (en) * 2018-04-18 2019-10-24 Ememory Technology Inc. PUF-Based True Random Number Generation System
CN110598488A (zh) * 2019-09-17 2019-12-20 山东大学 半导体单元器件、半导体芯片系统及puf信息处理系统
US20200145235A1 (en) * 2018-11-07 2020-05-07 Samsung Electronics Co., Ltd. Integrated circuit and method for challenge-response physically unclonable function
US20200162249A1 (en) * 2018-11-16 2020-05-21 Electronics And Telecommunications Research Institute Apparatus for generating secret information on basis of ring oscillator architecture and method of same
CN111913522A (zh) * 2020-08-07 2020-11-10 杭州长川科技股份有限公司 多时钟域的数字测试电路、数字集成电路测试系统
CN112017721A (zh) * 2020-07-07 2020-12-01 温州大学 一种基于漏电流的弱物理不可克隆函数电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
KR100926214B1 (ko) * 2009-04-23 2009-11-09 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
WO2013155522A1 (en) * 2012-04-13 2013-10-17 Lewis Innovative Technologies, Inc. Electronic physical unclonable functions
US9015500B2 (en) * 2013-01-16 2015-04-21 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
US9083323B2 (en) * 2013-02-11 2015-07-14 Qualcomm Incorporated Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry
US9489504B2 (en) * 2013-10-03 2016-11-08 Qualcomm Incorporated Physically unclonable function pattern matching for device identification
CN105956494B (zh) * 2016-04-18 2018-07-13 宁波大学 一种采用阻抗失配效应的物理不可克隆函数电路
CN105978889B (zh) * 2016-06-20 2019-06-11 北京集创北方科技股份有限公司 生物特征加密方法及装置
US10915635B2 (en) * 2017-12-22 2021-02-09 The Boeing Company Countermeasures to frequency alteration attacks on ring oscillator based physical unclonable functions
CN111027102B (zh) * 2019-11-13 2023-05-26 云南大学 一种高安全性可配置ro-puf电路结构
CN114070267A (zh) * 2020-08-07 2022-02-18 京东方科技集团股份有限公司 数字指纹生成电路、生成方法和电子设备

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050033705A1 (en) * 1997-07-15 2005-02-10 Walmsley Simon Robert Decoy device in an integrated circuit
US20050232367A1 (en) * 2004-04-19 2005-10-20 Brian North Two-wire chip-to-chip interface
US7886176B1 (en) * 2007-09-24 2011-02-08 Integrated Device Technology, Inc. DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
US20130194886A1 (en) * 2010-10-04 2013-08-01 Intrinsic Id B.V. Physical unclonable function with improved start-up behavior
CN103198267A (zh) * 2013-03-18 2013-07-10 宁波大学 一种可重构多端口puf电路单元
US20150067895A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Security device having physical unclonable function
US20150236698A1 (en) * 2014-02-19 2015-08-20 Altera Corporation Stability-enhanced physically unclonable function circuitry
CN104699656A (zh) * 2015-03-19 2015-06-10 东南大学 一种基于fpga的微处理器puf实现系统及其方法
CN106919860A (zh) * 2015-12-25 2017-07-04 上海华虹集成电路有限责任公司 用于实现物理不可克隆函数的电路以及相应的运行方法
US20180102907A1 (en) * 2016-10-07 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Sram-based authentication circuit
CN106571924A (zh) * 2016-10-21 2017-04-19 北京智芯微电子科技有限公司 一种物理不可克隆函数电路
CN107544607A (zh) * 2017-09-28 2018-01-05 宁波大学 一种利用基准电流源的电流型puf电路
US20190238143A1 (en) * 2018-01-31 2019-08-01 Boe Technology Group Co., Ltd. Method of controlling electronic device and electronic device
US20190253266A1 (en) * 2018-02-09 2019-08-15 Research & Business Foundation Sungkyunkwan University Method and apparatus with physically unclonable function (puf) cell remapping and puf circuit
US20190324725A1 (en) * 2018-04-18 2019-10-24 Ememory Technology Inc. PUF-Based True Random Number Generation System
US20200145235A1 (en) * 2018-11-07 2020-05-07 Samsung Electronics Co., Ltd. Integrated circuit and method for challenge-response physically unclonable function
US20200162249A1 (en) * 2018-11-16 2020-05-21 Electronics And Telecommunications Research Institute Apparatus for generating secret information on basis of ring oscillator architecture and method of same
CN110598488A (zh) * 2019-09-17 2019-12-20 山东大学 半导体单元器件、半导体芯片系统及puf信息处理系统
CN112017721A (zh) * 2020-07-07 2020-12-01 温州大学 一种基于漏电流的弱物理不可克隆函数电路
CN111913522A (zh) * 2020-08-07 2020-11-10 杭州长川科技股份有限公司 多时钟域的数字测试电路、数字集成电路测试系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114329646A (zh) * 2020-09-28 2022-04-12 京东方科技集团股份有限公司 数字指纹生成器及数字指纹生成方法

Also Published As

Publication number Publication date
US20220180001A1 (en) 2022-06-09
CN114614987B (zh) 2023-07-07
US11893142B2 (en) 2024-02-06

Similar Documents

Publication Publication Date Title
Yin et al. LISA: Maximizing RO PUF's secret extraction
CN100530077C (zh) 随机数发生器及生成随机数的方法
US11301216B2 (en) Self-timed random number generator
KR101987141B1 (ko) 난수 발생기
US9792089B2 (en) Random number generator using an incrementing function
CN108768619B (zh) 一种基于环形振荡器的强puf电路的工作方法
JP2012186809A (ja) 乱数を発生させるための装置および方法
CN112019347B (zh) 一种基于xor-apuf的轻量级安全认证方法
CN113672199A (zh) 一种具备物理不可克隆函数功能的多熵源随机数发生器
CN114614987B (zh) 一种集成电路及其数字指纹生成电路、方法
Panda et al. FPGA prototype of low latency BBS PRNG
KR101631680B1 (ko) Aes 암호 알고리즘의 s-박스를 이용한 물리적 복제 방지기능 회로
CN109683852A (zh) 一种真随机数发生器
Gebali et al. Review of physically unclonable functions (pufs): structures, models, and algorithms
Shanta et al. Design of a lightweight reconfigurable prng using three transistor chaotic map
CN107479857A (zh) 随机数产生及后处理电路
CN111782179B (zh) 一种真随机数发生器
Wei et al. An all digital highly programable TAF-DPS based true random number generator working on principles of frequency-mixing and frequency-tracking
Kim et al. Low power circuit architecture of AES crypto module for wireless sensor network
Peng et al. A side-channel attack resistant AES with 500mbps, 1.92 pj/bit PVT variation tolerant true random number generator
Wang et al. 100 MHz random number generator design using interleaved metastable NAND/NOR latches
Mulhem et al. Mini-Block-Based Cipher Class for Physically Clone-Resistant Devices
Tan et al. Study of linearly cross-coupled chaotic systems for a random bit generator
Gong et al. An Inverter-based Lightweight Digital True Random Number Generator Circuit for IoT Device
Gomez et al. Low‐cost TRNG IPs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant