CN114614811A - 一种解决单相sogi锁相环结构中直流偏置问题的方法 - Google Patents
一种解决单相sogi锁相环结构中直流偏置问题的方法 Download PDFInfo
- Publication number
- CN114614811A CN114614811A CN202210254704.6A CN202210254704A CN114614811A CN 114614811 A CN114614811 A CN 114614811A CN 202210254704 A CN202210254704 A CN 202210254704A CN 114614811 A CN114614811 A CN 114614811A
- Authority
- CN
- China
- Prior art keywords
- phase
- signal
- sogi
- locked loop
- sinusoidal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000009466 transformation Effects 0.000 claims description 17
- 238000001914 filtration Methods 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 238000011045 prefiltration Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 102100037709 Desmocollin-3 Human genes 0.000 description 1
- 101000968042 Homo sapiens Desmocollin-2 Proteins 0.000 description 1
- 101000880960 Homo sapiens Desmocollin-3 Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种解决单相SOGI锁相环结构中直流偏置问题的方法,属于基本电气元件的技术领域。由于通过二阶广义积分器(SOGI)构成的经典单相锁相环结构会将输入正弦信号中存在的直流偏置信号引入到锁相环路中,从而造成锁相偏差,不能准确提取输入信号的相位信息,影响锁相环的相位精度。本发明提出将延时信号消除算子(αβDSC2)应用到经典二阶广义积分器(SOGI)构成的单相锁相环中来滤除单相输入正弦信号中混有的直流偏置信号,从而提高经典SOGI单相锁相环的相位精度,同时αβDSC2算子作为预滤波器,不会影响反馈回路,因此具有较快的动态响应速度。
Description
技术领域
本发明属于基本电气元件的技术领域,特别是一种解决单相SOGI锁相环结构中直流偏置问题的方法。
背景技术
近年来,云计算、电动汽车等行业发展迅猛,对AC-DC变换器的需求也与日俱增。现代整流器一般都要求具有功率因数校正功能,使得电力电子装置应用在电网中可以获得很高的电能质量。因此,为更好地实现功率因数校正功能,快速且准确地取得输入电网电压的相位信息变得尤为重要,使用锁相环算法可有效获取相位信息。
二阶广义积分器(second order generalized integrator,SOGI)作为锁相环算法的常见结构,其结构简单且易于实现,但是该结构无法消除在对输入电网电压采样时引入的直流偏置。延迟信号消除算子(delayed signal cancellation,αβDSC2)对输入信号的基频分量不衰减,而能够有效地滤除直流分量。因此,可以通过引入αβDSC2算子来消除输入信号中直流偏置对单相SOGI结构锁相环的锁相精度的影响。
发明内容
本发明的目的在于针对基于SOGI结构的单相锁相环在输入信号中混有直流分量时,影响锁相精度的问题,提供一种解决单相SOGI锁相环结构中直流偏置问题的方法。
实现本发明目的的技术解决方案为:一种解决单相SOGI锁相环结构中直流偏置问题的方法,所述方法包括以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
一种解决单相SOGI锁相环结构中直流偏置问题的系统,所述系统包括:
正交模块,用于实现将输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
滤波变换模块,用于实现将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
本发明与现有技术相比,其显著优点为:
(1)基于SOGI结构的单相锁相环具有结构简单,便于实现的特点,且引入的αβDSC2算子作为预滤波器,具有较快的动态响应速度;
(2)将该锁相环结构离散处理后用于实现数字控制功率因数校正功能时,可有效滤除在信号采样过程中引入到数字处理器中的直流偏置。
下面结合附图对本发明作进一步详细描述。
附图说明
图1为本发明解决单相SOGI结构锁相环在输入信号中混有直流量时的控制结构示意图。
图2为二阶广义积分器(SOGI)的波特图,其中图(a)为二阶广义积分器的幅频响应,图(b)为二阶广义积分器的相频响应。
图3为延迟信号消除算子(αβDSC2)的波特图,其中图(a)为延迟信号消除算子的幅频响应,图(b)为延迟信号消除算子的相频响应。
图4为注入直流分量情况下传统锁相环结构与本发明结构的仿真结果。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
在一个实施例中,结合图1,提供了一种解决单相SOGI锁相环结构中直流偏置问题的方法,所述方法包括以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
这里,SOGI正交信号发生器的输入信号为混有直流偏置的单相正弦电压时,SOGI正交信号发生器可输出两个正交分量vα1和vβ1,其中,vα1的生成路径具有的带通滤波特性,因而该信号能准确估计输入电网电压的基频分量,而vβ1的生成路径具有低通滤波特性,会使直流分量通过,该直流分量经Park变换后引入到锁相环路中,影响锁相精度;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
这里,SOGI正交信号发生器产生的正交分量vα1和vβ1分别通过αβDSC2算子预滤波处理得到vα和vβ,αβDSC2算子一方面可以提高对信号vα1的滤波能力,另一方面,更重要的是消除信号vβ1中的直流偏置,从而消除输入电压信号中的直流量对锁相环精度的影响,之后将经过αβDSC2算子预滤波处理后得到的vα和vβ作为Park变换的输入信号,其输出信号记为vd和vq,其中用于Park变换的相位角是锁相环的估计相位角从而构成闭环控制回路。将vd输入到PI环路滤波器,将PI环路滤波器中积分器的输出作为估计角频率,采用这种PI环路滤波器结构与传统的PI滤波器相比,在kp和ki值相同的情况下,会获得更高滤波能力。最后将PI环路滤波器的输出作为积分器的输入信号即可得到输入电压信号的估计相位角完成准确锁相的目的。
SOGI正交信号发生器模块的传递函数为:
其中,k为阻尼因数,ωn是标称角频率,通常取值为2π·50rad/s。当k取值1.414时,对应的波特图如图2所示。
从如图2中可以看出,传递函数Gα(s)表现出带通滤波特性,在标称频率时对输入基频分量无衰减,说明SOGI正交信号发生器同相输出信号vα1与输入电压基频分量有相同的幅值和相位且不含直流分量;同理可知传递函数Gβ(s)表现出低通滤波特性,在标称频率时对输入基频分量无衰减,但是其无法抑制低频信号,即信号vβ1中含直流分量分量时,如果不对该直流分量进行滤除,它会经过变换传递到后面的闭环通路中,从而影响锁相精确度。因此在SOGI正交信号发生器后面加入αβDSC2算子对直流偏置进行消除处理,提高锁相环的精度。
其中αβDSC2模块的传递函数如式(4)所示,式中T取值为0.02s,通过该表达式可进一步得到其波特图如图3。
从该波特图中可知,αβDSC2算子可无衰减地通过基频分量,抑制了直流分量和偶次谐波分量,可实现消除直流量的目的。另外在SOGI正交信号发生器同相输出信号vα1后引入αβDSC2算子可加深滤波程度,获得更好的锁相效果。注意,在本发明所述锁相结构中,引入的αβDSC2算子作为预滤波阶段处理,它不会掺杂到锁相环路中,因此可以获得较好的动态响应性能。
接着将αβDSC2算子的输出信号vα和vβ作为Park变换的输入信号,得到输出信号记为vd和vq,其中用于Park变换的相位角是锁相环的估计相位角从而构成闭环控制回路。将vd输入到PI环路滤波器,PI环路滤波器中的积分器输出作为估计角频率,采用这种PI环路滤波器结构与传统的PI滤波器相比,在相同的kp和ki值情况下,会获得更高滤波能力。最后将PI环路滤波器的输出作为积分器的输入信号得到相位角
作为一种具体示例,在一个实施例中,对本发明进行进一步验证。本实施例中,单相输入电压幅值:Vm=311V;阻尼系数k=1.414;输入标称角频率:ωn=2π·50rad/s;PI环路滤波器比例项kp=65;积分项ki=348。为了验证本发明所提锁相环结构的有效性,通过传统SOGI锁相环和本发明所提出的带有αβDSC2算子的锁相环两种结构进行比较,在Matlab/Simulink中搭建仿真模型进行仿真,为保持一致性,所搭建的传统结构锁相环相关参数同上。在注入-50V的直流分量条件下来观测两种锁相环结构在输入信号中混有直流偏置时的表现。仿真结果如图4所示,显然,直流偏置导致传统SOGI结构锁相环在稳态时存在一倍工频的频率振荡,直流偏置对传统锁相环有较大影响,而本发明提出的带有αβDSC2算子的SOGI锁相环结构却能够稳定无差锁频,说明αβDSC2算子可以很好地抑制直流偏置信号,提高了SOGI单相锁相环的相位精度。
在一个实施例中,提供了一种解决单相SOGI锁相环结构中直流偏置问题的系统,所述系统包括:
正交模块,用于实现将输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
滤波变换模块,用于实现将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
关于解决单相SOGI锁相环结构中直流偏置问题的系统的具体限定可以参见上文中对于超分辨结构光照明显微镜的高保真图像重构方法的限定,在此不再赘述。上述解决单相SOGI锁相环结构中直流偏置问题的系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时实现以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
关于每一步的具体限定可以参见上文中对于解决单相SOGI锁相环结构中直流偏置问题的方法的限定,在此不再赘述。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
步骤1,输入正弦电压信号经过SOGI正交信号发生器,得到一对正交的信号vα1和vβ1,其中vα1与输入正弦电压信号同相,vβ1滞后输入正弦电压信号90°;
步骤2,将正交信号vα1和vβ1分别通过αβDSC2算子预滤波后再进行Park变换,分别得到输出信号vq和vd;
关于每一步的具体限定可以参见上文中对于解决单相SOGI锁相环结构中直流偏置问题的方法的限定,在此不再赘述。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下还可以做出若干改进,这些改进也应视为本发明的保护范围。
Claims (7)
3.根据权利要求1所述的解决单相SOGI锁相环结构中直流偏置问题的方法,其特征在于,步骤3中所述PI调节通过PI环路滤波器实现。
6.一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述方法的步骤。
7.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至4中任一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210254704.6A CN114614811A (zh) | 2022-03-15 | 2022-03-15 | 一种解决单相sogi锁相环结构中直流偏置问题的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210254704.6A CN114614811A (zh) | 2022-03-15 | 2022-03-15 | 一种解决单相sogi锁相环结构中直流偏置问题的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114614811A true CN114614811A (zh) | 2022-06-10 |
Family
ID=81863113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210254704.6A Pending CN114614811A (zh) | 2022-03-15 | 2022-03-15 | 一种解决单相sogi锁相环结构中直流偏置问题的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114614811A (zh) |
-
2022
- 2022-03-15 CN CN202210254704.6A patent/CN114614811A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106655276B (zh) | 一种适用于三相电网电压的锁相方法 | |
Golestan et al. | Single-phase PLLs: A review of recent advances | |
CN109617550B (zh) | 基于二阶广义积分器的单相锁相环的控制方法 | |
CN110557118B (zh) | 一种锁相装置及锁相方法 | |
CN112595891B (zh) | 一种电力系统高次谐波检测的方法 | |
CN109358228B (zh) | 基于双增强型锁相环的电网电压正负序分量实时估计方法 | |
CN108418579B (zh) | 一种输出正弦波锁相移相装置及正弦锁相移相算法 | |
CN108631775B (zh) | 一种电力系统中的锁相环 | |
Arricibita et al. | Simple and robust PLL algorithm for accurate phase tracking under grid disturbances | |
CN113014250A (zh) | 一种可消除直流偏移电压的锁相环及其锁相控制方法 | |
CN107528587A (zh) | 一种基于pir调节器的高精度快速宽频单相软锁相环 | |
CN114614811A (zh) | 一种解决单相sogi锁相环结构中直流偏置问题的方法 | |
CN112671402B (zh) | 一种基于级联式sogi的改进型单相锁相环算法 | |
CN116260457A (zh) | 一种改进型正交信号发生器及新型强抗扰锁相环结构 | |
CN113098015B (zh) | 单相整流器网侧电流低次谐波抑制方法及装置 | |
CN112202200B (zh) | 一种快速相位跟踪补偿的控制方法和电路 | |
CN111786390B (zh) | 一种基于谐波序列提取的矢量重复控制方法及系统 | |
CN109459599B (zh) | 一种双重补偿的无锁相环电网同步信号检测方法 | |
CN111566938B (zh) | 单相自适应锁相装置和方法 | |
CN112702058A (zh) | 一种基于线性自抗扰技术的锁相环控制方法 | |
Wang et al. | Performance Enhancement of QT1-PLL by using cascaded filtering stage | |
CN220754812U (zh) | 一种嵌入型双二阶广义积分器锁频环 | |
Ali et al. | A robust and less-complex phase-locked loop algorithm immune to electricity grid disturbances for RES applications | |
CN113472346B (zh) | 一种基于复合型滤波器的电网同步软件锁相环 | |
CN113541682B (zh) | 一种基于正交信号发生的单相电压软锁相环 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20230704 Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: SHANGHAI JIERUIZHAO NEW INFORMATION TECHNOLOGY CO.,LTD. Address before: 222061 No.18, Shenghu Road, Haizhou District, Lianyungang City, Jiangsu Province Applicant before: LIANYUNGANG JIERUI ELECTRONIC Co.,Ltd. |