CN114613414A - 管理与存储器子系统的存储器单元相关联的编程收敛 - Google Patents

管理与存储器子系统的存储器单元相关联的编程收敛 Download PDF

Info

Publication number
CN114613414A
CN114613414A CN202111493017.1A CN202111493017A CN114613414A CN 114613414 A CN114613414 A CN 114613414A CN 202111493017 A CN202111493017 A CN 202111493017A CN 114613414 A CN114613414 A CN 114613414A
Authority
CN
China
Prior art keywords
memory cell
memory
threshold voltage
bit line
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111493017.1A
Other languages
English (en)
Inventor
徐峻
V·莫斯基亚诺
E·E·于
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114613414A publication Critical patent/CN114613414A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及管理与存储器子系统的存储器单元相关联的编程收敛。使得将第一编程脉冲施加到与存储器子系统的存储器单元相关联的字线。响应于第一编程脉冲，使得将执行程序验证操作以确定与所述存储器单元相关联的测量到的阈值电压。将与所述存储器单元相关联的所述测量到的阈值电压存储在感测节点中。作出所述存储器单元的所述测量到的阈值电压满足条件的确定并且识别存储在所述感测节点中的所述测量到的阈值电压。使得将与所述测量到的阈值电压匹配的位线电压施加到与所述存储器单元相关联的位线。

Description

管理与存储器子系统的存储器单元相关联的编程收敛
技术领域
本公开的实施例大体上涉及存储器子系统，并且更确切地说，涉及管理与存储器子系统的存储器单元相关联的编程收敛。
背景技术
存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可以例如是非易失性存储器装置和易失性存储器装置。一般来说，主机系统可以利用存储器子系统以将数据存储在存储器装置处且从存储器装置检索数据。
发明内容
在一个方面中，本申请涉及一种方法，其包括：使得将第一编程脉冲施加到与存储器装置的存储器单元相关联的字线；响应于第一编程脉冲，使得将在存储器单元上执行程序验证操作以确定与存储器单元相关联的测量到的阈值电压；在与存储器单元相关联的感测节点中存储与存储器单元相关联的测量到的阈值电压；确定存储器单元的测量到的阈值电压满足条件；识别存储在感测节点中的测量到的阈值电压；以及使得将与测量到的阈值电压匹配的位线电压施加到与存储器单元相关联的位线。
在另一方面中，本申请涉及一种非暂时性计算机可读媒体，其包括指令，所述指令在由处理装置执行时使得处理装置执行包括以下各项的操作：使得将产生将施加到存储器装置的存储器单元的第一编程脉冲；使得将在存储器单元上执行比较存储器单元的阈值电压与程序验证阈值电压的程序验证操作；响应于满足条件，识别存储在与存储器单元相关联的存储位置中的存储器单元的阈值电压；以及使得在第二编程脉冲期间将与阈值电压匹配的位线电压施加到与存储器单元相关联的位线。
在另一方面中，本申请涉及一种存储器装置，其包括：存储器阵列；以及控制逻辑，其以操作方式与存储器阵列耦合，以执行包括以下各项的操作：使得将第一编程脉冲施加到与存储器阵列的存储器单元相关联的字线；响应于第一编程脉冲，使得将在存储器单元上执行程序验证操作以确定与存储器单元相关联的测量到的阈值电压；在与存储器单元相关联的感测节点中存储与存储器单元相关联的测量到的阈值电压；确定存储器单元的测量到的阈值电压满足条件；识别存储在感测节点中的测量到的阈值电压；以及使得将与测量到的阈值电压匹配的位线电压施加到与存储器单元相关联的位线。
附图说明
根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2是根据本公开的一或多个实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
图3是根据本公开的一或多个实施例的用于管理与存储器子系统的存储器单元相关联的编程收敛的实例方法300的流程图。
图4说明根据本公开的一或多个实施例的包含使用与存储器单元的阈值电压成比例的位线电压管理与存储器单元相关联的编程收敛的表示的实例曲线图。
图5说明根据本公开的一或多个实施例的包含将经调节的位线电压施加到所选择的存储器单元以管理与存储器单元相关联的编程收敛的表示的实例曲线图。
图6是根据本公开的一或多个实施例的用于管理与存储器子系统的存储器单元相关联的编程收敛的实例方法600的流程图。
图7说明根据本公开的一或多个实施例的与存储器子系统的程序收敛管理组件通信的实例感测电路系统。
图8是本公开的实施方案可以在其中操作的实例计算机系统的框图。
具体实施方式
本公开的方面涉及管理与存储器子系统的存储器单元相关联的编程收敛。存储器子系统可以是存储装置、存储器模块，或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可以利用存储器子系统，所述存储器子系统包含一或多个组件，例如，存储数据的存储器装置。主机系统可以提供将存储在存储器子系统处的数据并且可以请求将从存储器子系统检索的数据。
存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例是与非(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个存储器裸片的封装。每个裸片可以由一或多个平面组成。对于一些类型的非易失性存储器装置(例如，NAND装置)，每个平面由物理块的集合组成。每个块由页的集合组成。每个页由存储器单元(“单元”)的集合组成。单元是存储信息的电子电路。取决于单元类型，单元可以存储二进制信息的一或多个位，并且具有与所存储的位数目相关的各种逻辑状态。逻辑状态可以由二进制值(例如，“0”和“1”)或此类值的组合表示。
存储器装置可以由布置在二维栅格或三维栅格中的位组成。将存储器单元形成到在列(下文也是指“位线”)和行(下文也是指“字线”)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行，所述一或多个行与一或多个位线一起使用以产生存储器单元中的每一个的地址。位线和字线的相交点构成存储器单元的地址。下文中，块是指用于存储数据的存储器装置的单元，并且可以包含存储器单元的群组、字线群组、字线或个体存储器单元。
为了将数据编程到存储器子系统，NAND的内部控制器可以将控制信号发布到一或多个行驱动器以使得行驱动器跨越NAND装置的门将电压施加到NAND的电荷阱区中的阱电荷(例如，电子)。存储器控制器可以脉冲形式(被称为程序脉冲)施加电压。电压的量和脉冲的宽度可以决定将存储在NAND装置处的电荷的量，且继而对NAND的状态进行编程。在一些情况下，存储器控制器可以施加程序脉冲、验证NAND的状态，并且随后如果需要将单元带到预期的电压电平，那么施加另一程序脉冲。此脉冲-验证-脉冲序列可以确保NAND被正确地编程，而不施加可以造成对NAND的更多损坏的较大电压。
随着存储器子系统老化，存储器单元的NAND状态的电压(Vt)分布趋向于变宽，并且因此朝着存储器子系统的寿命的终点，可以需要较高的程序脉冲来确保数据可以被恰当地读取。因此，常规的存储器系统中的存储器控制器使用考虑寿命的终点条件的程序脉冲(即，以较大的程序脉冲电压和/或宽度开始)。然而，在存储器子系统的寿命的开始使用较大的程序脉冲可以减少存储器组件的寿命期，这是因为与替代地使用较低的程序脉冲相比，较大的程序脉冲可以不必要地造成对NAND组件的更多损坏。
在存储器装置的块上执行的某些存储器存取操作涉及将某些电压施加到字线，以及位线的预充电。为了确认块中的存储器单元是否处于擦除状态“1”或编程状态“0”，除非向位线提供某一电平的电势，否则可能难以识别电势的改变的验证。因此，某些装置施加预充电电压以提前将位线的电压增大到预先确定的值，随后当位线被施加到存储器单元时检测位线的电压的改变，方法是比较位线的电压与用作参考的预充电的电压。此预充电是在存储器存取操作期间频繁地执行的，并且因此，预充电所需的时间对数据存取时间具有较大影响。
在某些存储器存取操作期间，在起始预充电之前在存储器装置上执行一或多个计算。一个方式涉及选择性缓慢程序收敛(SSPC)的使用以改进程序阈值电压分布宽度。在此方式中，在起始预充电之前计算多个预先验证电压电平。存储器单元被编程有递增地增大的编程脉冲，所述编程脉冲被施加到存储器单元所耦合的字线。在每个脉冲之后，程序验证操作确定用于每个单元的阈值电压。当阈值电压达到预先验证阈值时，仅以减缓单元的Vt的改变的固定或静态中间电压对连接到该特定单元的位线施加偏压。其它单元继续以它们的正常速度经编程。随着用于每个单元的Vt达到预先验证电平，以中间电压向其施加偏压。随着所有的位线的阈值电压达到验证电压阈值，以抑制电压向它们施加偏压。
根据此方式，响应于相关联的存储器单元的阈值电压达到预先验证阈值电压，以第一位线电压向耦合到多个存储器单元中的一个存储器单元的每个位线选择性地施加偏压。预先验证阈值电压小于验证阈值电压。所施加的位线电压是通常大于0V且小于抑制电压(例如，VCC)的固定数字电压(例如，在0.5V到0.9V的范围中的电压)。
在此方式中，达到预先验证阈值电平的存储器单元的固定位线电压的施加引起受到数个因素不利地影响的程序状态宽度，所述数个因素包含程序门跨步、有毒程序噪声、随机感测噪声(例如，随机电报信号噪声)、电荷改变等。确切地说，均匀位线电压的使用需要较小程序门跨步的施加来维持目标程序状态宽度，引起大量的程序脉冲和较慢的编程时间。
本公开的方面通过在位线上施加追踪或匹配与存储器子系统的一或多个存储器单元相关联的阈值电压的模拟或连续电压解决了以上和其它缺陷。根据本公开的方面，管理和维持用于编程状态的存储器单元的分布的程序阈值电压宽度目标。响应于用于与所选择的字线的一或多个目标存储器单元相关联的编程操作的执行的命令，产生编程脉冲并且编程脉冲被施加到所选择的字线。
在编程脉冲之后，执行程序验证操作(例如，存储器单元的读取以确定其内容以及读取数据与所需数据的比较)以确定存储器单元是否已经被恰当地编程。如果程序验证操作确定存储器单元尚未通过所需数据被编程，那么检查用于存储器单元的阈值电压以确定它是否已经达到用于该特定编程状态的预先验证电压电平。当用于该特定编程状态的阈值电压达到对应的预先验证电压电平时，在后续编程脉冲期间通过将模拟电压电平施加在耦合到单元的位线(例如，向所述位线施加偏压)使得该特定单元的编程减缓。
有利的是，位线上的模拟或连续电压电平(本文中的“模拟位线电压电平”或“连续位线电压电平”)是目标存储器单元的阈值电压的模拟匹配。与目标存储器单元相关联的感测电路的感测节点可以用于在程序验证操作和存储器单元的测量到的阈值电压与预先验证电压电平的比较之后存储目标存储器单元的阈值电压。在程序验证操作之后，与目标存储器单元相关联的感测节点可以存储目标存储器单元的测量到的阈值电压。
在步进式或增大的电平下的下一个编程脉冲期间，感测节点被感测以识别测量到的阈值电压并且设置连续位线电压电平以匹配测量到的阈值电压。因此，在目标存储器单元的阈值电压在预先验证电压电平与程序验证阈值电压之间的阶段期间，如使用感测节点感测到的匹配阈值电压的模拟位线电压电平被施加到与存储器单元相关联的位线以减缓目标存储器单元的编程。有利的是，已经传递预先验证阈值的每个单元的编程是针对编程到存储器单元中的特定状态选择性地减缓的，方法是施加基于存储器单元的阈值电压电平的模拟位线电压电平。经编程的其它单元不受在模拟位线电压电平下的目标存储器单元的位线施加偏压影响并且被允许在它们的正常编程速度下进行编程。这引起阈值电压分布的改进的变窄以使用较大程序门跨步电平来维持目标分布宽度，引起较少程序脉冲和较快编程时间而不会减少编程处理量。
在一个实施例中，隔离元件和动态存储器元件包含在页缓冲器电路中的逻辑元件(例如，感测放大器(SA)锁存器)与用于在存储器装置的位线上执行预充电操作的一或多个位线驱动器之间。在一个实施例中，逻辑元件执行与当前存储器存取操作相关联的任何计算(例如，精化)并且将计算结果传递到动态存储器元件，所述动态存储器元件被设计成在给定时间周期存储所述结果。在一个实施例中，动态存储器元件可以包含一或多个半导体装置，以及相关联的信号布线，其可以经设定大小以呈现充分的电容以在给定时间周期存储所述结果。一旦结果被存储在动态存储器元件中，则隔离元件可以将逻辑元件从动态存储器元件断开。在后续给定时间周期期间，至少部分地根据存储在动态存储器元件中的计算结果，一或多个位线驱动器可以存取动态存储器元件并且在存储器装置的位线上执行预充电操作。因为在给定时间周期期间逻辑元件是与动态存储器元件隔离的，所以当预充电是使用先前计算的结果发生的时逻辑元件可以起始后续计算的执行。一旦同时的预充电和后续计算完成，则隔离元件可以将逻辑元件重新连接到动态存储器元件，使得后续计算的结果将被存储在动态存储器元件中并且可以执行后续预充电操作而没有通常与执行后续计算相关联的延迟。
此方式的优点包含但不限于，当同时执行将用于后续预充电操作的后续计算时使用先前计算执行位线的预充电的能力。因此，与存储器存取操作相关联的时延得到减少并且存储器装置的性能得到改进。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可以包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或这些的组合。
存储器子系统110可以是存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器、安全数字(SD)卡，以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小外形DIMM(SO-DIMM)，以及各种类型的非易失性双列直插式存储器模块(NVDIMM)。
计算系统100可以是计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车，或其它运输工具)、具有物联网(IoT)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
计算系统100可以包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与……耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有介入组件)，无论是有线的还是无线的，包含例如电连接、光学连接、磁连接等连接。
主机系统120可以包含处理器芯片组以及由处理器芯片组执行的软件堆栈。处理器芯片组可以包含一或多个核心、一或多个高速缓冲存储器、存储器控制器(例如，NVDIMM控制器)，以及存储协议控制器(例如，PCIe控制器、SATA控制器)。主机系统120使用存储器子系统110例如将数据写入到存储器子系统110并且从存储器子系统110读取数据。
主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤信道、串行附接SCSI(SAS)、双数据速率(DDR)存储器总线、小型计算机系统接口(SCSI)、双列直插式存储器模块(DIMM)接口(例如，支持双数据速率(DDR)的DIMM套接接口)等。所述物理主机接口可以用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可以进一步利用NVM高速(NVMe)接口来存取组件(例如，存储器装置130)。物理主机接口可以提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据以及其它信号的接口。图1说明存储器子系统110作为实例。一般来说，主机系统120可以经由同一通信连接、多个单独的通信连接和/或通信连接的组合来存取多个存储器子系统。
存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(RAM)，例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入存储器，例如三维交叉点(“3D交叉点”)存储器装置，其是非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可以执行就地写入操作，其中可以在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。NAND类型快闪存储器包含例如二维NAND(2D NAND)和三维NAND(3D NAND)。
存储器装置130中的每一个可以包含一或多个存储器单元阵列。一种类型的存储器单元，例如，单电平单元(SLC)可以每单元存储一个位。其它类型的存储器单元，例如多电平单元(MLC)、三电平单元(TLC)和四电平单元(QLC)可以每单元存储多个位。在一些实施例中，存储器装置130中的每一个可以包含一或多个存储器单元阵列，例如SLC、MLC、TLC、QLC，或这些的任何组合。在一些实施例中，特定存储器装置可以包含存储器单元的SLC部分，以及MLC部分、TLC部分，或QLC部分。存储器装置130的存储器单元可以被分组为可以指用于存储数据的存储器装置的逻辑单元的页。对于一些类型的存储器(例如，NAND)，页可以被分组以形成块。
虽然描述了例如非易失性存储器单元的3D交叉点阵列以及NAND类型快闪存储器(例如，2D NAND、3D NAND)的非易失性存储器组件，但是存储器装置130可以基于任何其它类型的非易失性存储器，例如只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(FeTRAM)、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、导电桥接RAM(CBRAM)、电阻式随机存取存储器(RRAM)、基于氧化物的RRAM(OxRAM)、或非(NOR)快闪存储器，以及电可擦除可编程只读存储器(EEPROM)。
存储器子系统控制器115(或为简单起见，控制器115)可以与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据之类的操作以及其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)，或其它合适的处理器。
存储器子系统控制器115可以包含经配置以执行存储在本地存储器119中的指令的处理器117(处理装置)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
在一些实施例中，本地存储器119可以包含存储器寄存器，其存储存储器指针、所提取的数据等。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已经被说明为包含存储器子系统控制器115，但是在本公开的另一实施例中，存储器子系统110并不包含存储器子系统控制器115，并且可以替代地依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
一般来说，存储器子系统控制器115可以从主机系统120接收命令或操作，并且可以将所述命令或操作转换成指令或适当的命令以实现对存储器装置130的所需存取。存储器子系统控制器115可以负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑块地址(例如，逻辑块地址(LBA)、名称空间)与物理块地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可以进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统120接收到的命令转换成命令指令以存取存储器装置130，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可以包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可以包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可以从存储器子系统控制器115接收地址并且对地址进行解码以存取存储器装置130。
在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115进行操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器115)可以在外部管理存储器装置130(例如，在存储器装置130上执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其包含具有裸片上的控制逻辑(例如，本地媒体控制器135)和用于同一存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理NAND(MNAND)装置。
在一个实施例中，存储器装置130的本地媒体控制器135包含程序收敛管理组件113，其可以用于管理与存储器装置130的存储器单元相关联的编程收敛。在一些实施例中，本地媒体控制器135包含程序收敛管理组件113的至少一部分。
在一些实施例中，存储器子系统控制器115包含程序收敛管理组件113的至少一部分。举例来说，控制器115可以包含处理器117(处理装置)，其经配置以执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中，程序收敛管理组件113是主机系统110、应用程序或操作系统的部分。
程序收敛管理组件113可以减小编程分布的程序阈值电压分布宽度，方法是减缓与存储器子系统的所选择的存储器单元相关联的编程收敛。程序收敛管理组件113管理收敛，方法是使得将以与同一或多个所选择的存储器单元相关联的阈值电压成比例或匹配的模拟或连续电压电平向一或多个所选择的存储器单元的位线施加偏压以减小跨越存储器单元晶体管的电压降，由此减小施加到一或多个所选择的存储器单元的有效编程电压。降低在后续编程脉冲期间施加的编程电压引起用于一或多个所选择的存储器单元的阈值电压的移动的减缓。在一个实施例中，位线偏置电压(VBL)经调节或设置成通过感测存储在先前程序验证操作期间识别的阈值电压值的节点(例如，感测节点)确定的值。
在一个实施例中，程序收敛管理组件113识别所请求的操作(例如，对从主机系统120接收到的编程操作的请求)并且使得第一编程脉冲将被施加到存储器单元(也被称作“目标存储器单元”)。程序收敛管理组件113使得将在目标存储器单元上执行程序验证操作以确定目标存储器单元的阈值电压是否达到或超过编程电压电平(例如，以确定目标存储器单元是否已经被编程)。在一个实施例中，程序收敛管理组件113确定目标存储器单元的测量到的阈值电压小于编程阈值电压。
在一个实施例中，程序收敛管理组件113管理与目标存储器单元相关联的感测电路(例如，图7的感测电路700)的存储位置(例如，高速缓冲存储器位置或节点)(本文中被称作“感测节点”)。在一个实施例中，感测节点存储与程序验证操作相关联的测量到的电压电平。在一个实施例中，测量到的电压电平与存储器单元的阈值电压匹配或成比例。
在一个实施例中，将在程序验证操作期间识别的测量到的电压电平与预先验证电压电平进行比较。在一个实施例中，每个编程状态与预先验证电压电平相关联，使得当用于该特定状态的测量到的阈值电压达到对应的预先验证电压电平时，程序收敛管理组件113确定该特定存储器单元的编程将通过以位线电压向耦合到存储器单元的位线施加偏压而减缓。
在一个实施例中，程序收敛管理组件113识别一或多个所选择的存储器单元，如通过程序验证操作所确定，所述存储器单元尚未经编程并且具有超过预先验证电压电平的测量到的电压电平(例如，存储器单元具有在预先验证电压电平与编程电压电平之间的测量到的电压)。
在一个实施例中，程序收敛管理组件113减缓所选择的存储器单元的编程，方法是使得将经调节的位线电压施加到对应于所选择的存储器单元的位线。在一个实施例中，程序收敛管理组件113识别存储在感测节点中的测量到的电压电平，其与存储器单元的阈值电压匹配或成比例，并且使得位线电压将经调节或设置成测量到的电压电平。在一个实施例中，程序收敛管理组件113使得结合一或多个后续编程脉冲经调节的位线电压将被施加到位线直到存储器单元经编程为止。在一个实施例中，一旦存储器单元经编程，则程序收敛管理组件113使得将以抑制电压电平(例如，Vcc)向位线施加偏压以抑制或阻断存储器单元的编程。下文描述了关于程序收敛管理组件113的操作的其它细节。
图2是根据一个实施例的呈存储器装置130的形式的第一设备与呈存储器子系统(例如，图1的存储器子系统110)的存储器子系统控制器115的形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话及类似者。存储器子系统控制器115(例如，在存储器装置130外部的控制器)可以是存储器控制器或其它外部主机装置。
存储器装置130包含以行和列逻辑地布置的存储器单元阵列204。逻辑行中的存储器单元通常连接到同一存取线(例如，字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，并且单个数据线可与多于一个逻辑列相关联。存储器单元阵列204的至少一部分的存储器单元(在图2中未示出)能够经编程为至少两个目标数据状态中的一个。
提供行解码电路系统208和列解码电路系统210以对地址信号进行解码。接收地址信号并对地址信号进行解码以存取存储器单元阵列204。存储器装置130还包含输入/输出(I/O)控制电路系统212以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与I/O控制电路系统212和行解码电路系统208以及列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与I/O控制电路系统212和控制逻辑216通信以锁存传入命令。
控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器单元阵列204的存取并且产生用于外部存储器子系统控制器115的状态信息，即，本地媒体控制器135经配置以在存储器单元阵列204上执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信以响应于地址而控制行解码电路系统208和列解码电路系统210。
本地媒体控制器135还与高速缓冲寄存器218通信。高速缓冲寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以临时存储数据，同时存储器单元阵列204正忙于相应地写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器218传递到数据寄存器22以用于传送到存储器单元阵列204；随后可将新数据从I/O控制电路系统212锁存在高速缓冲寄存器218中。在读取操作期间，可将数据从高速缓冲寄存器218传递到I/O控制电路系统212以用于输出到存储器子系统控制器115；随后可将新数据从数据寄存器220传递到高速缓冲寄存器218。高速缓冲寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可进一步包含感测装置(在图2中未示出)以感测存储器单元阵列204的存储器单元的数据状态，例如，通过感测连接到该存储器单元的数据线的状态。状态寄存器222可与I/O控制电路系统212和本地存储器控制器135通信以锁存状态信息以用于输出到存储器子系统控制器115。
存储器装置130在存储器子系统控制器115处在控制链路232上从本地媒体控制器135接收的控制信号。举例来说，控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、读取启用RE#和写入保护WP#。取决于存储器装置130的本质，可进一步在控制链路232上接收额外的或替代的控制信号(未示出)。存储器装置130在多路复用的输入/输出(I/O)总线234上从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)并且在I/O总线234上将数据输出到存储器子系统控制器115。
举例来说，可在I/O控制电路系统212处在I/O总线234的输入/输出(I/O)引脚[7:0]上接收命令并且可随后将所述命令写入到命令寄存器224中。可在I/O控制电路系统212处在I/O总线234的输入/输出(I/O)引脚[7:0]上接收地址并且可随后将所述地址写入到地址寄存器214中。可在I/O控制电路系统212处在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上接收数据并且随后可将所述数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器220中以用于编程存储器单元阵列204。
在一个实施例中，可省略高速缓冲寄存器218，并且可将数据直接写入到数据寄存器220中。还可在用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]上输出数据。虽然可参考I/O引脚，但是它们可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如普遍使用的导电衬垫或导电凸块。
所属领域的技术人员应了解，可以提供额外的电路系统和信号，并且已经简化图2的存储器装置130。应认识到，参考图2所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图2的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图2的单个块组件的功能性。
另外，尽管根据各种信号的接收和输出的流行惯例而描述特定I/O引脚，但是应注意，可在各种实施例中使用其它I/O引脚(或其它I/O节点结构)的组合或其它数目的I/O引脚(或其它I/O节点结构)。
图3是根据本公开的一些实施例的用于管理与存储器子系统的存储器单元相关联的编程收敛的实例方法300的流程图。方法300可以通过处理逻辑来执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法300通过图1的程序收敛管理组件113受到管理。在一个实施例中，程序收敛管理组件113发布命令以使得存储器装置130的一或多个行驱动器施加编程脉冲。在一个实施例中，程序收敛管理组件113使用感测电路系统管理方法300的方面，在图7中示出了所述感测电路系统的实例。
在操作310处，施加编程脉冲。举例来说，处理逻辑(例如，程序收敛管理组件113)使得将第一编程脉冲施加到与存储器子系统的存储器单元相关联的字线。在一个实施例中，处理逻辑发布命令以使得与存储器单元相关联的一或多个行驱动器将编程脉冲施加到字线。在一个实施例中，响应于从主机系统接收到的编程操作请求施加第一编程脉冲。在一个实施例中，编程操作识别将存储在存储器单元中的所需数据或编程值。在一个实施例中，产生第一编程脉冲并且将其施加到所选择的存储器单元的字线。在一个实施例中，第一编程脉冲是一系列递增电压编程脉冲的初始脉冲并且具有基于与所需数据值相关联的预先确定的编程电压的第一或初始电压值。
在操作320中，执行程序验证操作。举例来说，响应于第一编程脉冲，处理逻辑起始程序验证操作的执行以确定与存储器单元相关联的测量到的阈值电压。在一个实施例中，程序验证操作是通过与存储器子系统的存储器单元相关联的处理逻辑和感测电路系统的组合执行的。Vt的测量值也由感测电路系统的元件存储。
在一个实施例中，程序验证操作涉及施加到存储器单元的读取操作以确定存储在存储器单元中的数据是否匹配所需数据值。在一个实施例中，处理逻辑确定存储器单元并不经编程到所需数据值(例如，存储器单元的测量到的阈值电压小于与所需编程状态相关联的编程阈值电平(也被称作预先验证电压电平(Vpv)))。
在一个实施例中，与存储器单元相关联的感测节点(例如，图7的感测节点718)存储与存储器单元相关联的测量到的阈值电压。在一个实施例中，感测节点可以是与存储器单元相关联的感测电路(例如，图7的感测电路700)的临时存储位置(例如，高速缓冲存储区)。在一个实施例中，在程序验证操作与存储器单元的阈值电压匹配或成比例期间识别测量到的阈值电压。
在操作330中，作出确定。举例来说，处理逻辑确定存储器单元的测量到的阈值电压满足条件。在一个实施例中，如果测量到的阈值电压在预先验证电压电平(V预先验证)与程序验证电压(Vpv)之间，那么满足条件。在一个实施例中，每个编程状态具有小于相关联的程序验证电压电平的预先验证电压电平。在一个实施例中，如果测量到的阈值电压大于预先验证电压电平并且小于程序验证电压电平，那么满足条件。响应于确定满足条件，处理逻辑识别或选择相关联的存储器单元以具有其编程减缓来管理相关联的程序收敛。
在操作340中，识别阈值电压。举例来说，处理逻辑识别存储在感测节点中的测量到的阈值电压(例如，存储在图7的感测节点718中的Vt 719)。如上文相对于操作320和330所描述，将测量到的阈值电压维持在感测节点中，可以存取或读取所述感测节点以识别所选择的存储器单元的测量到的阈值电压。
在操作350中，施加位线电压。举例来说，处理逻辑使得与测量到的阈值电压匹配的位线电压将被施加到与存储器单元相关联的位线。在一个实施例中，处理逻辑使得以追踪或匹配存储器单元的阈值电压的经调节的位线值向耦合到存储器单元的位线施加偏压。此模拟或经调节的位线电压到位线的施加减小了跨越存储器单元晶体管的电压降，由此减小了在后续编程脉冲(例如，第二编程脉冲)期间施加到所述单元的有效编程电压。
图4说明根据实施例包含使用与存储器单元的阈值电压成比例的位线电压的与存储器单元相关联的编程收敛的管理的表示的实例曲线图400。如所示出，曲线图400包含作为对应的阈值电压420的函数的编程分布的经编程存储器单元的百分比410的曲线。在一个实施例中，存储器单元经受一系列编程脉冲(例如，第一编程脉冲430和第二编程脉冲440)以将相应的存储器单元编程到特定编程状态。编程脉冲430、460通过跨步电压(V跨步)435递增，如图4中所示。
如图3中所说明，在第一电压电平下施加第一编程脉冲430。执行程序验证操作以比较存储器单元的测量到的阈值电压与程序验证阈值电平(Vpv)440。如所说明，如在第一编程脉冲430之后的程序验证操作中测量到的存储器单元的阈值电压小于程序验证阈值电平440，并且因此由于第一编程脉冲430存储器单元中没有一个经编程。
在一个实施例中，将每个存储器单元的测量到的阈值电压与预先验证阈值电平(V预先验证)450进行比较。如所示出，预先验证阈值电平450小于程序验证电平440并且可以用于识别接近期望编程的减缓的编程状态的存储器单元。在一个实施例中，对于具有在预先验证阈值电平450与程序验证电平440之间的测量到的阈值电压的一或多个存储器单元，在第二程序脉冲期间将经调节的位线电压施加到相应的位线。如所示出，在第二程序脉冲460包含位线施加偏压电压期间，所选择的存储器单元(例如，具有大于预先验证阈值电平并且小于程序验证阈值电平的阈值电压的存储器单元)的编程被减缓，如通过线部分470所指示。
图5说明根据实施例的包含将经调节的位线电压(Vbl)510施加到所选择的存储器单元以管理与存储器单元相关联的编程收敛的表示的实例曲线图500。如所示出，曲线图500包含作为对应的阈值电压520的函数的在一系列编程脉冲期间施加的经调节的位线电压510的曲线。如图5中所示，存储器单元经受一系列的编程脉冲(例如，第一编程脉冲530和第二编程脉冲540)以将相应的存储器单元编程到特定编程状态。
在第一编程脉冲期间，经调节的位线电压被设置成0V(例如，不执行位线的施加偏压)。如图5中所说明，在存储器单元的第二编程脉冲期间将连续或模拟位线电压电平560施加到位线以用于某些所识别的或所选择的存储器单元。所选择的存储器单元在与第一编程脉冲相关联的预先校验操作期间被识别为具有在预先验证阈值电平550与程序验证阈值电平540之间的阈值电压。
图6是根据本公开的一些实施例的用于管理与存储器子系统的存储器单元相关联的编程收敛的实例方法600的流程图。方法600可以通过处理逻辑执行，所述处理逻辑可以包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法600通过图1的程序收敛管理组件113被执行。
在操作610处，接收命令。举例来说，处理逻辑(例如，程序收敛管理组件113)接收命令，例如将数据编程到一或多个存储器单元的命令。响应于所述命令，在操作620处，产生程序脉冲。举例来说，处理逻辑使得将产生编程脉冲(例如，图4的第一编程脉冲430)并且将其施加到所选择的字线。在一个实施例中，在操作620中施加的编程脉冲期间，不将偏压电压施加到与所选择的字线相关联的位线。
在操作630处，执行程序验证操作。举例来说，处理逻辑执行程序验证操作来确定存储器单元是否已经被恰当地编程。在一个实施例中，处理逻辑读取存储在存储器单元中的电压电平并且将该电平与所需电平进行比较以确认电压电平是否已经达到所需电平。在操作640处，作出确定。举例来说，处理逻辑可以确定所述单元是否被恰当地编程。在一个实施例中，如果在程序验证操作期间电压电平读数已经达到所需电平，那么处理逻辑确定存储器单元被恰当地编程。如果在操作640处存储器单元已经被编程，那么在操作645处位线在程序抑制电压电平下被施加偏压。在一个实施例中，经调节的位线电压从在第一编程脉冲期间施加偏压使用的0V位线增大到抑制电压(例如，VCC)。
在操作635处，存储阈值电压。举例来说，处理逻辑可以在与存储器单元相关联的存储位置(例如，感测节点)中存储在程序验证操作630期间识别的测量到的阈值电压。
如果在操作640处处理逻辑确定存储器单元尚未通过所需数据编程，那么在操作650处作出确定。举例来说，处理逻辑可以检查用于存储器单元的测量到的阈值电压以确定它是否已经达到预先验证电压电平。在一个实施例中，每个编程状态具有预先验证电压电平，当用于该特定状态的阈值电压达到该电平时在所述电压电平下该特定存储器单元的编程通过向耦合到存储器单元的位线施加偏压而减缓。如图6中所示，如果处理逻辑确定测量到的阈值电平低于预先验证阈值电平，那么在操作680处处理逻辑增大编程脉冲电平(例如，通过图4的V跨步值)并且返回到操作620以按步进式值产生下一个编程脉冲。
在一个实施例中，如果在操作650处处理逻辑确定测量到的阈值电平已经达到预先验证阈值电平，那么方法600前进到操作660。在操作660中，作出确定。举例来说，在操作635中处理逻辑确定存储在感测节点处的阈值电压电平。在已经识别由程序验证操作630引起的存储器单元的测量到的和存储的阈值电压之后，在操作680处，设置位线电压。举例来说，处理逻辑将经调节的位线电压设置成所存储的阈值电压电平。
在操作680中，施加位线电压。举例来说，在下一个所产生的编程脉冲期间处理逻辑使得经调节的位线电压将被施加到所选择的存储器单元的位线。
有利的是，处理逻辑选择性地减缓已经传递用于经编程到存储器单元中的特定状态的预先验证阈值的每个存储器单元的编程，方法是施加对应于测量到的阈值电压电平的连续位线电压。在一个实施例中，经编程的其它存储器单元(例如，具有不在预先验证阈值电平与程序验证阈值电平之间的测量到的阈值电压的存储器单元)不受位线施加偏压的影响并且被允许以它们的正常编程速度经编程，由此产生有效地使阈值电压分布变窄而不会减少编程处理量的有益的效果。
图7是如可与实施例一起使用的实例感测电路700的示意图。感测电路700被示出为通过特定数据线704(例如，位线)连接到特定存储器串706，举例来说，例如在图7中更详细地示出。虽然所述论述涉及具有来自与程序收敛管理组件113相关联的来源(SRC)716的NAND串706的感测电路700的使用，但是其它存储器结构和架构也适合于与感测电路700一起使用，其中取决于针对感测而选择的存储器单元的数据状态可以从数据线704到来源716选择性地形成电流路径。
在一个实施例中，感测电路700包含多个感测节点(例如，晶体管710、712和714)以发送并且存储阈值电压。在一个实施例中，节点714是对于目标电平开启的(例如，“1”)并且是对于已经完成程序验证操作的存储器单元关闭的(例如，“0”)使得感测节点718存储或维持阈值电压信息。在一个实施例中，在程序验证操作之后，感测节点718可以经探测以确定存储器单元的所存储的阈值电压(Vt)719(例如，在图6的操作635和660处)。
在一个实施例中，程序验证操作是通过程序收敛管理组件(例如，图1的程序收敛管理组件113)和图7的感测电路700的组合执行的。
在一个实施例中，感测电路700可以是数据寄存器(例如，图2的数据寄存器220)的组件并且其输出sa_out可被提供作为到高速缓冲寄存器(例如，图2的高速缓冲寄存器218)的输入以用于来自存储器装置130的感测到的数据状态的输出。在输出线722上的输出信号sa_out可包括通过锁存器(例如，锁存电路)产生的信号，其表示逻辑电平，举例来说，例如指示NAND串206的所选择的存储器单元的感测到的数据状态的逻辑‘高’(例如，由Vcc表示)或逻辑‘低’(例如，由VSS表示)电平。
在一个实施例中，感测电路400的控制信号可通过存储器装置的内部控制器(例如，图1和图2的本地媒体控制器135)的程序收敛管理组件113来提供。在一个实施例中，控制信号(例如，电压电平和计时两者)由感测操作限定并且不同于响应于执行感测操作而产生的信号(例如，在感测节点718上产生的输出信号sa_out或电压电平)。
图8说明计算机系统800的实例机器，在所述实例机器内可以执行用于使得所述机器执行本文中所论述的方法中的任何一或多个的指令的集合。在一些实施例中，计算机系统800可以对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或者可以用于执行控制器的操作(例如，以执行操作系统来执行对应于图1的扫描阈值管理组件113的操作)。在替代实施例中，机器可以连接(例如，网络连接)到LAN、内联网、外联网和/或因特网中的其它机器。机器可以作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端-服务器网络环境中作为服务器或客户端机器操作。
机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络设备、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令的集合的任何机器。此外，尽管说明单个机器，但是还应认为术语“机器”包含机器的任何集合，所述集合单独地或联合地执行指令的集合(或多个集合)以执行本文中所论述的方法中的任何一或多种。
实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器806(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统818，它们经由总线830彼此通信。
处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元，或类似者。更确切地说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802也可以是一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器，或类似者。处理装置802经配置以执行指令826以用于执行本文中所论述的操作和步骤。计算机系统800可以进一步包含网络接口装置808以在网络820上通信。
数据存储系统818可以包含机器可读存储媒体824(也被称为计算机可读媒体)，其上存储有体现本文中所描述的方法或功能中的任何一或多个的指令826的一或多个集合或软件。指令826也可以在其由计算机系统800执行期间完全地或至少部分地驻留在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可以对应于图1的存储器子系统110。
在一个实施例中，指令826包含用于实施对应于选择性重新定位组件(例如，图1的程序收敛管理组件113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体824示出为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多个指令的集合的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令的集合且使得机器执行本公开的方法中的任何一或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
已经就计算机存储器内的数据位的操作的算法和符号表示而言呈现了之前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其它技术人员的方式。算法在这里并且通常被认为是引起所需结果的操作的自洽序列。操作是要求对物理量进行物理操控的操作。这些量通常但未必呈能够被存储、组合、比较和以其它方式操控的电信号或磁信号的形式。已经证明有时候，主要出于通用的原因，将这些信号称为位、值、元件、符号、字符、术语、数字或类似者是方便的。
然而，应牢记，所有这些和类似术语应与适当的物理量相关联，且仅仅是应用于这些量的方便的标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)量的数据为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
本公开还涉及用于执行本文中的操作的设备。此设备可以出于预期目的而专门构造，或者它可以包含由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可以存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、CD-ROM和磁性光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，它们各自耦合到计算机系统总线。
本文中呈现的算法和显示在本质上与任何特定的计算机或其它设备无关。各种通用系统可以与根据本文中的教示的程序一起使用，或者它可以证明构造用于执行所述方法的更加专业化的设备是方便的。将如下文描述中所阐述的那样来呈现各种各样的这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可以使用各种各样的编程语言来实施如本文中所描述的本公开的教示。
本公开可以提供为计算机程序产品或软件，其可以包含在其上存储有可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在前述说明书中，已经参考本公开的特定实例实施例描述了本公开的实施例。将显而易见的是，可以在不脱离如在所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义而非限制性意义上看待说明书和图式。

Claims (20)

1.一种方法，其包括：
使得将第一编程脉冲施加到与存储器装置的存储器单元相关联的字线；
响应于第一编程脉冲，使得将在所述存储器单元上执行程序验证操作以确定与所述存储器单元相关联的测量到的阈值电压；
在与所述存储器单元相关联的感测节点中存储与所述存储器单元相关联的所述测量到的阈值电压；
确定所述存储器单元的所述测量到的阈值电压满足条件；
识别存储在所述感测节点中的所述测量到的阈值电压；以及
使得将与所述测量到的阈值电压匹配的位线电压施加到与所述存储器单元相关联的位线。
2.根据权利要求1所述的方法，其进一步包括比较所述测量到的阈值电压与预先验证阈值电平。
3.根据权利要求2所述的方法，其中当所述存储器单元的所述测量到的阈值电压大于所述预先验证阈值电平并且小于与所述程序验证操作相关联的程序验证阈值电平时满足所述条件。
4.根据权利要求1所述的方法，其进一步包括使得将第二编程脉冲施加到与所述存储器单元相关联的所述字线，其中在所述第二编程脉冲的施加期间将所述位线电压施加到与所述存储器单元相关联的所述位线。
5.根据权利要求1所述的方法，其进一步包括从主机系统接收执行编程操作以将所述存储器单元编程到编程状态的命令。
6.根据权利要求5所述的方法，其进一步包括：
使得将第二编程脉冲施加到与所述存储器单元相关联的所述字线，其中在所述第二编程脉冲的施加期间将所述位线电压施加到与所述存储器单元相关联的所述位线；以及
响应于所述第二编程脉冲，使得将在所述存储器单元上执行另一程序验证操作。
7.根据权利要求6所述的方法，其进一步包括：
考虑到所述另一程序验证操作，确定所述存储器单元经编程到所述编程状态；以及
响应于确定所述存储器单元经编程到所述编程状态，使得将与抑制电压电平匹配的后续位线电压施加到与所述存储器单元相关联的所述位线。
8.根据权利要求1所述的方法，其进一步包括响应于满足所述条件选择所述存储器单元以具有与在第二编程脉冲期间施加的所述测量到的阈值电压匹配的所述位线电压。
9.一种包括指令的非暂时性计算机可读媒体，所述指令在由处理装置执行时使得所述处理装置执行包括以下各项的操作：
使得将产生将施加到存储器装置的存储器单元的第一编程脉冲；
使得将在所述存储器单元上执行比较所述存储器单元的阈值电压与程序验证阈值电压的程序验证操作；
响应于满足条件，识别存储在与所述存储器单元相关联的存储位置中的所述存储器单元的所述阈值电压；以及
使得在第二编程脉冲期间将与所述阈值电压匹配的位线电压施加到与所述存储器单元相关联的位线。
10.根据权利要求9所述的非暂时性计算机可读媒体，其中响应于以下各项满足所述条件：
考虑到所述程序验证操作，确定所述阈值电压小于所述程序验证阈值电压；以及
确定所述阈值电压大于预先验证阈值电压，其中所述预先验证阈值电压小于所述程序验证阈值电压。
11.根据权利要求9所述的非暂时性计算机可读媒体，其中使得将与所述阈值电压匹配的所述位线电压施加到与所述存储器单元相关联的所述位线减小了与所述存储器单元相关联的编程的速率。
12.根据权利要求9所述的非暂时性计算机可读媒体，
响应于所述第二编程脉冲，使得将在所述存储器单元上执行另一程序验证操作；
考虑到所述另一程序验证操作，确定所述存储器单元经编程到编程状态；以及
响应于确定所述存储器单元经编程到所述编程状态，使得将与抑制电压电平匹配的后续位线电压施加到与所述存储器单元相关联的所述位线。
13.一种存储器装置，其包括：
存储器阵列；以及
控制逻辑，其以操作方式与所述存储器阵列耦合，以执行包括以下各项的操作：
使得将第一编程脉冲施加到与所述存储器阵列的存储器单元相关联的字线；
响应于第一编程脉冲，使得将在所述存储器单元上执行程序验证操作以确定与所述存储器单元相关联的测量到的阈值电压；
在与所述存储器单元相关联的感测节点中存储与所述存储器单元相关联的所述测量到的阈值电压；
确定所述存储器单元的所述测量到的阈值电压满足条件；
识别存储在所述感测节点中的所述测量到的阈值电压；以及
使得将与所述测量到的阈值电压匹配的位线电压施加到与所述存储器单元相关联的位线。
14.根据权利要求13所述的存储器装置，所述操作进一步包括比较所述测量到的阈值电压与预先验证阈值电平。
15.根据权利要求14所述的存储器装置，其中当所述存储器单元的所述测量到的阈值电压大于所述预先验证阈值电平并且小于与所述程序验证操作相关联的程序验证阈值电平时满足所述条件。
16.根据权利要求13所述的存储器装置，所述操作进一步包括使得将第二编程脉冲施加到与所述存储器单元相关联的所述字线，其中在所述第二编程脉冲的施加期间将所述位线电压施加到与所述存储器单元相关联的所述位线。
17.根据权利要求13所述的存储器装置，所述操作进一步包括从主机系统接收执行编程操作以将所述存储器单元编程到编程状态的命令。
18.根据权利要求17所述的存储器装置，所述操作进一步包括：
使得将第二编程脉冲施加到与所述存储器单元相关联的所述字线，其中在所述第二编程脉冲的施加期间将所述位线电压施加到与所述存储器单元相关联的所述位线；以及
响应于所述第二编程脉冲，使得将在所述存储器单元上执行另一程序验证操作。
19.根据权利要求18所述的存储器装置，所述操作进一步包括：
考虑到所述另一程序验证操作，确定所述存储器单元经编程到所述编程状态；以及
响应于确定所述存储器单元经编程到所述编程状态，使得将与抑制电压电平匹配的后续位线电压施加到与所述存储器单元相关联的所述位线。
20.根据权利要求13所述的存储器装置，所述操作进一步包括响应于满足所述条件选择所述存储器单元以具有与在第二编程脉冲期间施加的所述测量到的阈值电压匹配的所述位线电压。
CN202111493017.1A 2020-12-08 2021-12-08 管理与存储器子系统的存储器单元相关联的编程收敛 Pending CN114613414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/115,357 2020-12-08
US17/115,357 US11532367B2 (en) 2020-12-08 2020-12-08 Managing programming convergence associated with memory cells of a memory sub-system

Publications (1)

Publication Number Publication Date
CN114613414A true CN114613414A (zh) 2022-06-10

Family

ID=81848315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111493017.1A Pending CN114613414A (zh) 2020-12-08 2021-12-08 管理与存储器子系统的存储器单元相关联的编程收敛

Country Status (2)

Country Link
US (2) US11532367B2 (zh)
CN (1) CN114613414A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11532367B2 (en) * 2020-12-08 2022-12-20 Micron Technology, Inc. Managing programming convergence associated with memory cells of a memory sub-system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788444B2 (en) * 2006-12-12 2010-08-31 International Business Machines Corporation Multi-hit detection in associative memories
US8180500B2 (en) 2009-07-29 2012-05-15 Nanya Technology Corp. Temperature sensing system and related temperature sensing method
KR20110131648A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 메모리 카드 및 그것의 프로그램 방법
US9530513B1 (en) * 2015-11-25 2016-12-27 Intel Corporation Methods and apparatus to read memory cells based on clock pulse counts
US11532367B2 (en) * 2020-12-08 2022-12-20 Micron Technology, Inc. Managing programming convergence associated with memory cells of a memory sub-system

Also Published As

Publication number Publication date
US11532367B2 (en) 2022-12-20
US11862257B2 (en) 2024-01-02
US20230078401A1 (en) 2023-03-16
US20220180952A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US20230117364A1 (en) Sequential wordline erase verify schemes
US11862257B2 (en) Managing programming convergence associated with memory cells of a memory sub-system
US11922993B2 (en) Read-time overhead and power optimizations with command queues in memory device
US11869595B2 (en) Memory device programming technique using fewer latches
US11664079B2 (en) Intervallic dynamic start voltage and program verify sampling in a memory sub-system
US20230060312A1 (en) Continuous memory programming operations
US11594292B2 (en) Power loss immunity in memory programming operations
US11688474B2 (en) Dual verify for quick charge loss reduction in memory cells
CN116072187A (zh) 动态阶跃电压电平调整
US11749346B2 (en) Overwrite mode in memory programming operations
US11688466B2 (en) Bitline driver isolation from page buffer circuitry in memory device
US11742036B2 (en) Reducing maximum programming voltage in memory programming operations
US20230307055A1 (en) Concurrent slow-fast memory cell programming
US11756612B2 (en) All levels dynamic start voltage programming of a memory device in a memory sub-system
US20220415414A1 (en) Partial block erase operations in memory devices
US11875858B2 (en) Memory true erase with pulse steps to facilitate erase suspend
US20220392530A1 (en) Early discharge sequences during read recovery to alleviate latent read disturb
US20230317171A1 (en) All level coarse/fine programming of memory cells
US20230214139A1 (en) Second read initialization on latch-limited memory device
US20230197169A1 (en) Wordline or pillar state detection for faster read access times
US20240055054A1 (en) Independent sensing times
US20230386578A1 (en) Partial block handling protocol in a non-volatile memory device
US20230352098A1 (en) Boost voltage modulated corrective read
CN115775581A (zh) 存储器装置中的联合单层级单元验证

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination