CN114600447A - 摄像元件、光检测元件和电子设备 - Google Patents

摄像元件、光检测元件和电子设备 Download PDF

Info

Publication number
CN114600447A
CN114600447A CN202080072433.1A CN202080072433A CN114600447A CN 114600447 A CN114600447 A CN 114600447A CN 202080072433 A CN202080072433 A CN 202080072433A CN 114600447 A CN114600447 A CN 114600447A
Authority
CN
China
Prior art keywords
analog
digital converter
conversion efficiency
image pickup
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080072433.1A
Other languages
English (en)
Inventor
松浦浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN114600447A publication Critical patent/CN114600447A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开的摄像元件包括：模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。

Description

摄像元件、光检测元件和电子设备
技术领域
本公开涉及摄像元件、光检测元件和电子设备。
背景技术
存在一种控制摄像元件以获取具有不同曝光量的两个图像并将所获取的两个图像合成以扩展动态范围(动态范围扩展)的技术。在这种动态范围扩展技术的情况下，存在的问题是，在两个图像之间的边界处产生伪图像，从而使图像质量劣化。
迄今为止，为了实现动态范围扩展，对以不同曝光量获取的两个图像信号进行模数转换，然后基于图像信号和概率性变化的阈值之间的大小关系来选择两个图像信号中的一个图像信号，从而改善伪图像(例如，参见专利文献1)。
引用列表
专利文献
专利文献1：日本专利平4-172086号公报
发明内容
本发明要解决的技术问题
关于以上专利文献1中所述的现有技术，基于随着随机数和抖动(dither)变化的阈值来分配进行了模数转换的两个图像信号。因此，存在以下担忧：在随机数具有周期性的情况下，由于该周期性而产生伪图像，从而使图像质量劣化。此外，例如，在考虑该技术适用于在每个像素列中包括模数转换器的摄像元件的情况下，将在每个像素列中设置比较器和被构造为保持阈值的寄存器。因此，电路规模和功耗会随着像素列的数量或模数转换中的位数的增加而增加。
本公开的目的是提供与使用随着随机数和抖动变化的阈值的技术相比，能够在实现动态范围扩展时防止伪图像的产生以获取高质量的图像，并且还能够防止电路规模和功耗的增加的摄像元件、光检测元件和包括该摄像元件的电子设备。
解决问题的技术方案
为了实现上述目的，根据本公开，提供了一种摄像元件，其包括：模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
此外，为了实现上述目的，根据本公开，提供了一种光检测元件，其包括：模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
此外，为了实现上述目的，根据本公开，提供了一种包括具有上述构造的摄像元件的电子设备。
附图说明
图1是示出作为根据本公开的技术适用的摄像元件的示例的CMOS图像传感器的示意性基本构造的框图。
图2是示出像素的示例性电路构造的电路图。
图3是示出安装在CMOS图像传感器上的列并行模数转换单元的示例性构造的框图。
图4是示出根据本公开的实施例的CMOS图像传感器中的被构造为执行用于动态范围扩展的信号处理的信号处理单元的基本形式的框图。
图5是示出在A/D转换器的输入侧设定随机偏移阈值的方式的关于输入光量-A/D输出的特性图。
图6是示出具有可变转换效率的像素的示例性电路构造的电路图。
图7是用于说明通过改变转换效率执行的动态范围扩展的基本操作的时序波形图。
图8是示出根据第一实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图9是示出用于说明根据第一实施例的信号处理系统的操作的时序关系的时序波形图。
图10是示出调节判定阈值的第一示例性技术的说明图。
图11是示出根据第一实施例的信号处理系统中的转换效率比的扣除(deduction)的说明图。
图12是示出调节判定阈值的第二示例性技术的说明图，更具体地，图12A示出了控制PMOS尾电流的示例，图12B示出了控制NMOS尾电流的示例。
图13是用于说明在判定阈值上叠加随机偏移的第二示例性技术的操作的时序波形图。
图14A是示出调节判定阈值的第三示例性技术的说明图，图14B是用于说明第三示例的操作的时序波形图。
图15是示出根据第二实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图16是用于说明根据第二实施例的信号处理系统的操作的时序波形图。
图17是示出自适应衰减式单斜率型模数转换器的基本形式的电路图。
图18A是当数据信号的电平较大时的模数转换器的电路构造图，图18B是用于说明与自适应衰减相关的动态范围压缩效果的波形图。
图19A是用于说明与自适应衰减相关的D(数据)相计数时间减少效果的波形图，图19B是当数据信号的电平较小时的模数转换器的电路构造图。
图20是示出根据第三实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图21是用于说明根据第三实施例的信号处理系统的操作的时序波形图。
图22是示出根据第三实施例的信号处理系统中的转换效率比的扣除和模拟增益比的归纳(induction)的说明图。
图23是示出根据第四实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图24是用于说明根据第四实施例的信号处理系统的操作的时序波形图。
图25是示出根据第四实施例的信号处理系统中的模拟增益比的扣除的说明图。
图26是示出根据第五实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图27是用于说明根据第五实施例的信号处理系统的操作的时序波形图。
图28是示意性地示出像素的二维排列的示意图。
图29是示出每个像素的复位信号和数据信号具有随机变化的电位的方式的波形图。
图30是示出根据第六实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图31是用于说明根据第六实施例的信号处理系统的操作的时序波形图。
图32是示出根据第七实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。
图33是用于说明根据第七实施例的信号处理系统的操作的时序波形图。
图34是示出根据本公开的技术的适用示例的图。
图35是示出作为本公开的电子设备的示例的摄像装置的示意性构造的框图。
具体实施方式
现在，参考附图详细地说明用于实施根据本公开的技术的模式(在下文中称为“实施例”)。根据本公开的技术不限于所述实施例。在以下的说明中，相同的元件或具有相同功能的元件由相同的附图标记表示，并且省略重复说明。注意，将按以下顺序进行说明。
1.关于本公开的摄像元件、光检测元件和电子设备的一般说明
2.根据本公开的技术适用的摄像元件
2-1.CMOS图像传感器的构造示例
2-2.像素的电路构造示例
2-3.模数转换单元的构造示例
2-4.动态范围扩展
3.本公开的实施例
3-1.第一实施例[一个单斜率型模数转换器以彼此不同的转换效率对同一物体进行摄像的示例]
3-1-1.调节判定阈值的第一示例性技术(控制高转换效率用自动调零时段的示例)
3-1-2.调节判定阈值的第二示例性技术(控制比较器中的偏置电流Ibias的示例)
3-1-3.调节判定阈值的第三示例性技术(改变比较器中所包括的差分对晶体管的尺寸的示例)
3-2.第二实施例[第一实施例的变形例：并行设置两个单斜率型模数转换器的示例]
3-3.第三实施例[自适应衰减式单斜率型模数转换器的示例]
3-4.第四实施例[一个单斜率型模数转换器以彼此不同的模拟增益对同一物体进行摄像的示例]
3-5.第五实施例[第四实施例的变形例：并行设置两个单斜率型模数转换器的示例]
3-6.第六实施例[第二实施例的变形例：通过使用每个像素的复位信号和数据信号的电位变化来改变转换效率判定阈值的示例]
3-7.第七实施例[第六实施例的变形例：以彼此不同的模拟增益对同一物体进行摄像的示例]
4.变形例
5.应用示例
6.根据本公开的技术的适用示例
6-1.本公开的电子设备(摄像元件的示例)
7.本公开能够采用的构造
<关于本公开的摄像元件、光检测元件和电子设备的一般说明>
对于本公开的摄像元件、光检测元件和电子设备，模数转换器可以是单斜率型模数转换器，其被构造为通过使用具有随着时间变化的电压值的斜坡波形参考信号执行模数转换。此外，单斜率型模数转换器可以包括比较器和计数器，该比较器被构造为将从像素输出的多个模拟像素信号与斜坡波形参考信号进行比较，该计数器被构造为测量从比较器开始比较操作时的开始时间至比较器结束比较操作时的结束时间的时间段。
对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，阈值设定单元能够通过控制比较器的输入端子和输出端子间短路的自动调零时段来设定随机变化的阈值，通过控制比较器中的偏置电流来设定随机变化的阈值，或者通过改变比较器中所包括的差分对晶体管的尺寸比(沟道宽度/沟道长度)来设定随机变化的阈值。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，能够通过使用单个像素在改变摄像条件的同时依次对同一物体进行摄像以获取多个模拟像素信号，或者通过使用具有不同摄像条件的多个像素同时对同一物体进行摄像以获取多个模拟像素信号。摄像条件可以是像素的曝光量、曝光时间、电荷转换为电压的转换效率或灵敏度。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当多个摄像条件包括高转换效率和低转换效率时并且当像素依次输出处于浮动扩散部FD复位时的复位电平的复位信号以及处于基于由光接收元件执行的光电转换的信号电平的数据信号时，单斜率型模数转换器可以执行以下操作：从计数器获取低转换效率的复位信号的计数值以暂时保持该计数值，并且在对低转换效率的D相信号进行计数之前使该计数值返回到计数器。替代地，单斜率型模数转换器可以在每个像素列中包括并行布置的两组比较器和计数器。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，单斜率型模数转换器可以是自适应衰减型模数转换器，其被构造为当从像素输出的每个模拟像素信号的幅度都相对较大时，使幅度衰减预定量以压缩动态范围。另外，自适应衰减型模数转换器可以包括在比较器的输入侧的采样保持电路，该采样保持电路被构造为对低转换效率的复位信号进行采样和保持。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当摄像条件包括模数转换器的模拟增益时，单个模数转换器能够在改变模拟增益的同时依次执行模数转换，或者具有不同模拟增益的多个模数转换器能够同时执行模数转换。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当多个摄像条件包括高模拟增益和低模拟增益时并且当像素依次输出浮动扩散部FD复位时的复位信号和基于由光接收元件执行的光电转换的数据信号时，单斜率型模数转换器可以执行以下操作：从计数器获取低模拟增益的复位信号的计数值以暂时保持该计数值，并且在对低模拟增益的数据信号进行计数之前使该计数值返回到计数器。替代地，单斜率型模数转换器可以在每个像素列中包括并行布置的两组比较器和计数器。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当像素依次输出浮动扩散部FD复位时的复位信号和基于由光接收元件执行的光电转换的数据信号时，阈值设定单元可以通过使用每个像素的复位信号和数据信号的电位变化来设定随机变化的阈值。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当多个摄像条件包括高转换效率和低转换效率时，单斜率型模数转换器可以包括高转换效率用模数转换器和低转换效率用模数转换器。另外，高转换效率用模数转换器和低转换效率用模数转换器可以分别包括D(数据)相计数值用锁存器、用于判定锁存器的输出电平的比较单元和选择器，该选择器被构造为基于来自比较单元的比较结果，选择高转换效率用模数转换器的输出或低转换效率用模数转换器的输出。
此外，对于具有上述优选构造的本公开的摄像元件、光检测元件和电子设备，当多个摄像条件包括高模拟增益和低模拟增益时，单斜率型模数转换器可以包括高模拟增益用模数转换器和低模拟增益用模数转换器。另外，高模拟增益用模数转换器和低模拟增益用模数转换器可以分别包括D相计数值用锁存器、用于判定锁存器的输出电平的比较单元和选择器，该选择器被构造为基于来自比较单元的比较结果，选择高模拟增益用模数转换器的输出或低模拟增益用模数转换器的输出。
<根据本公开的技术适用的摄像元件>
将说明根据本公开的技术适用的摄像元件的基本构造。在此，作为摄像元件，例示作为一种X-Y寻址式摄像元件的CMOS(互补金属氧化物半导体，Complementary MetalOxide Semiconductor)图像传感器。CMOS图像传感器是通过应用或部分使用CMOS工艺制造的图像传感器。
[CMOS图像传感器的构造示例]
图1是示出作为根据本公开的技术适用的摄像元件的示例的CMOS图像传感器的示意性基本构造的框图。
根据本示例的CMOS图像传感器1包括像素阵列单元11和布置在像素阵列单元11周围的周边电路。像素阵列单元11包括像素2，像素2包括光接收元件(光电转换元件)并且在行方向和列方向上布置，即，以矩阵状二维地布置。在此，行方向是指像素行中的像素2的排列方向，并且列方向是指像素列中的像素2的排列方向。像素2执行光电转换以产生基于接收的光量的光电荷并累积光电荷。
布置在像素阵列单元11周围的周边电路包括例如行选择单元12、恒流源单元13、模数转换单元14、水平传输扫描单元15、信号处理单元16和时序控制单元17等。
对于像素阵列单元11中的矩阵状的像素排列，像素控制线311至31m(在下文中有时统称为“像素控制线31”)沿行方向布置在各个像素行中。此外，垂直信号线321至32n(在下文中有时统称为“垂直信号线32”)沿列方向布置在各个像素列中。当从像素2读取信号时，像素控制线31传送用于驱动的驱动信号。像素控制线31在图1中被示出为单条配线，但是其不限于单条配线。像素控制线31的一端连接到行选择单元12的对应于每行的输出端子。
现在，说明布置在像素阵列单元11周围的周边电路的电路部分，即，行选择单元12、恒流源单元13、模数转换单元14、水平传输扫描单元15、信号处理单元16和时序控制单元17。
行选择单元12包括移位寄存器或地址解码器等，并且在选择像素阵列单元11的像素2时控制像素行扫描和像素行寻址。虽然在本文中未示出行选择单元12的具体构造，但是行选择单元12通常包括两个扫描系统，即，读出扫描系统和清除扫描系统。
读出扫描系统以行为单位依次选择并扫描像素阵列单元11的像素2，以便从像素2读取像素信号。从像素2读取的像素信号是模拟信号。在读出扫描系统执行读出扫描之前，清除扫描系统对待进行读出扫描的行执行清除扫描。清除扫描开始时的时间与读出扫描开始时的时间之间的差等于快门速度。
由于通过清除扫描系统执行清除扫描，因此从待读取的行中的像素2的光电转换单元中清除不必要的电荷。因此，光电转换单元复位。此外，当通过清除扫描系统清除(复位)不必要的电荷时，执行所谓的电子快门操作。在此，电子快门操作是排出光电转换单元的光电荷并开始新的曝光(开始累积光电荷)的操作。
恒流源单元13包括多个电流源I。每个电流源I都具有例如MOS型场效应晶体管，并且连接到每个像素列中的垂直信号线321至32n之中对应的一条垂直信号线。恒流源单元13通过垂直信号线321至32n之中对应的一条垂直信号线向由行选择单元12选择和扫描的像素行中的每个像素2供应偏置电流。
模数转换单元14包括与像素阵列单元11的各个像素列对应的多个模数转换器的集合。例如，在每个像素列中设置模数转换器。模数转换单元14是列并行模数转换单元，其被构造为在每个像素列中将通过垂直信号线321至32n之中对应的一条垂直信号线输出的模拟像素信号转换为N位数字信号。
例如，作为列并行模数转换单元14中的模数转换器，可以使用作为参考信号比较型模数转换器的示例的单斜率型模数转换器。稍后将说明单斜率型模数转换器的细节。
水平传输扫描单元15包括移位寄存器或地址解码器等。当从像素阵列单元11的每个像素2读取信号时，水平传输扫描单元15控制像素列扫描和像素列寻址。在水平传输扫描单元15的控制下，将已经由模数转换单元14转换为数字信号的像素信号以像素列为单位读取到具有2N位宽度的水平传输线18。
信号处理单元16对通过水平传输线18供应的数字像素信号执行预定的信号处理，以产生二维图像数据。例如，信号处理单元16校正垂直线缺陷或点缺陷，或钳位信号，或执行诸如并串转换、压缩、编码、加法、平均和间歇操作等数字信号处理。信号处理单元16将产生的图像数据作为CMOS图像传感器1的输出信号输出到后续装置。
时序控制单元17产生各种时序信号、时钟信号和控制信号等。基于这些产生的信号，时序控制单元17驱动并控制行选择单元12、恒流源单元13、模数转换单元14、水平传输扫描单元15和信号处理单元16等。
[像素的电路构造示例]
图2是示出像素2的示例性电路构造的电路图。例如，像素2包括作为光接收元件(光电转换元件)的光电二极管21。像素2具有除了光电二极管21之外还包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的像素构造。
作为包括传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的四个晶体管，例如，使用N沟道MOS型场效应晶体管(FET：field effect transistor)。由于像素2仅包括NMOS晶体管，因此可以在面积效率和减少处理步骤方面实现优化。然而，在本文中例示的四个晶体管22至25的导电类型的组合仅是示例，并且导电类型的组合不限于所例示的组合。
针对像素2设置多条控制线作为上述的像素控制线31。控制线由同一像素行中的像素2共享。多条控制线以像素行为单位连接到行选择单元12的对应于各个像素行的输出端子。行选择单元12将传输信号TRG、复位信号RST和选择信号SEL适当地输出到多条控制线。
光电二极管21的阳极电极连接到低电位侧电源(例如，地面)。光电二极管21将接收的光光电转换为具有与接收的光量对应的电荷量的光电荷(在此为光电子)，并且累积光电荷。光电二极管21的阴极电极经由传输晶体管22电连接到放大晶体管24的栅极电极。在此，与放大晶体管24的栅极电极电连接的区域是浮动扩散部(浮动扩散区域/杂质扩散区域)FD。浮动扩散部FD是被构造为将电荷转换为电压的电荷电压转换单元。
行选择单元12将在高电平(例如，VDD电平)下有效的传输信号TRG施加到传输晶体管22的栅极电极。传输晶体管22响应于该传输信号TRG而进入导通状态，从而将通过光电二极管21的光电转换获得的并累积在光电二极管21中的光电荷传输到浮动扩散部FD。
复位晶体管23布置在电源电压VDD的节点与浮动扩散部FD之间并与它们连接。行选择单元12将在高电平下有效的复位信号RST施加到复位晶体管23的栅极电极。复位晶体管23响应于该复位信号RST而进入导通状态，并且通过将浮动扩散部FD中的电荷排出到电压VDD的节点而复位浮动扩散部FD。
放大晶体管24的栅极电极连接到浮动扩散部FD，并且放大晶体管24的漏极电极连接到电源电压VDD的节点。放大晶体管24是被构造为读取通过光电二极管21的光电转换获得的信号的源极跟随器的输入单元。即，放大晶体管24的源极电极经由选择晶体管25连接到垂直信号线32。此外，放大晶体管24和连接到垂直信号线32的一端的电流源I形成被构造为将浮动扩散部FD中的电压转换为垂直信号线32的电位的源极跟随器。
选择晶体管25的漏极电极连接到放大晶体管24的源极电极，并且选择晶体管25的源极电极连接到垂直信号线32。行选择单元12将在高电平下有效的选择信号SEL施加到选择晶体管25的栅极电极。选择晶体管25响应于该选择信号SEL而进入导通状态，因此像素2处于选择状态。然后，选择晶体管25将从放大晶体管24输出的信号传送到垂直信号线32。
注意，选择晶体管25可以布置在电源电压VDD的节点与放大晶体管24的漏极电极之间并与它们连接。此外，在本示例中，作为像素2的像素电路，例示了包括四个晶体管(Tr)，即传输晶体管22、复位晶体管23、放大晶体管24和选择晶体管25的4Tr构造。然而，像素电路不限于4Tr构造。例如，可以使用其中省略选择晶体管25并且放大晶体管24具有选择晶体管25的功能的3Tr构造，或者可以根据需要使用包括五个以上晶体管的构造。
[模数转换单元的构造示例]
接下来，说明列并行模数转换单元14的构造示例。图3是示出列并行模数转换单元14的示例性构造的框图。本示例的CMOS图像传感器1中的模数转换单元14包括与各个垂直信号线321至32n对应的多个单斜率型模数转换器的集合。在此，例示第n列中的单斜率型模数转换器140。
单斜率型模数转换器140具有包括比较器141、计数器142和数据锁存器143的电路构造。单斜率型模数转换器140使用具有其中电压值随着时间线性变化的所谓斜坡波形的参考信号。斜坡波形参考信号由参考信号产生单元19产生。例如，参考信号产生单元19可以利用DAC(数模转换，digital-to-analog conversion)电路构成。
比较器141将作为从像素2读取的模拟像素信号的比较输入与作为由参考信号产生单元19产生的斜坡波形参考信号的参考输入进行比较。然后，例如，当参考信号大于像素信号时，比较器141输出处于第一状态(例如，高电平)的信号，并且当参考信号等于或小于像素信号时，输出处于第二状态(例如，低电平)的信号。由此，比较器141输出具有与像素信号的信号电平对应的，具体地与信号电平的大小对应的脉冲宽度的脉冲信号作为比较结果。
在与开始向比较器141供应参考信号的时序相同的时序，计数器142接收来自时序控制单元17的时钟信号CLK。然后，计数器142与时钟信号CLK同步地执行计数操作，以测量比较器141的输出脉冲的脉冲宽度的时段，即，从比较操作开始至比较操作结束的时间段。来自计数器142的计数结果(计数值)是通过将模拟像素信号数字化而获得的数字值。
在CMOS图像传感器1中，通常通过相关双采样(CDS：correlated doublesampling)执行去噪处理，以去除像素2的复位操作中的噪声。为了实现CDS处理，像素2输出处于复位晶体管23复位浮动扩散部FD时的复位电平的复位信号(在下文中称为“P相信号”)以及处于基于光电二极管21的光电转换的信号电平的数据信号(在下文中称为“D相信号”)。
在此，作为示例，计数器142执行CDS处理。具体地，计数器142包括例如加/减计数器，并且在加/减计数操作中获取P相信号和D相信号之间的差，从而在计数器142的计数操作中执行CDS处理。在计数器142中进行了CDS处理的CDS数据由数据锁存器143锁存，然后通过水平传输扫描单元15的驱动输出到水平传输线18。
如上所述，在包括单斜率型模数转换器140的集合的列并行模数转换单元14中，从关于改变参考信号和模拟像素信号之间的大小关系所需的时间的信息中获得数字值，该参考信号具有线性变化的模拟值并由参考信号产生单元19产生，该模拟像素信号从像素2输出。注意，虽然在上述示例中例示了其中模数转换器140和像素列以一一对应的方式布置的模数转换单元14，但是也可以采用其中模数转换器140以多个像素列为单位布置的模数转换单元14。
[动态范围扩展]
对于以具有上述构造的CMOS图像传感器1为代表的摄像元件，作为实现动态范围扩展的技术中的一个技术，存在以下技术：在不同的摄像条件下获取多个图像，例如两个图像，然后将所获取的两个图像合成，从而实现动态范围扩展。
在这种动态范围扩展技术的情况下，存在的问题是，在两个图像之间的边界处产生伪图像，从而使图像质量劣化。为了解决这个问题，已经采用了以下技术：对所获取的两个图像信号执行模数转换，然后在模数转换器的输出侧(即，在数字区域中)基于随着随机数和抖动变化的阈值来分配进行了模数转换的两个图像信号。
然而，即使在上述技术的情况下，也存在以下担忧：在随机数具有周期性的情况下，由于该周期性而产生伪图像，从而使图像质量劣化。此外，例如，在考虑该技术适用于具有上述构造的CMOS图像传感器1，即适用于在每个像素列中包括模数转换器的摄像元件的情况下，需要在像素列之间设定不同的值作为阈值，因此需要在每个像素列中设置被构造为保持阈值的寄存器。因此，电路规模和功耗会随着像素列的数量或模数转换中的位数的增加而增加。
<本公开的实施例>
在根据本公开的实施例的CMOS图像传感器1中，在彼此不同的多个摄像条件下对同一物体进行摄像，以获取具有不同摄像条件的多个图像，该CMOS图像传感器1在每个像素列中包括诸如单斜率型模数转换器140等模数转换器，该单斜率型模数转换器140被构造为将从像素2输出的模拟像素信号转换为数字像素信号。在以下的说明中，假设多个摄像条件的数量是两个并且多个图像的数量是两个。在这种情况下，与两个摄像条件相关地在每个像素列中设置两个模数转换器140。然而，多个摄像条件的数量和多个图像的数量不限于两个。
利用上述构造，当从像素2输出在彼此不同的两个摄像条件下获取的两个模拟像素信号时，两个模数转换器140_1和140_2将两个模拟像素信号转换为两个数字像素信号。在下文中，将模数转换器140_1和140_2称为A/D转换器140_1和140_2。
在本公开的实施例中，在A/D转换器140_1和140_2中的一者的输入侧设定随机变化的阈值，并且将所设定的阈值用作比较单元的比较阈值。然后，基于来自比较单元的比较结果，选择并输出从A/D转换器140_1和140_2输出的两个数字像素信号中的一者。
图4是示出根据本公开的实施例的CMOS图像传感器1中的被构造为执行用于动态范围扩展的信号处理的信号处理单元的基本形式的框图。
除了被构造为将在彼此不同的两个摄像条件下获取的并依次从像素2输出的两个模拟像素信号转换为数字像素信号的A/D转换器140_1和140_2之外，根据本实施例的CMOS图像传感器1还包括阈值设定单元144、比较单元145、判定标志存储锁存器146和选择器147。
阈值设定单元144将灵敏度判定阈值设定为比较单元145的比较阈值。具体地，阈值设定单元144包括随机偏移调节单元1441和加法器1442。加法器1442将随机偏移调节单元1441的随机变化的随机偏移叠加在从外部提供的判定阈值上。因此，将以模拟方式随机变化的阈值设定为灵敏度判定阈值。
比较单元145是用于执行灵敏度判定的比较单元。比较单元145使用由阈值设定单元144设定的并以模拟方式随机变化的灵敏度判定阈值作为比较阈值，并且例如将该比较阈值与从像素2输出的高灵敏度输出(模拟像素信号)进行比较。因此，进行高灵敏度输出/低灵敏度输出的判定。判定标志存储锁存器146锁存来自比较单元145的比较结果，即高灵敏度输出/低灵敏度输出的判定标志。
选择器147是被构造为选择从A/D转换器140_1和140_2输出的两个数字像素信号中的一者的选择单元。选择器147基于由判定标志存储锁存器146锁存的高灵敏度输出/低灵敏度输出的判定标志来选择并输出两个数字像素信号中的一者。
在具有上述构造的信号处理单元中，在模数转换器140是单斜率型A/D转换器的情况下，由点线矩形包围的电路部分A，即作为其中一个A/D转换器的A/D转换器140_2和用于执行灵敏度判定的比较单元145，可以彼此一体化。注意，即使在单斜率型A/D转换器的情况下，A/D转换器140_2和比较单元145也可以是如图4所示的单独部件。
在单斜率型A/D转换器140中，计数器142(参见图3)根据位数执行计数操作，因此，难点在于使操作加速。为了实现操作加速，执行自适应地调节增益的所谓的自适应增益控制。具体地，在自适应增益控制中，例如，在明亮的环境中使用12位的分辨率，而在昏暗的环境中使用14位的分辨率。
此外，在昏暗的环境中，执行以下处理。具体地，确定每个像素的亮度，基于位数差执行放大，以对应于12位的粗略分辨率执行A/D转换，并且基于A/D转换后的放大量执行电平调节(所谓的增益扣除)，以压缩成对应于14位的分辨率。通过使用由判定标志存储锁存器146锁存的判定标志来判定是否执行增益扣除。
如上所述，在根据本实施例的用于动态范围扩展的信号处理单元中，如图5所示，基于通过在A/D转换器140的输入侧，即在二进制转换之前，向其添加以模拟方式随机变化的随机偏移而调节的阈值来实现灵敏度判定。具体地，在本信号处理中，通过使用每个器件的模拟变化要素，基于随机变化的正态分布，将偏移(随机偏移)添加至阈值以调节阈值。
以此方式，在根据本实施例的用于动态范围扩展的信号处理单元中，基于各个器件的模拟随机变化的正态分布，在模拟侧向判定阈值提供偏移，因此随机偏移不具有周期性。因此，与使用随着随机数和抖动变化的阈值的技术的情况相比，可以防止伪图像的产生，从而可以获取高质量的图像。
此外，在根据本实施例的信号处理单元适用于在每个像素列中包括例如A/D转换器140的摄像元件的情况下，与使用随着随机数和抖动变化的阈值的技术不同，不需要在像素列之间设定不同的值作为阈值。因此，不需要在每个像素列中设置被构造为保持阈值的寄存器等。因此，即使当像素列的数量或A/D转换中的位数增加时，也可以防止电路规模和功耗的增加。在这方面，同样适用于在每个像素中包括A/D转换器140的摄像元件的情况。
注意，在执行动态范围扩展时，在彼此不同的多个摄像条件下对同一物体进行摄像，以获取具有不同摄像条件的多个图像。在此，“摄像条件”的示例包括曝光量、曝光时间、转换效率、灵敏度(例如，像素尺寸差异)和增益等。增益是A/D转换器140的模拟增益。可以控制斜坡波形参考信号的斜率以改变分辨率，从而设定不同的增益。
转换效率是在图2所示的像素2的浮动扩散部FD中将电荷转换为电压的效率，即，表示每个电荷的信号电压的检测灵敏度。转换效率与浮动扩散部FD的电容的倒数成正比。因此，如图6所示，当电容元件C经由转换效率切换用晶体管26连接到像素2的浮动扩散部FD时，可以通过基于转换效率切换信号FDG控制转换效率切换用晶体管26的导通或截止来改变转换效率。具体地，当转换效率切换用晶体管26导通时，浮动扩散部FD的电容增大，因此转换效率可以从高转换效率切换到低转换效率。
在此，参考图7的时序波形图来说明通过改变作为示例性摄像条件的转换效率而执行的动态范围扩展的基本操作。
图7的时序波形图示出了水平同步信号XSH、复位信号RST、转换效率切换信号FDG和传输信号TRG之间的时序关系，并且还示出了在低光照强度的情况下的信号线(垂直信号线32)的信号电位和在高光照强度的情况下的信号线的信号电位。
如上所述，像素2输出处于复位晶体管23复位浮动扩散部FD时的复位电平的复位信号(在下文中称为“P相信号”)以及处于基于光电二极管21的光电转换的信号电平的数据信号(在下文中称为“D相信号”)。
当转换效率切换信号FDG处于高电平时，转换效率切换用晶体管26导通，并且转换效率变为低转换效率(Lo)。当转换效率切换信号FDG处于低电平时，转换效率切换用晶体管26截止，并且转换效率变为高转换效率(Hi)。
当复位信号RST变为高电平并且复位晶体管23复位浮动扩散部FD时，在低转换效率时段中从像素2读取P相信号vp_l，并且在高转换效率时段中从像素2读取P相信号vp_h。在读取P相信号vp_h之后，传输信号TRG在高转换效率时段中变为高电平，并且执行从光电二极管21到浮动扩散部FD的第一次传输。然后，读取D相信号vd_h。
接下来，低转换效率时段开始，并且传输信号TRG变为高电平。然后，执行从光电二极管21到浮动扩散部FD的第二次传输。在高转换效率时段内的第一次传输中不能由浮动扩散部FD接收并因此遗留在光电二极管21中的高光照强度信号在第二次传输中从光电二极管21传输到浮动扩散部FD。
在低光照强度的情况下，与高转换效率时段中的P相信号vp_h和D相信号vd_h之间的差对应的信号在A/D转换器140的动态范围(D范围)内，因此可以进行A/D转换。因此，将该信号用作A/D转换结果。在高光照强度的情况下，与高转换效率时段中的P相信号vp_h和D相信号vd_h之间的差对应的信号在A/D转换器140的动态范围外，因此不能进行A/D转换。因此，将与低转换效率时段中的P相信号vp_l和D相信号vd_l之间的差对应的信号用作A/D转换结果。
现在，说明用于执行根据本实施例的动态范围扩展的信号处理的具体示例。
[第一实施例]
第一实施例是一个单斜率型A/D转换器以彼此不同的转换效率对同一物体进行摄像的示例。在第一实施例中，例示通过使用单个像素在改变转换效率的同时依次对物体进行摄像以获取多个模拟像素信号的情况，但是也可以通过使用具有不同转换效率的多个像素同时对物体进行摄像，以获取多个模拟像素信号。在这方面，同样适用于后述实施例。此外，这同样适用于转换效率以外的摄像条件的情况，即，曝光量、曝光时间或灵敏度等的情况。
图8是根据第一实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。A/D转换器140是单斜率型A/D转换器，并且具有流水线读取构造。
单斜率型A/D转换器140通过垂直信号线32从像素2接收像素信号，并且从参考信号产生单元19(参见图3)接收具有斜坡波形的参考信号RAMP。图9是用于说明根据第一实施例的信号处理系统的操作的时序波形图。图9示出了水平同步信号XHS、信号线(垂直信号线32)的信号电位VSL和参考信号RAMP之间的时序关系。
如图9所示，例如，作为从像素2到垂直信号线32的像素信号，依次读取低转换效率的P相信号、高转换效率的P相信号、高转换效率的D相信号和低转换效率的D相信号。注意，本文中所例示的信号顺序是示例，并且可以改变该顺序。
在单斜率型A/D转换器140中，比较器141具有转换效率判定功能(对应于图4中的比较单元145的功能)。具体地，比较器141包括在信号电位VSL侧的彼此串联连接的高转换效率用电容元件CH1和自动调零开关SWH1以及彼此串联连接的低转换效率用电容元件CL1和自动调零开关SWL1。高转换效率用电容元件CH1和自动调零开关SWH1并联连接到低转换效率用电容元件CL1和自动调零开关SWL1。
比较器141还包括在参考信号RAMP侧的彼此串联连接的高转换效率用电容元件CH2和自动调零开关SWH2以及彼此串联连接的低转换效率用电容元件CL2和自动调零开关SWL2。高转换效率用电容元件CH2和自动调零开关SWH2并联连接到低转换效率用电容元件CL2和自动调零开关SWL2。
在此，自动调零开关SWL1和自动调零开关SWL2在图9所示的低转换效率用自动调零时段中使比较器141的输入端子和输出端子间短路，以复位比较器141。自动调零开关SWH1和自动调零开关SWH2在图9所示的高转换效率用自动调零时段中使比较器141的输入端子和输出端子间短路，以复位比较器141。
在根据第一实施例的用于动态范围扩展的信号处理中，在比较器141中，在图9所示的转换效率判定时段，即，高转换效率的D相信号的最初时段中进行转换效率判定。由于比较器141具有转换效率判定功能，因此不需要单独设置用于执行转换效率判定的比较单元(对应于图4中的比较单元145)。为了使比较器141进行转换效率判定，需要在作为比较器141的比较阈值的转换效率判定阈值(在下文中有时简称为“判定阈值”)上叠加随机变化的偏移(随机偏移)。即，需要调节判定阈值。
(调节判定阈值的第一示例性技术)
在此，作为通过在判定阈值上叠加随机偏移来调节转换效率判定阈值的第一示例性技术，例示控制如图9所示的高转换效率用自动调零时段以改变高转换效率的D相信号的判定阈值(判定标准电平)的技术。
具体地，在图10中，如实线圆形B所示，用于驱动自动调零开关SWH1和自动调零开关SWH2的开关脉冲的脉冲宽度变窄，以缩短高转换效率用自动调零时段。结果，稳定性(settling)劣化。由于包括加/减计数器的计数器142未执行获取P相和D相之间的差的CDS处理，因此如实线椭圆形C所示，针对每个像素列，可以改变高转换效率的D相信号的转换效率判定阈值(判定标准电平)，即，可以在转换效率判定阈值上叠加随机偏移。
在第一实施例的情况下，单斜率型A/D转换器140的数量是一个，并且计数器142的数量也是一个。此外，在计数器142的周围设置判定标志存储锁存器146、选择器148和保持用锁存器149。判定标志存储锁存器146对应于图4所示的判定标志存储锁存器146，并且锁存由比较器141判定的转换效率判定标志。转换效率判定标志是1位标志。例如，在由比较器141判定的转换效率为低转换效率的情况下，该标志具有逻辑“0”，而在由比较器141判定的转换效率为高转换效率的情况下，该标志具有逻辑“1”。
选择器148接收高转换效率数据用锁存脉冲和低转换效率数据用锁存脉冲的两个输入。例如，图1所示的系统控制单元17产生高转换效率数据用锁存脉冲和低转换效率数据用锁存脉冲。选择器148基于由判定标志存储锁存器146锁存的转换效率判定标志(1/0)来选择并输出高转换效率数据用锁存脉冲或低转换效率数据用锁存脉冲。
由于使用单个计数器142，因此需要暂时保持低转换效率侧的P相计数值，因此设置保持用锁存器149。即，保持用锁存器149锁存从计数器142获取的低转换效率侧的P相计数值以暂时保持。然后，保持用锁存器149在低转换效率侧的D相计数之前使暂时保持的低转换效率侧的P相计数值返回到计数器142。
设置在计数器142后级中的数据锁存器143锁存最初的高转换效率的CDS数据。然后，基于由选择器148选择的锁存脉冲(用于高转换效率数据或低转换效率数据)，当判定为高转换效率时，数据锁存器143不锁存低转换效率数据，并且当判定为低转换效率时，数据锁存器143利用低转换效率数据重写数据。在此，CDS数据是由A/D转换器140进行了CDS处理的数据。
水平传输扫描单元15接收从数据锁存器143输出的高转换效率数据或低转换效率数据以及由判定标志存储锁存器146锁存的转换效率判定标志(在本示例中为1位)。最终，将高转换效率数据或低转换效率数据以及转换效率判定标志供应给图1所示的信号处理单元16。
例如，信号处理单元16包括存储器161和被构造为执行诸如校正和排序等处理的处理单元162。作为存储器161，可以使用线存储器或帧存储器。在使用帧存储器的情况下，仅使用高转换效率数据或低转换效率数据的效果很大。处理单元162除了诸如校正和排序等处理之外还执行诸如基于转换效率判定标志的转换效率比的扣除等处理。图11是转换效率比的扣除的概念图。在图11中，在转换效率判定标志具有逻辑“1”的时段(即，高转换效率时段)中执行扣除处理。由信号处理单元16进行了期望的信号处理的数据从输出I/F 20输出到外部。
(调节判定阈值的第二示例性技术)
如图12A所示，A/D转换器140的比较器141经由包括PMOS晶体管Trp1和Trp2的电流镜像电路152接收基于流过可变电流源151的尾电流Itail的偏置电流Ibias。在此，随着供应给比较器141的偏置电流Ibias的量减少，比较器141的阈值变化变大。
在转换效率判定阈值上叠加随机偏移的第二示例性技术是通过利用以下事实来调节判定阈值的技术：随着供应给比较器141的偏置电流Ibias的量减少，比较器141的阈值变化变大。具体地，在第二示例中，如图13所示，在转换效率判定时段中，控制流过可变电流源151的尾电流Itail以控制比较器141中的偏置电流Ibias，从而改变转换效率判定阈值，即，在转换效率判定阈值上叠加随机偏移。
在尾电流控制单元153的控制下控制流过可变电流源151的尾电流Itail。在转换效率判定时段中，尾电流控制单元153基于从外部提供的寄存器信号和同步信号控制尾电流Itail，从而以偏置电流Ibias变为Ibias1→Ibias2(<Ibias1)→Ibias1的方式改变待供应给比较器141的偏置电流Ibias。因此，可以改变比较器141的转换效率判定阈值。
在此，例示了电流镜像电路152包括PMOS晶体管Trp1和Trp2的情况。同样地，在电流镜像电路152如图12B所示地包括NMOS晶体管Trn1和Trn2的情况下，也可以通过控制尾电流Itail来改变比较器141的转换效率判定阈值。
(调节判定阈值的第三示例性技术)
通过在判定阈值上叠加随机偏移来调节转换效率判定阈值的第三示例性技术是以下示例：其中，改变比较器141中所包括的差分对晶体管的尺寸，以改变比较器141的转换效率判定阈值。图14A是示出在判定阈值上叠加随机偏移的第三示例性技术的说明图。图14B是用于说明第三示例的操作的时序波形图。
比较器141具有例如包括NMOS差分对晶体管Qn1和Qn2、形成电流镜像电路的PMOS晶体管Trp1和Trp2以及恒流源154的电路构造。此外，具有斜坡波形的参考信号RAMP经由电容元件Cin2输入到差分对晶体管Qn1和Qn2中一者的栅极电极，并且信号线(垂直信号线32)的信号电位VSL经由电容元件Cin1输入到差分对晶体管Qn1和Qn2中另一者的栅极电极。
在将随机偏移叠加在转换效率判定阈值上的第三示例性技术中，在具有上述构造的比较器141中，在转换效率判定时段中改变差分对晶体管Qn1和Qn2的尺寸比W/L(沟道宽度/沟道长度)。具体地，如图14B所示，在转换效率判定时段中，差分对晶体管Qn1和Qn2的尺寸比Wn/Ln从W1/L1变为W2/L2(W1/L1>W2/L2)，因此可以改变比较器141的转换效率判定阈值。
[第二实施例]
第二实施例是第一实施例的变形例，并且是在每个像素列中并行设置两个单斜率型A/D转换器(即，比较器141和计数器142)的示例。图15是示出根据第二实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图16是用于说明根据第二实施例的信号处理系统的操作的时序波形图。图16示出了水平同步信号XHS、信号线(垂直信号线32)的信号电位VSL和参考信号RAMP之间的时序关系。
如图15所示，在第二实施例中，设置有两个A/D转换器，即，用于高转换效率的单斜率型A/D转换器140H和用于低转换效率的单斜率型A/D转换器140L。在第二实施例的情况下，虽然由于设置额外的A/D转换器而导致电路规模比第一实施例的电路规模大，但是可以获得与第一实施例类似的作用和效果。
此外，在第二实施例中，由于设置有用于高转换效率的单斜率型A/D转换器和用于低转换效率的单斜率型A/D转换器，因此存在不需要第一实施例中所执行的暂时保持低转换效率侧的P相计数值的操作的优点。
作为第二实施例中的一系列操作，如图16的时序波形图所示，执行以下操作。具体地，依次执行低转换效率用自动调零、低转换效率的P相计数、高转换效率用自动调零、高转换效率的P相计数、转换效率判定、高转换效率的D相计数和低转换效率的D相计数。
在对D相信号进行计数之前，用于高转换效率的比较器141H或用于低转换效率的比较器141L判定转换效率。此时，虽然需要在判定阈值(转换效率判定阈值)上叠加随机偏移来调节判定阈值，但是在第一实施例中所述的调节判定阈值的第一、第二或第三示例性技术也适用于第二实施例的情况。
在通过用于高转换效率的比较器141H进行转换效率判定的情况下，判定标志存储锁存器146H将判定结果锁存为1位判定标志。在通过用于低转换效率的比较器141L进行转换效率判定的情况下，判定标志存储锁存器146L将判定结果锁存为1位判定标志。然后，选择器148基于由判定标志存储锁存器146H或判定标志存储锁存器146L锁存的判定标志来选择高转换效率或低转换效率的CDS数据，并且将CDS数据与判定标志一起输出到数据锁存器143。在数据锁存器143后级中的每个单元的操作都类似于第一实施例的情况。
[第三实施例]
第三实施例是将自适应衰减式单斜率型A/D转换器用作A/D转换器的示例。在根据第三实施例的信号处理系统中使用的A/D转换器例如是14位的自适应衰减式单斜率型A/D转换器。
首先，参考图17的电路图来说明在根据第三实施例的信号处理系统中使用的自适应衰减式单斜率型A/D转换器的基本形式。在此，作为示例，说明一种自适应衰减式单斜率型A/D转换器，其中，当从像素2输出的模拟像素信号的幅度，即信号线(垂直信号线32)的电位VSL的幅度相对较大时，使幅度衰减预定量，例如衰减到1/4，以压缩动态范围，从而实现电压的降低。
自适应衰减式单斜率型A/D转换器140包括在比较器141的输入侧的被构造为对低转换效率(低灵敏度)侧的P相信号进行采样和保持的采样保持电路155。将具有斜坡波形的参考信号RAMP经由具有电容值C的电容元件(在下文中称为“电容C”)供应给比较器141的一个输入。
将信号线的电位VSL经由具有电容值1/4C的电容元件(在下文中称为“电容1/4C”)供应给比较器141的另一个输入。通过开关156选择性地将信号线的电位VSL也经由具有电容值3/4C的电容元件(在下文中称为“电容3/4C”)供应给比较器141的另一个输入。通过开关156选择性地将由采样保持电路155保持的低转换效率侧的P相信号经由电容3/4C供应给比较器141的另一个输入。自动调零开关SWAZ连接在比较器141的输入端子和输出端子之间。
(D相信号的电平较大的情况)
图18A是当D相信号的电平较大时的A/D转换器140的电路构造图。当D相信号的电平相对较大时，通过开关156选择由采样保持电路155保持的低转换效率侧的P相信号，以经由电容3/4C供应给比较器141的另一个输入，并且低转换效率侧的D相信号经由电容1/4C供应给比较器141的另一个输入。由此，低转换效率侧的P相信号和D相信号以3：1的电容比合成，因此D相信号衰减到1/4。
以此方式，电平较大的信号被衰减，从而可以如图18B所示地压缩比较器141的输入动态范围。此外，根据比较器141的输入动态范围的压缩量，可以实现比较器141的电路电源的电压降低。此外，如图19A所示，随着信号电平的衰减，也可以实现D相计数时间的减少。
(D相信号的电平较小的情况)
图19B是当D相信号的电平较小时的A/D转换器140的电路构造图。当D相信号的电平相对较小时，将D相信号经由电容1/4C供应给比较器141的另一个输入，并且也经由开关156和电容3/4C供应给比较器141的另一个输入，以便执行通常的单斜率型A/D转换。
根据第三实施例的信号处理系统使用具有上述构造的自适应衰减式单斜率型A/D转换器140。图20是示出根据第三实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图21是用于说明根据第三实施例的信号处理系统的操作的时序波形图。图21示出了水平同步信号XHS、信号线(垂直信号线32)的信号电位VSL和参考信号RAMP之间的时序关系。
在图20中，判定标志存储锁存器146锁存由比较器141判定的转换效率判定标志，例如，在低转换效率的情况下具有逻辑“0”或在高转换效率的情况下具有逻辑“1”的1位标志，而判定标志锁存器157锁存与比较器141的自适应衰减相关的模拟增益判定标志。例如，模拟增益判定标志是在具有衰减、低增益的情况下具有逻辑“0”或在无衰减、高增益的情况下具有逻辑“1”的1位标志。
转换效率判定标志和模拟增益判定标志与从数据锁存器143输出的高转换效率数据或低转换效率数据一起经由水平传输扫描单元15供应给信号处理单元16。在信号处理单元16中，如图22所示，处理单元162执行基于转换效率判定标志的转换效率比的扣除处理和基于模拟增益判定标志的增益比的归纳处理。
具体地，在图22中，在转换效率判定标志和模拟增益判定标志都具有逻辑“0”的时段中，即，在低转换效率且低增益的时段中，执行扣除处理。此外，在转换效率判定标志和模拟增益判定标志都具有逻辑“1”的时段中，即，在高转换效率且高增益的时段中，执行归纳处理。
第三实施例中的一系列操作如下。即，如图21的时序波形图所示，首先由采样保持电路155获取低转换效率侧的P相信号，然后执行高转换效率用自动调零。此时，高转换效率侧自动调零时段缩短，以改变D相的判定阈值(转换效率判定阈值)。作为改变判定阈值的技术，可以采用在第一实施例中所述的调节判定阈值的第一、第二或第三示例性技术。
在高转换效率侧自动调零结束之后，执行高转换效率的P相计数，然后进行转换效率判定。对于转换效率判定的判定阈值，由于缩短了高转换效率侧自动调零时段，因此以可变的方式调节判定阈值。在转换效率判定之后，执行以下操作。具体地，依次执行高转换效率的D相计数、低转换效率用自动调零和低转换效率的P相计数。基于由采样保持电路155预先获取的低转换效率侧的P相信号来执行低转换效率的P相计数。
在低转换效率的P相计数结束之后，基于由判定标志锁存器157锁存的模拟增益判定标志来执行判定是否使D相信号衰减的模拟增益判定处理，然后执行低转换效率的D相计数处理。以上，说明了根据第三实施例的信号处理系统中的一系列操作。
虽然需要在判定阈值(转换效率判定阈值)上叠加随机偏移来调节判定阈值，但是在第一实施例中所述的调节判定阈值的第一、第二或第三示例性技术也适用于第三实施例。
[第四实施例]
第四实施例是一个单斜率型A/D转换器以彼此不同的模拟增益对同一物体进行摄像的示例。在第四实施例中，例示单个A/D转换器在改变模拟增益的同时依次执行A/D转换的情况，但是具有不同模拟增益的多个A/D转换器也可以同时执行A/D转换。可以通过改变参考信号RAMP的斜坡波形的斜率来设定彼此不同的模拟增益。
图23是示出根据第四实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图24是用于说明根据第四实施例的信号处理系统的操作的时序波形图。图24示出了水平同步信号XHS、信号线(垂直信号线32)的信号电位VSL和参考信号RAMP之间的时序关系。
在根据第四实施例的信号处理系统的计数器142的后级中的部件与在根据第四实施例的信号处理系统的情况下的部件基本相同。将具有彼此不同的斜坡波形斜率的参考信号RAMP经由电容元件CIN供应给比较器141的一个输入，并且将信号线(垂直信号线32)的信号电位VSL供应给比较器141的另一个输入。自动调零开关SWAZ连接在比较器141的输入端子和输出端子之间。
判定标志存储锁存器146是被构造为存储关于根据参考信号RAMP的斜坡波形的斜率变化的模拟增益的模拟增益判定标志的锁存器。判定标志存储锁存器146锁存在低模拟增益的情况下具有逻辑“0”或在高模拟增益的情况下具有逻辑“1”的1位模拟增益判定标志。
选择器148接收高增益数据用锁存脉冲和低增益数据用锁存脉冲的两个输入。例如，图1所示的系统控制单元17产生高增益数据用锁存脉冲和低增益数据用锁存脉冲。选择器148基于由判定标志存储锁存器146锁存的模拟增益判定标志(1/0)来选择并输出高增益数据用锁存脉冲或低增益数据用锁存脉冲。
由于使用单个计数器142，因此设置用于暂时保持低转换效率侧的P相计数值的保持用锁存器149。即，保持用锁存器149锁存从计数器142获取的低增益侧的P相计数值以暂时保持。然后，在低增益侧的D相计数之前，保持用锁存器149使暂时保持的低转换效率侧的P相计数值返回到计数器142。
由判定标志存储锁存器146锁存的模拟增益判定标志与从数据锁存器143输出的高转换效率数据或低转换效率数据一起经由水平传输扫描单元15供应给信号处理单元16。在信号处理单元16中，如图25所示，处理单元162基于模拟增益判定标志执行模拟增益比的扣除处理。具体地，在图25中，在模拟增益判定标志具有逻辑“1”的时段中，即，在高增益时段中，执行模拟增益比的扣除处理。
作为第四实施例中的一系列操作，如图24的时序波形图所示，在比较器141自动调零之后执行以下操作。具体地，依次执行低模拟增益的P相计数、P相计数值的保持、高模拟增益的P相计数、模拟增益判定、高模拟增益的D相计数和低模拟增益的D相计数。此外，在低模拟增益的D相计数之前，使所保持的低模拟增益的P相计数值返回，然后执行低模拟增益的D相计数的操作。
作为改变模拟增益判定阈值的技术，在第一实施例中所述的调节判定阈值的第一、第二或第三示例性技术也适用于第四实施例的情况。
[第五实施例]
第五实施例是第四实施例的变形例，并且是其中并行设置两个单斜率型模数转换器(即，比较器141和计数器142)的示例。
图26是示出根据第五实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图27是用于说明根据第五实施例的信号处理系统的操作的时序波形图。图27示出了水平同步信号XHS和信号线(垂直信号线32)的信号电位VSL之间的时序关系。图27进一步示出了高模拟增益用参考信号RAMP(虚线)和低模拟增益用参考信号RAMP(点线)之间的时序关系。
如图26所示，在第五实施例中，设置有两个A/D转换器，即，用于高模拟增益的单斜率型A/D转换器140H和用于低模拟增益的单斜率型A/D转换器140L。在第五实施例的情况下，虽然由于设置额外的A/D转换器而导致电路规模比第四实施例的电路规模大，但是可以获得与第四实施例类似的作用和效果。
此外，在第五实施例中，由于设置有用于高模拟增益的单斜率型A/D转换器和用于低模拟增益的单斜率型A/D转换器，因此存在不需要第四实施例中所执行的暂时保持低模拟增益侧的P相计数值的操作的优点。
在对D相信号进行计数之前，用于高模拟增益的比较器141H或用于低模拟增益的比较器141L判定模拟增益。此时，虽然需要在判定阈值(模拟增益判定阈值)上叠加随机偏移来调节判定阈值，但是在第一实施例中所述的调节判定阈值的第一、第二或第三示例性技术也适用于第五实施例的情况。
[第六实施例]
第六实施例是第二实施例的变形例，并且是其中通过使用每个像素的P相信号和D相信号的电位变化来改变转换效率判定阈值的示例。类似地，根据第六实施例的技术适用于转换效率以外的摄像条件，诸如累积时间的差异(长/短)和像素尺寸的差异(大/小)等。
在图28的示意图中示意性示出的像素2的二维排列中，如图29所示，每个像素的P相信号和D相信号的电位通过像素2的放大晶体管24(参见图2)等随机变化。因此，即使在相同的入射光量的情况下，D相单独的电位和进行了数字转换的D相数字数据也随机变化。通过利用这一点，将D相数字数据与固定的数字阈值进行比较，并且也可以实现与改变转换效率判定阈值的情况类似的作用和效果。即，通过将D相单独单独与固定的数字阈值进行数字比较，可以自然地随机改变切换代码。
图30是示出根据第六实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图31是用于说明根据第六实施例的信号处理系统的操作的时序波形图。图31示出了水平同步信号XHS、信号线(垂直信号线32)的信号电位VSL和参考信号RAMP之间的时序关系。
用于高转换效率的单斜率型A/D转换器140H包括D相计数值用锁存器158H和用于判定锁存器158H的输出电平的比较单元159H，并且用于低转换效率的单斜率型A/D转换器140L包括D相计数值用锁存器158L和用于判定锁存器158L的输出电平的比较单元159L。比较单元159H和比较单元159L从寄存器160接收在每个像素列中统一的固定数字阈值作为电平判定阈值。
基于从比较单元159H或比较单元159L输出的高转换效率判定标志或低转换效率判定标志，选择器148选择高转换效率或低转换效率的计数器输出，并且将输出与转换效率判定标志一起供应给锁存器143。在锁存器143后级中的每个单元的操作都类似于第一实施例的情况。
作为第六实施例中的一系列操作，如图31的时序波形图所示，执行以下操作。具体地，依次执行低转换效率用自动调零、低转换效率的P相计数、高转换效率用自动调零、高转换效率的P相计数、高转换效率的D相计数和低转换效率的D相计数。
[第七实施例]
第七实施例是第六实施例的变形例，并且是其中以彼此不同的模拟增益对同一物体进行摄像的示例。
图32是示出根据第七实施例的信号处理系统的与单个像素列对应的示例性电路构造的框图。图33是用于说明根据第七实施例的信号处理系统的操作的时序波形图。图33示出了水平同步信号XHS和信号线(垂直信号线32)的信号电位VSL之间的时序关系。图33进一步示出了高模拟增益用参考信号RAMP(虚线)和低模拟增益用参考信号RAMP(点线)之间的时序关系。
以彼此不同的模拟增益对同一物体进行摄像的具体操作基本类似于第四实施例的情况。此外，通过使用每个像素的P相和D相电位的变化来改变转换效率判定阈值的构造基本类似于第六实施例的情况。
<变形例>
上面已经基于优选实施例说明了根据本公开的技术，但是本公开的技术不限于上述实施例。上述实施例中所述的摄像元件的构造和结构是示例性的，并且可以适当地进行变更。
例如，在上述实施例中，已经说明了该技术适用于包括以矩阵状布置的像素2的CMOS图像传感器的示例，但是根据本公开的技术不限于适用于CMOS图像传感器。即，根据本公开的技术适用于包括以矩阵状二维地布置的像素2的任何X-Y寻址式摄像元件。
此外，在上述实施例中，以使用光电二极管21作为像素2的光接收元件的CMOS图像传感器为代表的摄像元件为例进行了说明，但是也可以将图4至图33所示的根据上述实施例的摄像元件用作光检测元件。在将摄像元件用作光检测元件的情况下，作为像素2的光接收元件，可以使用被构造为根据接收的光子而产生信号的元件，诸如SPAD(单光子雪崩二极管，Single Photon Avalanche Diode)元件和被称为DVS(动态视觉传感器，DynamicVision Sensor)的事件检测传感器等。事件检测传感器将像素的亮度变化超过预定阈值的事实检测为事件。
<应用示例>
例如，如图34所示，上述的根据本实施例的摄像元件可以用于被构造为感测诸如可见光、红外光、紫外光或X射线等光的各种装置。下面列举各种装置的具体示例。
·被构造为拍摄供欣赏用的图像的装置，诸如数码相机和配备有相机功能的便携式装置等
·设置用于交通的装置，诸如：为了自动停止等安全驾驶和识别驾驶员的状态等，被构造为拍摄汽车的前方、后方、周围和内部等的车载传感器；被构造为监视行驶车辆和道路的监视相机；以及被构造为测量车辆或其他物体之间的距离的测距传感器等
·设置用于诸如电视、冰箱和空调等家用电器的装置，以拍摄用户手势并基于手势操作装置
·设置用于医疗保健的装置，诸如内窥镜和被构造为通过接收红外光执行血管造影的装置等
·设置用于安全的装置，诸如用于预防犯罪的监视相机和用于个人身份验证的相机等
·设置用于美容的装置，诸如被构造为拍摄皮肤的皮肤测量装置和被构造为拍摄头皮的显微镜等
·设置用于运动的装置，诸如用于运动用途或其他用途的动作相机和可穿戴式相机等
·设置用于农业的装置，诸如用于监视田地和农作物状态的相机等
<根据本公开的技术的适用示例>
根据本公开的技术适用于各种产品。更具体地，本技术适用于诸如数码相机和摄像机等摄像装置、诸如手机等具有摄像功能的便携式终端装置以及诸如复印机等使用摄像元件作为图像读取单元的电子设备。现在，说明本技术适用于诸如数码相机或摄像机等摄像装置的情况。
[本公开的电子设备]
图35是示出作为本公开的电子设备的示例的摄像装置的构造的框图。如图35所示，根据本示例的摄像装置100包括具有透镜组等的摄像光学系统101、摄像单元102、DSP(数字信号处理器，Digital Signal Processor)电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108等。此外，DSP电路103、帧存储器104、显示设备105、记录设备106、操作系统107和电源系统108经由总线109彼此连接。
摄像光学系统101接收来自物体的入射光(图像光)并在摄像单元102的摄像平面上成像。摄像单元102将通过光学系统101在摄像平面上成像的入射光的光量以像素为单位转换为电信号，并且输出电信号作为像素信号。DSP电路103执行诸如白平衡处理、去马赛克处理和伽马校正处理等一般的相机信号处理。
帧存储器104在由DSP电路103执行的信号处理中适当地用于存储数据。显示设备105包括诸如液晶显示设备或有机EL(电致发光，electro luminescence)显示设备等面板型显示设备，并且显示由摄像单元102拍摄的运动图像或静止图像。记录设备106将由摄像单元102拍摄的运动图像或静止图像记录在诸如便携式半导体存储器、光盘或HDD(硬盘驱动器，Hard Disk Drive)等记录介质上。
操作系统107通过用户操作来发出与摄像装置100的各种功能相关的操作命令。电源系统108向DSP电路103、帧存储器104、显示设备105、记录设备106和操作系统107适当地供应用于操作这些部件的各种类型的电源。
在具有上述构造的摄像装置100中，可以使用能够在实现动态范围扩展时防止电路规模和功耗的增加以及伪图像的产生的根据上述实施例的摄像元件作为摄像单元102。因此，使用摄像元件作为摄像单元102的摄像装置100可以获得高质量的图像并且有助于减小尺寸和降低功耗。
<本公开能够采用的构造>
注意，本公开还可以采用以下构造。
<<A.摄像元件>>
[A-1]一种摄像元件，其包括：
模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；
阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；
比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及
选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
[A-2]根据[A-1]所述的摄像元件，其中，
所述模数转换器包括单斜率型模数转换器，所述单斜率型模数转换器被构造为通过使用具有随着时间变化的电压值的斜坡波形参考信号来执行模数转换。
[A-3]根据[A-2]所述的摄像元件，其中，
所述单斜率型模数转换器包括：
比较器，其被构造为将从所述像素输出的所述多个模拟像素信号与所述斜坡波形参考信号进行比较，以及
计数器，其被构造为测量从所述比较器开始比较操作时的开始时间到所述比较器结束所述比较操作时的结束时间的时间段。
[A-4]根据[A-3]所述的摄像元件，其中，
所述阈值设定单元通过控制所述比较器的输入端子和输出端子间短路的自动调零时段来设定所述随机变化的阈值。
[A-5]根据[A-3]所述的摄像元件，其中，
所述阈值设定单元通过控制所述比较器中的偏置电流来设定所述随机变化的阈值。
[A-6]根据[A-3]所述的摄像元件，其中，
所述阈值设定单元通过改变所述比较器中所包括的差分对晶体管的尺寸比(沟道宽度/沟道长度)来设定所述随机变化的阈值。
[A-7]根据[A-1]至[A-6]中任一项所述的摄像元件，其中，
所述摄像元件通过使用单个像素在改变摄像条件的同时依次对同一物体进行摄像，以获取多个所述模拟像素信号，或者通过使用具有不同摄像条件的多个所述像素同时对所述同一物体进行摄像，以获取多个所述模拟像素信号。
[A-8]根据[A-7]所述的摄像元件，其中，
所述摄像条件包括所述像素的曝光量、曝光时间、电荷转换为电压的转换效率或灵敏度。
[A-9]根据[A-8]所述的摄像元件，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取低转换效率的所述P相信号的计数值，以暂时保持所述计数值，并且在对低转换效率的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
[A-10]根据[A-9]所述的摄像元件，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
[A-11]根据[A-10]所述的摄像元件，其中，
所述单斜率型模数转换器包括自适应衰减型模数转换器，所述自适应衰减型模数转换器被构造为当从所述像素输出的每个所述模拟像素信号的幅度相对较大时，使所述幅度衰减预定量以压缩动态范围。
[A-12]根据[A-11]所述的摄像元件，其中，
所述自适应衰减型模数转换器包括在所述比较器的输入侧的采样保持电路，所述采样保持电路被构造为对低转换效率的所述P相信号进行采样和保持。
[A-13]根据[A-1]至[A-6]中任一项所述的摄像元件，其中，
当所述摄像条件包括所述模数转换器的模拟增益时，单个模数转换器在改变所述模拟增益的同时依次执行模数转换，或者具有不同模拟增益的多个所述模数转换器同时执行模数转换。
[A-14]根据[A-13]所述的摄像元件，其中，
当所述多个摄像条件包括高模拟增益和低模拟增益时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取具有低模拟增益的所述P相信号的计数值，以暂时保持所述计数值，并且在对具有低模拟增益的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
[A-15]根据[A-13]所述的摄像元件，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
[A-16]根据[A-1]或[A-2]所述的摄像元件，其中，
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，所述阈值设定单元通过使用每个所述像素的所述P相信号和所述D相信号的电位变化来设定所述随机变化的阈值。
[A-17]根据[A-16]所述的摄像元件，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，单斜率型模数转换器包括高转换效率用模数转换器和低转换效率用模数转换器，并且
所述高转换效率用模数转换器和所述低转换效率用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高转换效率用模数转换器的输出或所述低转换效率用模数转换器的输出。
[A-18]根据[A-16]所述的摄像元件，其中，
所述多个摄像条件包括高模拟增益和低模拟增益时，单斜率型模数转换器包括高模拟增益用模数转换器和低模拟增益用模数转换器，并且
所述高模拟增益用模数转换器和所述低模拟增益用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高模拟增益用模数转换器的输出或所述低模拟增益用模数转换器的输出。
<<B.电子设备>>
[B-1]一种电子设备，其包括摄像元件，所述摄像元件包括：
模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；
阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；
比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及
选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
[B-2]根据[B-1]所述的电子设备，其中，
所述模数转换器包括单斜率型模数转换器，所述单斜率型模数转换器被构造为通过使用具有随着时间变化的电压值的斜坡波形参考信号来执行模数转换。
[B-3]根据[B-2]所述的电子设备，其中，
所述单斜率型模数转换器包括：
比较器，其被构造为将从所述像素输出的所述多个模拟像素信号与所述斜坡波形参考信号进行比较，以及
计数器，其被构造为测量从所述比较器开始比较操作时的开始时间到所述比较器结束所述比较操作时的结束时间的时间段。
[B-4]根据[B-3]所述的电子设备，其中，
所述阈值设定单元通过控制所述比较器的输入端子和输出端子间短路的自动调零时段来设定所述随机变化的阈值。
[B-5]根据[B-3]所述的电子设备，其中，
所述阈值设定单元通过控制所述比较器中的偏置电流来设定所述随机变化的阈值。
[B-6]根据[B-3]所述的电子设备，其中，
所述阈值设定单元通过改变所述比较器中所包括的差分对晶体管的尺寸比(沟道宽度/沟道长度)来设定所述随机变化的阈值。
[B-7]根据[B-1]至[B-6]中任一项所述的电子设备，其中，
所述电子设备通过使用单个像素在改变摄像条件的同时依次对同一物体进行摄像，以获取多个所述模拟像素信号，或者通过使用具有不同摄像条件的多个所述像素同时对所述同一物体进行摄像，以获取多个所述模拟像素信号。
[B-8]根据[B-7]所述的电子设备，其中，
所述摄像条件包括所述像素的曝光量、曝光时间、电荷转换为电压的转换效率或灵敏度。
[B-9]根据[B-8]所述的电子设备，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取低转换效率的所述P相信号的计数值，以暂时保持所述计数值，并且在对低转换效率的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
[B-10]根据[B-9]所述的电子设备，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
[B-11]根据[B-10]所述的电子设备，其中，
所述单斜率型模数转换器包括自适应衰减型模数转换器，所述自适应衰减型模数转换器被构造为当从所述像素输出的每个所述模拟像素信号的幅度相对较大时，使所述幅度衰减预定量以压缩动态范围。
[B-12]根据[B-11]所述的电子设备，其中，
所述自适应衰减型模数转换器包括在所述比较器的输入侧的采样保持电路，所述采样保持电路被构造为对低转换效率的所述P相信号进行采样和保持。
[B-13]根据[B-1]至[B-6]中任一项所述的电子设备，其中，
当所述摄像条件包括所述模数转换器的模拟增益时，单个模数转换器在改变所述模拟增益的同时依次执行模数转换，或者具有不同模拟增益的多个所述模数转换器同时执行模数转换。
[B-14]根据[B-13]所述的电子设备，其中，
当所述多个摄像条件包括高模拟增益和低模拟增益时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取具有低模拟增益的所述P相信号的计数值，以暂时保持所述计数值，并且在对具有低模拟增益的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
[B-15]根据[B-13]所述的电子设备，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
[B-16]根据[B-1]或[B-2]所述的电子设备，其中，
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，所述阈值设定单元通过使用每个所述像素的所述P相信号和所述D相信号的电位变化来设定所述随机变化的阈值。
[B-17]根据[B-16]所述的电子设备，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，单斜率型模数转换器包括高转换效率用模数转换器和低转换效率用模数转换器，并且
所述高转换效率用模数转换器和所述低转换效率用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高转换效率用模数转换器的输出或所述低转换效率用模数转换器的输出。
[B-18]根据[B-16]所述的电子设备，其中，
当所述多个摄像条件包括高模拟增益和低模拟增益时，单斜率型模数转换器包括高模拟增益用模数转换器和低模拟增益用模数转换器，并且
所述高模拟增益用模数转换器和所述低模拟增益用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高模拟增益用模数转换器的输出或所述低模拟增益用模数转换器的输出。
附图标记列表
1：CMOS图像传感器
2：像素
11：像素阵列单元
12：行选择单元
13：恒流源单元
14：模数转换单元
15：水平传输扫描单元
16：信号处理单元
17：时序控制单元
18：水平传输线
19：参考信号产生单元
21：光电二极管
22：传输晶体管
23：复位晶体管
24：放大晶体管
25：选择晶体管
31(311至31m)：像素控制线
32(321至32n)：垂直信号线
141：比较器
142：计数器
143：数据锁存器
144：阈值设定单元
145：比较单元
146：判定标志存储锁存器
147：选择器(选择单元)

Claims (20)

1.一种摄像元件，其包括：
模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；
阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；
比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及
选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
2.根据权利要求1所述的摄像元件，其中，
所述模数转换器包括单斜率型模数转换器，所述单斜率型模数转换器被构造为通过使用具有随着时间变化的电压值的斜坡波形参考信号来执行模数转换。
3.根据权利要求2所述的摄像元件，其中，
所述单斜率型模数转换器包括：
比较器，其被构造为将从所述像素输出的所述多个模拟像素信号与所述斜坡波形参考信号进行比较，以及
计数器，其被构造为测量从所述比较器开始比较操作时的开始时间到所述比较器结束所述比较操作时的结束时间的时间段。
4.根据权利要求3所述的摄像元件，其中，
所述阈值设定单元通过控制所述比较器的输入端子和输出端子间短路的自动调零时段来设定所述随机变化的阈值。
5.根据权利要求3所述的摄像元件，其中，
所述阈值设定单元通过控制所述比较器中的偏置电流来设定所述随机变化的阈值。
6.根据权利要求3所述的摄像元件，其中，
所述阈值设定单元通过改变所述比较器中所包括的差分对晶体管的尺寸比(沟道宽度/沟道长度)来设定所述随机变化的阈值。
7.根据权利要求1所述的摄像元件，其中，
所述摄像元件通过使用单个像素在改变摄像条件的同时依次对同一物体进行摄像，以获取多个所述模拟像素信号，或者通过使用具有不同摄像条件的多个所述像素同时对所述同一物体进行摄像，以获取多个所述模拟像素信号。
8.根据权利要求7所述的摄像元件，其中，
所述摄像条件包括所述像素的曝光量、曝光时间、电荷转换为电压的转换效率或灵敏度。
9.根据权利要求8所述的摄像元件，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取低转换效率的所述P相信号的计数值，以暂时保持所述计数值，并且在对低转换效率的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
10.根据权利要求9所述的摄像元件，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
11.根据权利要求10所述的摄像元件，其中，
所述单斜率型模数转换器包括自适应衰减型模数转换器，所述自适应衰减型模数转换器被构造为当从所述像素输出的每个所述模拟像素信号的幅度相对较大时，使所述幅度衰减预定量以压缩动态范围。
12.根据权利要求11所述的摄像元件，其中，
所述自适应衰减型模数转换器包括在所述比较器的输入侧的采样保持电路，所述采样保持电路被构造为对低转换效率的所述P相信号进行采样和保持。
13.根据权利要求1所述的摄像元件，其中，
当所述摄像条件包括所述模数转换器的模拟增益时，单个模数转换器在改变所述模拟增益的同时依次执行模数转换，或者具有不同模拟增益的多个所述模数转换器同时执行模数转换。
14.根据权利要求13所述的摄像元件，其中，
当所述多个摄像条件包括高模拟增益和低模拟增益时，并且
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，
单斜率型模数转换器执行以下操作：从计数器获取具有低模拟增益的所述P相信号的计数值，以暂时保持所述计数值，并且在对具有低模拟增益的所述D相信号进行计数之前，使所述计数值返回到所述计数器。
15.根据权利要求13所述的摄像元件，其中，
所述单斜率型模数转换器在每个像素列中包括并行布置的两组比较器和计数器。
16.根据权利要求1所述的摄像元件，其中，
当所述像素依次输出处于浮动扩散部FD复位时的复位电平的P相信号和处于基于由光接收元件执行的光电转换的信号电平的D相信号时，所述阈值设定单元通过使用每个所述像素的所述P相信号和所述D相信号的电位变化来设定所述随机变化的阈值。
17.根据权利要求16所述的摄像元件，其中，
当所述多个摄像条件包括高转换效率和低转换效率时，单斜率型模数转换器包括高转换效率用模数转换器和低转换效率用模数转换器，并且
所述高转换效率用模数转换器和所述低转换效率用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高转换效率用模数转换器的输出或所述低转换效率用模数转换器的输出。
18.根据权利要求16所述的摄像元件，其中，
当所述多个摄像条件包括高模拟增益和低模拟增益时，单斜率型模数转换器包括高模拟增益用模数转换器和低模拟增益用模数转换器，并且
所述高模拟增益用模数转换器和所述低模拟增益用模数转换器分别包括：
D相计数值用锁存器，
比较单元，其用于判定所述锁存器的输出电平，以及
选择器，其被构造为基于来自所述比较单元的比较结果，选择所述高模拟增益用模数转换器的输出或所述低模拟增益用模数转换器的输出。
19.一种光检测元件，其包括：
模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；
阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；
比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及
选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
20.一种电子设备，其包括摄像元件，所述摄像元件包括：
模数转换器，其被构造为将在彼此不同的多个摄像条件下获取的并且从像素输出的多个模拟像素信号转换为多个数字像素信号；
阈值设定单元，其被构造为在所述模数转换器的输入侧设定随机变化的阈值；
比较单元，其被构造为将由所述阈值设定单元设定的所述阈值用作比较阈值，并且将所述比较阈值与所述多个模拟像素信号中的一者进行比较；以及
选择单元，其被构造为基于来自所述比较单元的比较结果，选择并输出从所述模数转换器输出的所述多个数字像素信号中的一者。
CN202080072433.1A 2019-11-13 2020-10-19 摄像元件、光检测元件和电子设备 Pending CN114600447A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019205264 2019-11-13
JP2019-205264 2019-11-13
PCT/JP2020/039293 WO2021095450A1 (ja) 2019-11-13 2020-10-19 撮像素子、光検出素子、及び、電子機器

Publications (1)

Publication Number Publication Date
CN114600447A true CN114600447A (zh) 2022-06-07

Family

ID=75911349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080072433.1A Pending CN114600447A (zh) 2019-11-13 2020-10-19 摄像元件、光检测元件和电子设备

Country Status (3)

Country Link
US (1) US11765481B2 (zh)
CN (1) CN114600447A (zh)
WO (1) WO2021095450A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230015161A (ko) * 2021-07-22 2023-01-31 에스케이하이닉스 주식회사 촬영 장치
JP2023032311A (ja) * 2021-08-26 2023-03-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US20230064463A1 (en) * 2021-09-01 2023-03-02 Gigajot Technology, Inc. Selectively multi-sampled pixel array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04172086A (ja) 1990-11-06 1992-06-19 Canon Inc 撮像装置
TWI634791B (zh) 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
WO2016121352A1 (ja) 2015-01-28 2016-08-04 パナソニックＩｐマネジメント株式会社 固体撮像装置およびカメラ
JP2016174219A (ja) * 2015-03-16 2016-09-29 株式会社東芝 固体撮像装置
US9848152B1 (en) * 2016-09-27 2017-12-19 Omnivision Technologies, Inc. Analog dithering to reduce vertical fixed pattern noise in image sensors

Also Published As

Publication number Publication date
US20220394203A1 (en) 2022-12-08
US11765481B2 (en) 2023-09-19
WO2021095450A1 (ja) 2021-05-20

Similar Documents

Publication Publication Date Title
US10070103B2 (en) Solid-state imaging device, driving method, and electronic device
US9509927B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
WO2017169216A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US9148590B2 (en) Imaging apparatus with reference signals having different rate of change first and second pixels having same color
JP4973115B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5034610B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US10038868B2 (en) Solid-state image sensing device and electronic device
WO2016072289A1 (ja) 撮像素子および駆動方法、並びに電子機器
US8004587B2 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US11765481B2 (en) Imaging element, photodetector element, and electronic equipment with a threshold that is randomly varied for an analog-to-digital converter
KR20100040251A (ko) 고체 촬상 센서 및 카메라 시스템
US9179073B2 (en) Solid-state image sensor and driving method using gain to set ADC and grayscale outputs
CN108605105B (zh) 固体摄像装置以及摄像装置
US8149308B2 (en) Solid-state image pickup device
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
TWI833194B (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
US10694132B2 (en) Solid-state imaging device, signal processing method, and electronic device
JP5906596B2 (ja) 撮像装置
JP6213596B2 (ja) 撮像装置
JP2022159117A (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination