CN114586283A - 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路 - Google Patents

用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路 Download PDF

Info

Publication number
CN114586283A
CN114586283A CN202080073834.9A CN202080073834A CN114586283A CN 114586283 A CN114586283 A CN 114586283A CN 202080073834 A CN202080073834 A CN 202080073834A CN 114586283 A CN114586283 A CN 114586283A
Authority
CN
China
Prior art keywords
input
gate
mixer
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080073834.9A
Other languages
English (en)
Inventor
A·舒伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN114586283A publication Critical patent/CN114586283A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller, or for passing one of the input signals as output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

说明一种用于简单地测量在第一时钟信号CLK1和第二时钟信号CLK2之间的相位偏移ΔT的方法，所述第一时钟信号CLK1和所述第二时钟信号CLK2分别具有周期T0。所述方法包括以下步骤：将所述第一时钟信号馈入所述混频器的第一输入端中；将所述第二时钟信号馈入所述混频器的第二输入端中；将所述混频器的输出端馈入低通滤波器中；测量所述低通滤波器的输出信号，例如借助于归一化到所述混频器的运行电压VDD的输出电压Vout上。此外，说明一种用于实现所述方法的电路。基本上，所述电路具有混频器和低通滤波器。所述混频器具有用于馈入第一时钟信号的第一输入端和用于馈入第二时钟信号的第二输入端。此外，所述混频器的输出端与所述低通滤波器的输入端连接。

Description

用于简单地测量在两个相同频率的数字的时钟信号之间的相 位偏移的方法和电路
技术领域
本发明涉及一种用于简单地测量在具有相同的频率的数字的信号之间的相位偏移/时间偏差的方法。此外，本发明涉及一种用于简单地测量在具有相同的频率的数字的信号之间的相位偏移/时间偏差的电路。
背景技术
现代的电子的信号处理通常需要对单个的处理步骤精确的在时间上的控制或者在集成的开关电路内部的小的时间差的准确的测量或者产生。在多种情况下，为此目的而产生具有相同的周期持续时间T0的两个或者更多数字的时钟信号，但是，所述两个或者更多数字的时钟信号按定义地彼此相对地相移。以下根据图1和图2对这一点进行图解说明。
用这样的系统的设计也总是可解决在生产条件下借助于自动的测试设备(英语：automatic test euipment，ATE)证明正确的功能(也就是说，相位偏移)和遵循指定的公差的任务。
在此，以下的问题通常特别难以解决：
1)如何实现对相关的内部信号的获取而在此不会太多地改变其特性如时间变化曲线或者幅度？
2)用哪些测量仪可以足够准确地和经济地测量必需的参数？
3)必需的测量仪是ATE的组成部分或者它们可以在必要时集成到其中？
现有技术
大多当前的出版物集中在集成在芯片中的电路，用所述电路可以测量在数字的电路中的确定的信号路径的延迟。通过这些测量，由生产决定的或者由老化决定的缺陷由于它们对所考虑的信号路径的延迟的作用应被识别出。该方法作为对其他的常见的面向缺陷的方法(如SCAN或者IDDQ)的补充考虑。对此有代表性的是：出版物Gibran L.Jaya等人的《AHigh-Resolution On-Chip Propagation Delay Measurement Scheme》，IEEE国际SoC设计会议，2015年11月2-3日，第143-144页；Bishnu Prasad Das，Hidetoshi Onodera，《On-ChipMeasurement of Rise/Fall Gate Delay using Reconfigurable Ring Oscillator》，IEEE电路和系统汇刊II：Express Briefs，第61卷，第3期，2014年第183–187页；SongweiPei等人的《A Low Overhead On-chip Path Delay Measurement Circuit》，IEEE亚洲测试研讨会，2009年11月23-26日，第145-150页；Kentaroh Katoh等人的《A Low Area On-ChipDelay Measurement System Using Embedded Delay Measurement Circuit》，IEEE亚洲测试研讨会，2010年12月1-2日，第343-348页。典型地，使用延迟链、振荡器或者甚至PLL用于时间测量，以便用这样产生的时间信号或者延迟来获得用于真正的测量的比较标准或者以便借助于子扫描将短的时间间隔映射到明显更大的间隔上。
一种另外的、在Antony Yao、Yao-Huang Kao的《Measurement of Time Delay fora Transmission Line in Frequency Domain》(IEEE精密电磁测量会议，2000年5月14-19日，第88-89页)中介绍的解决途径被考虑用于在传输线中的信号传播时间的测量。该方法将已知的经频率调制的信号馈入传输线。传输线的输出以及还有信号的90°相位偏移的版本混频，接着用低通滤波器进行滤波，并且借助于频谱分析仪进行分析利用。从所获得的结果可以容易地推断出在传输线中的信号传播时间。
然而，当前所发表的电路技术的解决方案和方法需要大量地附加地集成的硬件或者昂贵的实验室设备(参看上一段中的参考)。
发明内容
根据本发明，提供一种用于测量在第一时钟信号和第二时钟信号之间的相位偏移的方法，其中，所述时钟信号具有相同的频率。
基本上，用于测量在第一时钟信号和第二时钟信号之间的相位偏移的、根据本发明的方法具有以下的步骤：
a-1)第一时钟信号到混频器的第一输入端中的馈入；
a-2)第二时钟信号到混频器的第二输入端中的馈入；
d)混频器的输出信号到低通滤波器中的馈入；
e)低通滤波器的输出信号的测量。
该方法仅仅通过低通滤波器的输出信号的测量实现相位偏移的非常简单的测量。
也可能的是，混频器具有异或门电路(XOR-Gatter)，并且，其中，步骤d)包括异或门电路的输出信号到低通滤波器的输入端中的馈入。异或门电路是一种简单、可靠的且成本便宜的构件，通过该构件可以有效率地实现混频器和因此实现所述方法。
在所述方法的一种特别的实施方式中，设置，步骤a-1)包括第一时钟信号到异或门电路的第一输入端中的馈入并且步骤a-2)包括第二时钟信号到异或门电路的第二输入端中的馈入。在此，所述方法包括以下的进一步的步骤：
f)将低通滤波器的输出信号归一化到时钟信号的周期持续时间和混频器的运行电压上，其中，优选地，低通滤波器的输出信号与周期持续时间的一半相乘并且除以混频器的运行电压。这种实施方式是根据本发明的方法的一种特别简单的变型，所述变型尤其是适合用于分别具有占空比1/2的输入的时钟信号。
在异或门电路的以上所使用的名称“第一输入端”和“第二输入端”方面，要指出，异或门电路的两个输入端基本上是等价的并且可以互换。名称“第一输入端”和“第二输入端”在这里仅仅用于区分输入端，也就是说，“第一输入端”是异或门电路的一个任意的输入端并且“第二输入端”是门电路的另一个输入端。以下，相应的也适用于与门电路(AND-Gatter)和或门电路(OR-Gatter)。
替代地，有利地设置，所述方法使用具有边沿触发的第一触发器和边沿触发的第二触发器以及与门电路的混频器。
在此，步骤a-1)包括第一时钟信号到第一触发器的动态的输入端中的馈入，并且步骤a-2)包括第二时钟信号到第二触发器的动态的输入端中的馈入。此外，所述方法在此具有以下的另外的步骤：
b-1)第一触发器的输出信号到异或门电路的第一输入端以及与门电路的第一输入端中的馈入；
b-2)第二触发器的输出信号到异或门电路的第二输入端以及与门电路的第二输入端中的馈入；
c-1)与门电路的输出信号到第一触发器的复位输入端上的引入；
c-2)与门电路的输出信号到第二触发器的复位输入端上的引入。
所述方法的这种实施方式具有这样的优点：它与输入信号的占空比无关。
在所述方法的一种特别的实施方式中，混频器此外具有或门电路(ODER-Gatter)和反相器，并且步骤c-1)包括与门电路的输出信号到或门电路的第一输入端中的馈入和或门电路的输出信号到第一触发器的复位输入端中的馈入。步骤c-2)包括与门电路的输出信号到或门电路的第一输入端中的馈入和或门电路的输出信号到第二触发器的复位输入端中的馈入。在该实施方式中，所述方法具有以下的进一步的步骤：
-恒定的激活信号到第一触发器的数据输入端、第二触发器的数据输入端和反相器的输入端中的馈入；
-反相器的输出信号到或门电路的第二输入端中的馈入。
由此可以精确地控制相位偏移的测量的开始和结束。
在所述方法的一种优选的实施方式中，设置以下的进一步的步骤：
fˊ)将低通滤波器的输出信号归一化到时钟信号的周期持续时间和混频器的运行电压上，其中，优选地，要么，在低通滤波器的输出电压小于混频器的运行电压的一半的情况下，低通滤波器的输出电压与周期持续时间相乘并且除以混频器的运行电压，
要么，在低通滤波器的输出电压大于混频器的运行电压的一半或者等于混频器的运行电压的一半的情况下，在混频器的运行电压和低通滤波器的输出电压之间的差与周期持续时间相乘并且除以混频器的运行电压。这种实施方式实现相位偏移的特别简单的读出。
本发明的一个另外的方面涉及一种用于测量在第一时钟信号和第二时钟信号之间的相位偏移的电路。基本上，该电路具有一个混频器和一个低通滤波器。混频器具有用于馈入第一时钟信号的第一输入端和用于馈入第二时钟信号的第二输入端。此外，混频器的输出端与低通滤波器的输入端连接。该电路仅仅通过测量其输出信号实现相位偏移的非常简单的测量。
也可能的是，在电路中，混频器具有异或门电路，其中，异或门电路的输出端与低通滤波器的输入端连接。异或门电路是一种简单的、可靠的且成本便宜的构件，通过所述构件可以有效率地实现混频器。
在根据本发明的电路的一种特别的实施方式中，设置，混频器的第一输入端是异或门电路的第一输入端，并且，混频器的第二输入端是异或门电路的第二输入端。这种实施方式是根据本发明的电路的一种特别简单的变型，该变型尤其适合用于分别具有占空比1/2的输入的时钟信号。
替代地，有利地，设置，混频器此外具有边沿触发的第一触发器和边沿触发的第二触发器以及与门电路。在此，混频器的第一输入端是第一触发器的动态的输入端；并且，混频器的第二输入端是第二触发器的动态的输入端。此外，第一触发器的输出端与异或门电路的第一输入端和与门电路的第一输入端连接；并且，第二触发器的输出端与异或门电路的第二输入端以及与门电路的第二输入端连接。混频器具有在与门电路的输出端和第一触发器的复位输入端之间的连接。此外，混频器具有在与门电路的输出端和第二触发器的复位输入端之间的连接。电路的这种实施方式具有这样的优点：因此相位偏移可以独立于输入信号的占空比地测量。
在电路的一种特别的实施方式中，混频器此外具有或门电路和反相器。在此，在与门电路的输出端和第一触发器的复位输入端以及第二触发器的复位输入端之间的连接通过或门电路进行。尤其是，在此，与门电路的输出端与或门电路的第一输入端连接。或门电路的输出端又不但与第一触发器的复位输入端连接而且与第二触发器的复位输入端连接。此外，混频器具有第三输入端，其中，混频器的第三输入端与第一触发器的数据输入端、第二触发器的数据输入端和反相器的输入端连接。反相器的输出端与或门电路的第二输入端连接。由此可以精确地控制相位偏移的测量的开始和结束。
按照根据本发明的电路的一种优选的实施方式，设置，该电路是集成电路。因此，它可以容易地在如PC、平板电脑、智能手机和诸如此类的常用的电子设备中实现。
有利地，根据本发明的电路具有低通滤波器，该低通滤波器构型为无源的低通滤波器。无源的低通滤波器可以具有电阻和电容。这实现低通滤波器的容易的且成本便宜的实现。
按照根据本发明的电路的一种优选的实施方式，设置，异或门电路是高度对称的异或门电路。这实现相位偏移的特别可靠的和精确的测量。
本发明的有利的拓展方案在从属权利要求中给出并且在说明书中说明。本发明相对于开篇所提及的设计的优点尤其是如下的：
·这里，在具有相同频率的两个数字的信号之间的相位偏移/时间偏差的测量与占空比无关。
·相移偏移被转变为成比例的直流电压并且仅仅需要一个伏特计用于测量。
·在电路技术是的实施的复杂性非常低并且对结构元件的精确度没有提出任何特别的要求。
因此，根据本发明的解决途径尤其适合用于在集成的开关电路中的集成。
附图说明
根据绘图和随后的说明更详尽地解释本发明的实施例。附图示出：
图1示出具有不同占空比的两个数字的时钟信号的图解说明(现有技术)；
图2示出用于具有相同的周期持续时间T0的两个时钟信号CLK1和CLK2的示例，所述两个时钟信号相位偏移了时间偏差ΔT(现有技术)；
图3示出在具有相同的频率的两个时钟信号之间的相位偏移的测量的原理的图解说明；
图4示出根据图3和5的测量布置的归一化的传递函数；
图5示出用于测量在两个数字的相同频率的时钟信号之间的相位偏移的、根据本发明的电路的简单的实施方式；
图6对于两个时钟信号(在所述两个时钟信号中，至少一个具有不同于1/2的占空比)示出在使用根据图3的测量布置时的混频乘积和经滤波的结果；
图7对于与在图6(a)中相同的进入的时钟信号示出在使用根据图9的测量布置时的混频乘积和经滤波的结果；
图8示出在图9中所示出的测量布置的归一化的传递函数；
图9示出用于实现来自图7的测量方法的电路技术的设计(测量布置)；
图10示出在来自图9的电路内部的信号以及在图9的电路中的触发器的动态的输入端和复位输入端上的信号的时间变化曲线；和
图11示出对称的异或门电路/混频器的电路技术的实现。
具体实施方式
图1用于解释随后所使用的一些概念。这里，概念“信号”理解为与时间t相关的测量参量(幅度)、尤其是电压V。如果幅度在此只能具有两个值，则信号是“数字的”。典型地，这些值被称作“逻辑0”和“逻辑1”。图1(a)和1(b)示出作为函数V(t)给出的信号，即，作为依赖于时间t的电压V给出。所示出的信号是“数字的”，因为电压V分别具有仅仅两个值，即V0和V1。V0(典型地，V0＝0，也就是说，没有电压作用)相应于“逻辑0”，而V1(典型地，大于V0的电压)相应于“逻辑1”。
图1(a)和图1(b)分别示出一个“周期性的”信号，因为信号的型式在时间上以周期持续时间T0重复，也就是说，V(t)＝V(t+T0)适用于所有的t。然而，所示出的信号的“占空比”(即，脉冲持续时间(逻辑1的持续时间)——在图中用τ表示——相对于周期持续时间T0的比例)是不同的。在图1(a)中，占空比为1/2，因为脉冲持续时间τ恰好是周期持续时间T0的一半，或者，换言之，因为逻辑1的持续时间τ恰好相应于逻辑0的持续时间τˊ。与此相比，在图1(b)中，占空比大于1/2，因为脉冲持续时间τ大于周期持续时间T0的一半，或者，换言之，因为逻辑1的持续时间τ超过逻辑0的持续时间τˊ。
以下，仅仅考虑数字的信号。为了保持附图清晰明了，在数字的信号的随后的示图中省略坐标轴和它们的名称；明显的是，这些可以分别如在图1中所示出地被补充。
图2示意性示出用于具有相同的周期持续时间T0的两个数字的周期性的时钟信号CLK1和CKL2(上下相叠地示出)的示例，所述两个数字的周期性的时钟信号相对彼此偏移时间偏差ΔT，或者，换言之，所述两个数字的周期性的时钟信号具有相位偏移ΔT。
要指出，一般而言，足够的是，求取绝对的时间偏差|ΔT|，因为典型地只有在信号之间的相位偏移是重要的并且一个周期的开始在信号CLK1和CLK2中的哪个信号中“更早地”出现是不重要的。因为信号是周期性的，因此一个周期的开始t0和结束t0+ΔT的具体的规定无论如何都是任意的，只是在开始和结束之间的时间差必须相应于周期持续时间T0。由于相同的原因，时间偏移是作为|ΔT|还是作为|T0-ΔT|给出最终也无关紧要；通常，这里给出min{|ΔT|,|T0-ΔT|}。
本发明的实施方式
这里所介绍的方法也使用具有相同频率的两个时钟信号的混频。这在图3中示意性示出。图3(a)中所示出的信号CLK1和CLK2相应于以上根据图2所说明的。尤其是，时钟信号CLK1和CLK2具有相同的频率(周期持续时间T0)并且此外分别具有占空比1/2，参看图1(a)。它们的相位偏移ΔT——由配上的画阴影线的面说明——是未知的并且应借助于在图3(b)中示意性示出的测量布置来确定。为此，首先将信号CLK1和CLK2相互混频，也就是说，第一信号CLK1被馈入混频器200a的第一输入端201a并且信号CLK2被馈入混频器200a的第二输入端。
因为两个信号的占空比为1/2，所以在混频器输出端上(也就是说，在节点y上)获得信号s，该信号s具有相对于信号CLK1和CLK2加倍的频率。这在图3(c)中示意性示出，其中，脉冲(即，这样的时间：在所述时间，信号提供逻辑1)又配有画阴影线的面。在混频器200a的输出端上产生的信号s的占空比在此取决于信号CLK1和CLK2之间的相位偏移。借助于低通滤波可以抑制高频的信号分量并且直流分量2·|ΔT|/T0以归一化到全信号高度(Signalhub)(即，信号电压V1，该信号电压相应于逻辑1，参看图1)上的方式保留。周期性的信号s的直流分量在此是信号s以傅里叶级数展开的恒定的项。在此，恒定的项恰好相应于函数s(t)在全周期T0上的面积并且归一化到这个周期T0上；因此，这可以从图3(c)中直接地得出。
因此，混频器200a的输出信号y首先被馈入低通滤波器300(参看图3(b))，该低通滤波器的——基本上恒定的(参看以上)——输出电压Vout在低通滤波器300的输出端(out)上是用于确定ΔT的测量参量，参看图3(d)。尤其是对于在低通滤波器的输出端上的信号高度的测量——即，输出电压Vout——仅仅一个伏特计是必需的。
在低通滤波器300的输出端上的信号高度和在混频器200a的输出端上的信号s的(半)占空比之间的关系在图4中示出，其中，在低通滤波器300上的输出电压在这里以归一化到全信号高度(也就是说，混频器200a的运行电压VDD)上的方式表示。尤其是，图4示出，根据图3(b)的测量布置的传递函数是分段地线性的。如果要比较的信号CLK1和CLK2具有时间偏差ΔT，该时间偏差恰好相当于一半的周期T0，则在低通输出端上的信号高度最大。
因此，对于(绝对的)时间偏差|ΔT|的测量，只有在低通输出端上的直流电压Vout须用标准的伏特计或者万用表测量。然后，可以由所测量的和已知的参量计算在两个信号之间的时间偏差的求取。尤其是，从图3(d)和图4的传递函数的(分段的)线性得出，在混频器200a的输出端上的信号s的占空比2|ΔT|/T0恰好相应于归一化到混频器200a的运行电压VDD上的、在低通滤波器300上的输出电压Vout。
即，时间偏差的绝对值|ΔT|可以借助于
(1)
Figure BDA0003607314680000091
给出，其中，T0是周期持续时间，VDD是混频器的运行电压，Vout是在低通滤波器的输出端上的直流电压。
实现这样的混频器200a的最简单的方式是异或门电路。当在输入端上的信号不同时，该门电路在输出端上提供逻辑1，正如图3(a)和3(c)所示出的。在图3(b)中所示出的测量布置可以例如通过一种构造实现，如其在图5中示出。待比较的时钟信号CLK1和CLK2分别被馈入异或门电路210的两个输入端201a和202a中的一个中，该异或门电路的输出端(节点y)然后作为混频器的输出端使用并且与无源的低通滤波器300的输入端连接。
低通滤波器300可以例如由在图5中所示出的、电阻R和电容C的组合容易地实现。在此，电阻R的接头301作为低通滤波器300的输入端使用，电阻R的另外的接头是低通滤波器的输出端(out)，然而该输出端同时通过电容C与地连接。
然而，在混频器的借助于异或门电路的这种简单实现中，要注意，要比较的信号CLK1和CLK2的占空比影响结果。换言之，一般而言，仅仅当信号CLK1和CLK2可靠地具有占空比1/2时，才可以使用与图3至5相关联地说明的布置和结果。在一般情况下(在所述情况下，不仅时间偏差ΔT，而且信号CLK1和CLK2的占空比都是未知的)，测量布置必须适当地改动。
在使用根据图3(b)或者图5的测量布置时待比较的信号CLK1和CLK2的占空比对传递函数的影响的现象在图6(a)至6(c)中示出。如从图6(a)显而易见地，时间偏差ΔT相对于图3的情形不变。然而，在图6(a)中的第二时钟信号CLK2与图3(a)的第二时钟信号相比同样地保持不变并且因此即使现在也具有占空比1/2，而在图6(a)中的信号CLK1的占空比与在图3(a)中的信号CLK1的占空比相比减小，因为现在在信号CLK1的周期T0中的信号脉冲(逻辑1)的持续时间与周期T0的比更短。为了阐明，在图6(a)中画阴影线地配给时间t，在所述时间t中，要么只有信号CLK1提供脉冲要么只有信号CLK2提供脉冲。因此，信号CLK1和CLK2借助于异或门电路的混频——如在图3至5的上下文中所说明地——恰好在图6(a)中由画阴影线的底纹(Unterlegungen)所标记的时间点在混频器的输出端上提供逻辑1，这在图6(b)中也由画阴影线的背景(Hinterlegungen)图解说明。
现在，可以如以上所说明地借助于低通滤波器测量在图6(b)中所示出的、在混频器(异或门电路)的输出端上的信号的占空比。然而，现在，在图6(a)和6(b)中的每个周期的画阴影线的底纹的宽度直接地表明，在异或门电路的输出端上每个周期的逻辑1的持续时间(在附图中表示为|ΔTˊ|)大于加倍的时间偏差|ΔT|。因此，对于在低通滤波器的输出端上恒定的、归一化到混频器的运行电压VDD上的信号高度Vout/VDD适用的是：Vout/VDD＝|ΔTˊ|/T0>2·|ΔT|/T0，这在图6(c)中图解说明。即，在任意的占空比的情况下，根据图3至5针对用于两个信号的占空比为1/2的简单的情况所推导的、用于测量和求取绝对的时间偏差|ΔT|的公式(1)(见以上)不再是可用的，因为在不知道非常不同的占空比时可能会求取绝对的时间偏差|ΔTˊ|作为结果，所述绝对的时间偏差与实际值|ΔT|不一致。
为了准确地并且与占空比无关地测量在CLK1和CLK2之间的时间偏差，方法必须如在图7(a)至7(c)中所示出的这样改变。对于每个周期，在图7(a)中的画阴影线的面标记在信号CLK1和CLK2的分别上升的边沿出现的时间点之间的时间间隔。仍然不考虑信号的下降的边沿。接着，通过合适的混频器电路滤出在图7(a)中画阴影线地标记的时间；换言之，混频器在其输出端上提供逻辑1用于在信号CLK1和CLK2的上升的边沿的时间点之间的持续时间并且否则提供逻辑0。这在图7(b)中示出。从附图中得知，然后在混频器的输出端上每个周期提供逻辑1恰好用于绝对的时间偏差|ΔT|的持续时间。然后，又可以如以上所说明地用连接在混频器下游的低通滤波器求取图7(b)的信号的直流分量，那么，所述低通滤波器的归一化到混频器的运行电压VDD上的(恒定的)输出电压Vout/VDD恰好相应于信号CLK1和CLK2的归一化到周期持续时间T0上的绝对的时间偏差|ΔT|，即Vout/VDD＝|ΔT|/T0，见图7(c)。
在图8(a)中针对在|ΔT|/T0≤1/2的范围内的时间偏差示出这样的电路的传递函数。如以上所说明地，现在，归一化到信号高度上的、在滤波器输出端上的直流分量是|ΔT|/T0。因此，传递函数的陡度还只有根据图3的方法中的一半大，因为在混频器输出端上不再发生倍频。
图8(b)扩展了图8(a)的范围；在|ΔT|/T0≤1/2且Vout/VDD≤1/2的范围内，图8(b)的关系与图8(a)的传递函数一致(所示出的关系的区段C0；作为实线示出)。然而，视在图7(a)中的信号CLK1和CLK2的测量在哪个时间点开始而定地，也可能出现时间偏差T0，其中，T0≥|ΔT|>T0/2。这样的时间偏差导致在滤波器输出端上的归一化的信号高度Vout/VDD，其中，Vout/VDD>1/2或者等效地Vout>VDD/2。这相应于在图8(b)中所示出的关系的划成虚线地标记的区段C1。然而，如以上已经指出地，对于所测量的时间偏差|ΔT|(其中，T0≥|ΔT|>T0/2)，通常不给出|ΔT|，而且取而代之地给出|T0-ΔT|，因为然后又得出|T0-ΔT|≤T0/2。这等同于在图8(b)中的区段C1在经过点|ΔT|/T0＝1/2的垂线处翻折(镜像)(关系的区段C2)。
因此，先前根据图3至5所说明的方法在图7(a)至7(c)以及8(a)和8(b)中所说明的更改导致绝对的时间偏差的不同的计算，所述绝对的时间偏差(如在图8上可以实施地)可以如下地求取：
(2)
Figure BDA0003607314680000121
其中，再次地，T0是周期持续时间，VDD是混频器的运行电压，Vout是在低通滤波器的输出端上的直流电压。
自然地，用于确定两个相同频率的数字时钟信号的绝对时间偏差的以上所说明的经更改的方法也需要不同于在根据图3至5的简单的方法中使用的异或门电路。
对于在图7(a)至7(c)中所示出的行为在电路技术上的实施，这意味着，在前面的信号的上升的时钟边沿打开信号路径并且因此逻辑1这样长时间地作用在混频器的输入端上，直到第二信号的上升的边沿阻塞信号路径并且逻辑0分别再次地作用在混频器的两个输入端上。
在图9中所示出的电路实现在图7(a)至7(c)中图解说明的方法。该电路包括混频器200和低通滤波器300。两个信号CLK1和CLK2分别使用触发器FF1或FF2的动态的输入端(时钟输入端)201和202(在电路符号上分别由符号
Figure BDA0003607314680000122
示出)。它们的输出端Q通过节点x1或x2分别不但与异或门电路210的输入端而且与与门电路220的输入端连接。
如果电路是激活的，即en＝1(“en”代表“启用”)，则触发器FF1和FF1的输出端随着CLK1或者CLK2的分别上升的边沿接收从触发器的相应的数据输入端D向输出端Q的数据。输出端被设置，也就是说，逻辑1。
借助于由与门电路220、或门电路230和反相器240组成的组合电路分别将触发器FF1和FF2复位。要么一旦两个触发器都被设置要么在en＝0的情况下，这会发生。这种结构导致，不同的逻辑的信号值在异或门电路210的输入端上恰好仅仅在CLK1和CLK2之间的时间偏差的持续时间内作用。现在，这完全与信号CLK1和CLK2的占空比无关。
用异或门电路210执行在节点x1和x2上的信号的混频。在异或门电路210的输出端204上的混频乘积(也就是说，在节点y上的信号)用由电阻R和电容C组成的无源的低通滤波器300滤波(也参看对图5的说明)。由此，高频的信号分量被抑制并且几乎只有混频乘积的直流分量在电路的输出端(out)上被给出。
在图10中示例性地绘出在图9中的电路的节点上的以及在该电路中的触发器的动态的输入端和复位输入端上的信号的时间变化曲线的草图。在最上面又示出根据在图2和3(a)中所说明的示例的、具有周期T0和相位偏移ΔT的两个相同频率的输入端时钟信号CLK1和CLK2。在其下方用x1和x2标记的信号相应于在图9中的节点x1和x2上的电压变化曲线，当在该电路上设置en＝1时(即，在反相器240上和在触发器FF1和FF2的数据输入端上设置逻辑1)并且信号CLK1和CLK2被馈入触发器FF1或FF2的动态的输入端(时钟输入端)中时出现。由于en＝1，因此或门电路230将作用在节点z1上的信号简单地向其输出端传递并且因此通过节点z向触发器FF1、FF2的复位输入端传递。
从测量开始起，信号CLK2首先提供上升的边沿，从而第二触发器FF2的输出端Q接通，即，在那里设置逻辑1，然后，逻辑1作用在异或门电路210的第一输入端上以及同样地作用在与门电路220的第一输入端上(节点x2)。然而，信号CLK1还在逻辑0上，从而第一触发器FF1的Q输出端也还提供0。因此，异或门电路接通，也就是说，在其输出端204上和因此在节点y上提供1(在图中的最下方的信号)，然后将该1向低通滤波器300转递。然而，与门电路在其输出端上保持为0，用此，0也通过节点z作用在两个触发器的复位输入端RST上(在图中用RST标记的信号)。以上所说明的状态的持续时间在附图中用在左边画阴影线的底纹标记。
现在，一旦第一时钟信号CLK1也提供1，即，从CLK1的第一个上升的边沿起，在第一触发器FF1的Q输出端上也设置1，然后该1通过节点x1作用在异或门电路210的第二输入端上以及同时地作用在与门电路220的第二输入端上。即，暂时，在两个节点x1和x2上设置逻辑1(电路处于这种状态下仅仅非常短的时间，所述非常短的时间在这里由信号x1的第一个脉冲的持续时间表征，见以下)。因此，异或门电路210在其输出端204上接通0，然后，该0通过节点y向低通滤波器移送，并且与门电路220在其输出端上接通1，然后，该1通过或门电路230以及节点z1和z向两个触发器的复位输入端传递。由于此原因，现在，两个触发器在它们相应的Q输出端上接通0，然后，该0(通过节点x1和x2)分别作用在异或门电路210和与门电路220的两个输入端上，从而不但异或门电路210而且与门电路220在其相应的输出端上接通到0上。因此，在节点y上的信号被设置为0并且被向低通滤波器300传递。同样地，通过节点z1、z和或门电路230，也将触发器的复位输入端设置为0。总之，即，节点x1、x2、y以及触发器的复位输入端现在被设置为0(在附图中在从左边出发看地画阴影线的第二条带之前的状态)。
当信号CLK1和CLK2再次倒退到0上时，这种状态也不改变，因为这不影响触发器的Q-输出端的状态。即，节点x1、x2、y以及触发器的复位输入端即使现在也保持在0上(在附图中电路在从左边出发看地画阴影线的第二条带直至画阴影线的第三条带的开始为止的持续时间期间的状态)。这相应于起始状态。现在，随着到达第二信号CLK2的第二个上升的边沿，重复以上所说明的过程。
如在图中从在节点y上的信号显而易见的是，该节点在每个周期T0中被设置为1恰好相位偏移ΔT的持续时间。然后，节点y的信号被馈入低通滤波器中，然后，该低通滤波器如以上已经说明地将信号的直流分量滤出，然后，该直流分量可以用伏特计测量并且——在相应的归一化(见以上)之后——恰好相当于值|ΔT|/T0，该值|ΔT|/T0可以通过以上所说明的等式(2)立刻地换算为输入的时钟信号CLK1和CLK2的绝对的时间偏差|ΔT|。
在使用以上所说明的电路时，在每个周期中产生用于在节点z上(即，在触发器的复位输入端RST上)和x1上的信号的小的脉冲宽度以及在节点x2上的信号脉冲超过在节点y上的信号脉冲终止的在时间上的伸出。这些小的脉冲宽度以及在节点x2上的信号脉冲的所提到的在时间上的伸出由穿过由与门电路和或门电路组成的链的信号传播时间确定。尤其是，脉冲宽度大约是从触发器的输入端RST直至或门电路的输出端的信号路径中的所有延迟的总和。然而，由于异或门电路的这样的行为：仅仅当它的两个输入端不同时(即，当逻辑0作用在异或门电路的一个输入端上并且同时逻辑1作用在异或门电路的一个另外的输入端上时)才在它的输出端上出现逻辑1，因此x1和x2的由传播时间决定的重叠是无作用的。在这里，对准确性的影响主要是在穿过触发器的传播时间中由生产决定的或者由结构决定的差异(时钟到输出端延迟)和在两个异或输入端之间的传播时间差异。这是在触发器的布置中对称的结构的原因。同样地，由于此原因，异或门电路的内部的构造的对称的结构是有利的(参见以下图11)。
如以上所说明地，对于以上所示出的电路在电路技术上的实施，在信号处理的时间进程方面，高度对称的异或门电路是有利的。用于这样的高度对称的异或门电路的电路构造的示例在图11中示出。在此，VDD和VSS表示正的或者负的供给电压接头。此外，由MP0、MP1、…、MP8表示9个PMOS晶体管以及同样地由MN0、MN1、…、MN8表示9个NMOS晶体管。BF1和BF2为分别具有反向的输出端(由圆标记)和非反向的输出端的信号驱动器。在电路的结构中——除了在输出端上的反相器(由晶体管MP8和MN8实现)之外——每个分支都存在两次。分支的不同仅仅在于，在相应的分支中由确定的信号控制的晶体管的顺序相反。由此，逻辑的功能保持不变。固然，由此实现用于两个异或输入端的相同的(也就是说，对称的)的信号传播时间。这里，先决条件是，从信号驱动器输入端至驱动器的反向的和非反向的输出端的传播时间是相同的，也就是说，同时地提供信号的反向的和非反向的变量。此外，假定，在两个信号驱动器之间不存在传播时间差异。
如果在图11中所示出的电路作为异或门电路220使用在图9的混频器200的电路中，则混频器200的节点x1和x2的信号被施加到信号驱动器BF1或者BF2的输入端上。然后，将高度对称的异或门电路的输出信号(即，由晶体管MP8和MN8实现的反相器的输出端；见以上)馈入节点y中。

Claims (14)

1.一种用于测量在第一时钟信号(CLK1)和第二时钟信号(CLK2)之间的相位偏移(ΔT)的方法，其中，所述时钟信号(CLK1，CLK2)具有相同的频率，所述方法具有以下的步骤：
a-1)将所述第一时钟信号(CLK1)馈入混频器(200，200a)的第一输入端(201，201a)中；
a-2)将所述第二时钟信号(CLK2)馈入所述混频器(200，200a)的第二输入端(202，202a)中；
d)将所述混频器的输出信号(y)馈入低通滤波器(300)中；
e)测量所述低通滤波器(300)的输出信号(out)。
2.根据权利要求1所述的方法，
其中，所述混频器(200，200a)具有异或门电路(210)，并且
其中，步骤d)包括将所述异或门电路(210)的输出信号(y)馈入所述低通滤波器(300)的输入端(310)中。
3.根据权利要求2所述的方法，
其中，步骤a-1)包括将所述第一时钟信号(CLK1)馈入所述异或门电路(210)的第一输入端中；
其中，步骤a-2)包括将所述第二时钟信号(CLK2)馈入所述异或门电路(210)的第二输入端中；和
其中，所述方法包括以下的进一步的步骤：
f)将所述低通滤波器(300)的输出信号(out)归一化到所述时钟信号(CLK1，CLK2)的周期持续时间(T0)和所述混频器(200a)的运行电压(VDD)上，
其中，优选地，将所述低通滤波器(300)的输出信号(out)与所述周期持续时间(T0)的一半相乘并且除以所述混频器(200a)的运行电压(VDD)。
4.根据权利要求2所述的方法，其中，所述混频器(200，200a)此外具有边沿触发的第一触发器(FF1)和边沿触发的第二触发器(FF2)以及与门电路(220)，
其中，步骤a-1)包括将所述第一时钟信号(CLK1)馈入所述第一触发器(FF1)的动态的输入端中；
其中，步骤a-2)包括将所述第二时钟信号(CLK2)馈入所述第二触发器(FF2)的动态的输入端中；和
其中，所述方法具有以下的进一步的步骤：
b-1)将所述第一触发器(FF1)的输出信号(x1)馈入所述异或门电路(210)的第一输入端以及所述与门电路(220)的第一输入端中；
b-2)将所述第二触发器(FF2)的输出信号(x2)馈入所述异或门电路(210)的第二输入端以及所述与门电路(220)的第二输入端中；
c-1)将所述与门电路(220)的输出信号(z1)引到所述第一触发器(FF1)的复位输入端上；
c-2)将所述与门电路(220)的输出信号(z1)引到所述第二触发器(FF2)的复位输入端上。
5.根据权利要求4所述的方法，其中，所述混频器(200，200a)此外具有或门电路(230)和反相器(240)，
其中，步骤c-1)包括将所述与门电路(220)的输出信号(z1)馈入所述或门电路(230)的第一输入端中和将所述或门电路(230)的输出信号(z)馈入所述第一触发器(FF1)的复位输入端中；
其中，步骤c-2)包括将所述与门电路(220)的输出信号(z1)馈入所述或门电路(230)的第一输入端中和将所述或门电路(230)的输出信号(z)馈入所述第二触发器(FF2)的复位输入端中；和
其中，所述方法具有以下的进一步的步骤：
-将恒定的激活信号馈入所述第一触发器(FF1)的数据输入端、所述第二触发器(FF2)的数据输入端和所述反相器(240)的输入端中；
-将所述反相器(240)的输出信号馈入所述或门电路(230)的第二输入端(z2)中。
6.根据权利要求4或5所述的方法，所述方法包括以下的进一步的步骤：
fˊ)将所述低通滤波器(300)的输出信号(out)归一化到所述时钟信号(CLK1，CLK2)的周期持续时间(T0)和所述混频器(200)的运行电压(VDD)上，
其中，优选地，要么，在所述低通滤波器的输出电压(Vout)小于所述混频器的运行电压(VDD)的一半的情况下，将所述低通滤波器(300)的输出电压(Vout)与所述周期持续时间(T0)相乘并且除以所述混频器(200)的运行电压(VDD)，
要么，在所述低通滤波器(300)的输出电压(Vout)大于所述混频器(200)的运行电压(VDD)的一半或者等于所述混频器(200)的运行电压的一半的情况下，将在所述混频器(200)的运行电压(VDD)和所述低通滤波器(300)的输出电压(Vout)之间的差与所述周期持续时间(T0)相乘并且除以所述混频器(200)的运行电压(VDD)。
7.一种用于测量在第一时钟信号(CLK1)和第二时钟信号(CLK2)之间的相位偏移(ΔT)的电路，所述电路具有：
-混频器(200，200a)，和
-低通滤波器(300)，
其特征在于，
所述混频器(200，200a)具有用于馈入所述第一时钟信号(CLK1)的第一输入端(201，201a)和用于馈入所述第二时钟信号(CLK2)的第二输入端(202，202a)；
其中，所述混频器(200，200a)的输出端与所述低通滤波器(300)的输入端(301)连接。
8.根据权利要求7所述的电路，
其中，所述混频器具有异或门电路(210)，和
其中，所述异或门电路(210)的输出端(204)与所述低通滤波器(300)的输入端(301)连接。
9.根据权利要求7或8所述的电路，
其中，所述混频器的第一输入端(201a)是所述异或门电路(210)的第一输入端，并且
其中，所述混频器的第二输入端(202a)是所述异或门电路(210)的第二输入端。
10.根据权利要求8所述的电路，
其中，所述混频器此外具有边沿触发的第一触发器(FF1)和边沿触发的第二触发器(FF2)以及与门电路(220)；
其中，所述混频器(200)的第一输入端(201)是所述第一触发器(FF1)的动态的输入端；
其中，所述混频器(200)的第二输入端(202)是所述第二触发器(FF2)的动态的输入端；
其中，所述第一触发器(FF1)的输出端与所述异或门电路(210)的第一输入端和所述与门电路(220)的第一输入端连接；
其中，所述第二触发器(FF2)的输出端与所述异或门电路(210)的第二输入端和所述与门电路(220)的第二输入端连接；
其中，所述混频器(200)具有在所述与门电路(220)的输出端和所述第一触发器(FF1)的复位输入端之间的连接；并且
其中，所述混频器(200)具有在所述与门电路(220)的输出端和所述第二触发器(FF2)的复位输入端之间的连接。
11.根据权利要求10所述的电路，
其中，所述混频器(200)此外具有或门电路(230)和反相器(240)；
其中，在所述与门电路(220)的输出端和所述第一触发器(FF1)的复位输入端以及所述第二触发器(FF2)的复位输入端之间的连接通过所述或门电路(230)进行，
其中，所述与门电路(220)的输出端与所述或门电路(230)的第一输入端连接，并且所述或门电路(230)的输出端与所述第一触发器(FF1)的复位输入端和所述第二触发器(FF2)的复位输入端连接；
其中，所述混频器(200)具有第三输入端(203)，其中，所述混频器(200)的第三输入端(203)与所述第一触发器(FF1)的数据输入端、所述第二触发器(FF2)的数据输入端和所述反相器(240)的输入端连接；和
其中，所述反相器(240)的输出端与所述或门电路(230)的第二输入端连接。
12.根据权利要求7至11中任一项所述的电路，其中，所述电路是集成电路。
13.根据权利要求7至12中任一项所述的电路，其中，所述低通滤波器(300)是无源的低通滤波器并且优选具有电阻(R)和电容(C)。
14.根据权利要求7至13中任一项所述的电路，其中，所述异或门电路(210)是高度对称的异或门电路。
CN202080073834.9A 2019-10-21 2020-10-19 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路 Pending CN114586283A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019216148.0A DE102019216148A1 (de) 2019-10-21 2019-10-21 Verfahren und Schaltung zur einfachen Messung der Phasenverschiebung zwischen zwei gleichfrequenten digitalen Taktsignalen
DE102019216148.0 2019-10-21
PCT/EP2020/079334 WO2021078675A1 (de) 2019-10-21 2020-10-19 Verfahren und schaltung zur einfachen messung der phasenverschiebung zwischen zwei gleichfrequenten digitalen taktsignalen

Publications (1)

Publication Number Publication Date
CN114586283A true CN114586283A (zh) 2022-06-03

Family

ID=72964692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080073834.9A Pending CN114586283A (zh) 2019-10-21 2020-10-19 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路

Country Status (4)

Country Link
US (1) US20220381822A1 (zh)
CN (1) CN114586283A (zh)
DE (1) DE102019216148A1 (zh)
WO (1) WO2021078675A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924502C1 (en) * 1988-08-27 1990-11-08 Ant Nachrichtentechnik Gmbh, 7150 Backnang, De XOR coupling circuitry for two signals - has two pre=emphasis stages between input stages and two current-switching groups
US6154076A (en) * 1997-09-19 2000-11-28 Texas Instruments Incorporated Phase alignment circuit for periodic signals
DE10126300C1 (de) * 2001-05-30 2003-01-23 Infineon Technologies Ag Verfahren und Vorrichtung zum Messen einer Temperatur in einem integrierten Halbleiterbauelement
DE10126298A1 (de) * 2001-05-30 2002-12-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements
KR20150064897A (ko) * 2013-12-04 2015-06-12 삼성전기주식회사 자이로 센서의 구동장치 및 그 제어방법
US10056888B2 (en) * 2016-03-25 2018-08-21 Qorvo Us, Inc. RF phase offset detection circuit
US11287463B2 (en) * 2018-12-28 2022-03-29 Palo Alto Research Center Incorporated Partial discharge transducer

Also Published As

Publication number Publication date
US20220381822A1 (en) 2022-12-01
DE102019216148A1 (de) 2021-04-22
WO2021078675A1 (de) 2021-04-29

Similar Documents

Publication Publication Date Title
US7688126B2 (en) Time delay circuit and time to digital converter
Henzler et al. A local passive time interpolation concept for variation-tolerant high-resolution time-to-digital conversion
Gray et al. A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution
CN102970007B (zh) 用于时间电流转换的方法和装置
US8610467B2 (en) Sample and hold circuit
Jeong et al. Built-in self-test for stability measurement of low dropout regulator
US9762223B2 (en) Circuit and method for generation of a clock signal with duty-cycle adjustment
KR102166653B1 (ko) 재구성 가능한 지연 회로, 및 그 지연 회로를 사용한 지연 모니터 회로, 편차 보정 회로, 편차 측정 방법 및 편차 보정 방법
US10753966B2 (en) Duty cycle estimation
JP2017168969A (ja) カウンタ回路、時間計測回路及び温度センサ回路
US20060103367A1 (en) Method and apparatus for measuring and adjusting the duty cycle of a high speed clock
CN114586283A (zh) 用于简单地测量在两个相同频率的数字的时钟信号之间的相位偏移的方法和电路
US5514982A (en) Low noise logic family
US7710101B2 (en) Method and system for measuring maximum operating frequency and corresponding duty cycle for an I/O cell
US20210011084A1 (en) Auto-calibration circuit for pulse generating circuit used in resonating circuits
US10511292B2 (en) Oscillator
Jiang et al. A 2.5-GHz built-in jitter measurement system in a serial-link transceiver
US9229050B2 (en) BIST circuit for phase measurement
Zhu et al. A new capacitance-to-frequency converter for on-chip capacitance measurement and calibration in CMOS technology
CN110710104A (zh) 集成式开关模式功率放大器
Gantsog et al. Theory and demonstration of noisy oscillator samplers for clock jitter and phase delay measurement
JP2018148364A (ja) 時間デジタル変換器
Kobayashi Challenge for Analog Circuit Testing in Mixed-Signal SoC
Krishnamurthy et al. An area efficient wide range on-chip delay measurement architecture
Kakuru Design of on-chip monitoring circuits for clock delay and temperature

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination