CN114583824B - 电源开关选择电路 - Google Patents

Abstract

本申请涉及切换电源技术领域，公开一种电源开关选择电路，在多电源选择系统上电的情况下，自启动电路的输出低电平电压，使得各备选电源域按照预设的上电优先级依次与功率管阵列电路导通；并在多电源选择系统下电过程后，自启动电路锁定输出高电平电压；这样不仅能够通过自启动电路将各备选电源域稳定上电，还能够在备选电源域下电过程中，将输出电压锁定为高电平电压，避免自启动电路将备选电源域再次与功率管阵列电路导通，从而避免各备选电源域之间因自启动电路的存在而串扰；进而能够去除自启动电路的干扰，使得输出的目标电源域的钳位始终在正确状态。

Description

电源开关选择电路

技术领域

本申请涉及电源切换技术领域，例如涉及一种电源开关选择电路。

背景技术

多电源选择系统包括多个备选电源域，在多模式选择系统上电的情况下，自启动电路通常会按照预设的上电优先级依次将各备选电源域上电；在多模式选择系统下电的情况下，各备选电源域按照预设的下电优先级下电。在对应最晚上电优先级的备选电源域作为目标电源域输出，且该备选电源域下电的情况下，若该备选电源域的下电状态指示的信号的阈值电压较小，当该备选电源域的电压还未降至阈值电压之下时，该备选电源域仍然作为目标电源域输出，但与此同时，若该备选电源域与对应第一上电优先级的备选电源域之间的电压差足够大，那么会导致对应第一上电优先级的备选电源域也作为目标电源域输出，这样，导致对应第一上电优先级的备选电源域和对应最晚上电优先级的备选电源域之间串扰，从而导致输出的目标电源域的钳位在一个错误状态。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键／重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供一种电源开关选择电路，以能够在备选电源域下电过程中去除自启动电路的干扰，从而保证输出的目标电源域的钳位在正确状态。

在一些实施例中，所述电源开关选择电路，应用于多电源选择系统，所述电源开关选择电路包括：多个备选电源域，分别与自启动电路和功率管阵列电路电连接；所述自启动电路，与所述功率管阵列电路电连接，所述自启动电路用于接收启动电压，所述自启动电路在多电源选择系统上电的情况下，输出电压为低电平电压，以使各所述备选电源域按照预设的上电优先级依次与功率管阵列电路导通；所述自启动电路在多电源选择系统下电过程后，锁定输出电压为高电平电压；逻辑选择电路，与所述功率管阵列电路电连接，所述逻辑选择电路用于接收各所述备选电源域的电源状态指示信号，根据各所述电源状态指示信号生成并发送电源选择信号给所述功率管阵列电路；所述功率管阵列电路，用于根据所述电源选择信号输出目标电源域，所述目标电源域为各备选电源域中的一种。

本公开实施例提供的电源开关选择电路，可以实现以下技术效果：在多电源选择系统上电的情况下，自启动电路的输出电压为低电平电压，以使各所述备选电源域按照预设的上电优先级依次与功率管阵列电路导通；在多电源选择系统下电过程后，自启动电路锁定输出电压为高电平电压；这样不仅能够通过自启动电路将各备选电源域稳定上电，还能够在备选电源域下电过程中，将输出电压锁定为高电平电压，避免自启动电路将备选电源域再次与功率管阵列电路导通，从而避免各备选电源域之间因自启动电路的存在而串扰；进而能够去除自启动电路的干扰，使得输出的目标电源域的钳位始终在正确状态。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个电源开关选择电路的电路原理示意示意图；

图2是本公开实施例提供的一个自启动电路的结构示意图；

图3是本公开实施例提供的一个电源开关选择电路的结构示意图；

图4是本公开实施例提供的一个目标电源指示信号产生电路的结构示意图；

图5是本公开实施例提供的一个目标电源域转第一电源域驱动级电平转换电路的结构示意图；

图6是本公开实施例提供的一个目标电源域转第二电源域驱动级电平转换电路的结构示意图；

图7是本公开实施例提供的一个逻辑选择电路的结构示意图。

附图标记：

101、备选电源域；102、自启动电路；103、功率管阵列电路；104、逻辑选择电路；1、第一反相器；2、第二反相器；3、第三反相器；4、第四反相器；5、第五反相器；6、第六反相器；N1、第一NMOS管；N2、第二NMOS管；N3、第三NMOS管；N4、第四NMOS管；N5、第五NMOS管；N6、第六NMOS管；N7、第七NMOS管；N8、第八NMOS管；N9、第九NMOS管；N10、第十NMOS管；N11、第十一NMOS管；N12、第十二NMOS管；N13、第十三NMOS管；N14、第十四NMOS管；N15、第十五NMOS管；N16、第十六NMOS管；N17、第十七NMOS管；N18、第十八NMOS管；P1、第一PMOS管；P2、第二PMOS管；P3、第三PMOS管；P4、第四PMOS管；P5、第五PMOS管；P6、第六PMOS管；P7、第七PMOS管；P8、第八PMOS管；P9、第九PMOS管；P10、第十PMOS管；P11、第十一PMOS管；P12、第十二PMOS管；P13、第十三PMOS管；P14、第十四PMOS管；P15、第十五PMOS管；P16、第十六PMOS管；P17、第十七PMOS管；P18、第十八PMOS管；P19、第十九PMOS管；P20、第二十PMOS管；P21、第二十一PMOS管；P22、第二十二PMOS管；P23、第二十三PMOS管；P24、第二十四PMOS管；P25、第二十五PMOS管；P26、第二十六PMOS管；P27、第二十七PMOS管；P28、第二十八PMOS管；P29、第二十九PMOS管；P30、第三十PMOS管；P31、第三十一PMOS管；P32、第三十二PMOS管；P33、第三十三PMOS管；P34、第三十四PMOS管；P35、第三十五PMOS管；P36、第三十六PMOS管；P37、第三十七PMOS管；P38、第三十八PMOS管；P39、第三十九PMOS管；P40、第四十PMOS管。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。

另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。

结合图1所示，本公开实施例提供一种电源开关选择电路，应用于多电源选择系统，电源开关选择电路包括：多个备选电源域101、自启动电路102、逻辑选择电路104和功率管阵列电路103；多个备选电源域101分别与自启动电路102和功率管阵列电路103电连接；自启动电路102与功率管阵列电路103电连接，自启动电路102用于接收启动电压，自启动电路102在多电源选择系统上电的情况下，输出电压为低电平电压，以使各备选电源域101按照预设的上电优先级依次与功率管阵列电路103导通；自启动电路102在多电源选择系统下电过程后，锁定输出电压为高电平电压；逻辑选择电路104与功率管阵列电路103电连接，逻辑选择电路104用于接收各备选电源域101的电源状态指示信号，根据各电源状态指示信号生成并发送电源选择信号给功率管阵列电路103；功率管阵列电路103用于根据逻辑选择电路104输出的电源选择信号输出目标电源域，目标电源域为各备选电源域101中的一种。

采用本公开实施例提供的电源开关选择电路，通过在多电源选择系统上电的情况下，自启动电路的输出低电平电压，使得各备选电源域按照预设的上电优先级依次与功率管阵列电路导通；并在多电源选择系统下电过程后，自启动电路锁定输出高电平电压；这样不仅能够通过自启动电路将各备选电源域稳定上电，还能够在备选电源域下电过程中，将输出电压锁定为高电平电压，避免自启动电路将备选电源域再次与功率管阵列电路导通，从而避免各备选电源域之间因自启动电路的存在而串扰；进而能够去除自启动电路的干扰，使得输出的目标电源域的钳位始终在正确状态。

可选地，电源开关选择电路还包括：目标电源指示信号产生电路，目标电源指示信号产生电路分别与功率管阵列电路和对应第一上电优先级的备选电源域电连接，目标电源指示信号产生电路用于接收启动电压和目标电源域的电压信号，根据启动电压和电压信号产生并发送指示信号给功率管阵列电路，触发功率管阵列电路根据指示信号锁定电平转换电路的输出状态，功率管阵列电路包括电平转换电路。由于在目标电源域的电压过低时，并不足以将自启动电路与功率管阵列电路中的电平转换电路导通，这样导致电平转换电路的输出状态不稳定，从而导致不能稳定切换功率管阵列电路输出的目标电源域；而本申请通过将目标电源指示信号产生电路产生的指示信号发送给功率管阵列电路，使得功率管阵列电路能够根据指示信号锁定电平转换电路的输出状态，进而能够稳定切换功率管阵列电路输出的目标电源域。

可选地，备选电源域包括第一电源域和第二电源域；第一电源域的上电优先级大于第二电源域的上电优先级，第一电源域的下电优先级大于第二电源域的下电优先级。

可选地，第一电源域为VBAT电源域，第二电源域为VDDCIN电源域，启动电压为VSS。

可选地，结合图2所示，自启动电路102包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第一NMOS管N1、第二NMOS管N2、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第三NMOS管N3、第四NMOS管N4、第八PMOS管P8、第五NMOS管N5、第九PMOS管P9、第六NMOS管N6和第一反相器1；第一PMOS管P1的源极与第一电源域电连接，第一PMOS管P1的栅极和漏极均与第二PMOS管P2的源极电连接；第二PMOS管P2的栅极和漏极均与第三PMOS管P3的源极电连接；第三PMOS管P3的漏极分别与第一NMOS管N1的漏极、第四PMOS管P4的栅极以及第二NMOS管N2的栅极电连接；第三PMOS管P3的栅极分别与第一NMOS管N1的栅极和第二电源域电连接；第一NMOS管N1的源极用于接收启动电压；第一NMOS管N1的漏极分别与第四PMOS管P4的栅极和第二NMOS管N2的栅极电连接，第一NMOS管N1的栅极与第二电源域电连接；第二NMOS管N2的源极用于接收启动电压；第二NMOS管N2的栅极与第四PMOS管P4的栅极电连接；第二NMOS管N2的漏极分别与第四PMOS管P4的漏极、第三NMOS管N3的漏极、第四NMOS管N4的栅极、第七PMOS管P7的漏极和第八PMOS管P8栅极电连接；第四PMOS管P4的漏极分别与第三NMOS管N3的漏极、第四NMOS管N4的栅极、第七PMOS管P7的漏极和第八PMOS管P8栅极电连接；第四PMOS管P4的源极与第五PMOS管P5的漏极电连接；第五PMOS管P5的源极与第一电源域电连接，第五PMOS管P5的栅极用于接收输出电压；第六PMOS管P6的源极与第一电源域电连接，第六PMOS管P6的栅极与第一反相器的输出端电连接，第六PMOS管P6的漏极与第七PMOS管P7的源极电连接；第七PMOS管P7的栅极用于接收脉冲电压，第七PMOS管P7的漏极与第三NMOS管N3的漏极、第四NMOS管N4的栅极和第八PMOS管P8的栅极电连接；第三NMOS管N3的源极用于接收启动电压；第三NMOS管N3的栅极用于接收脉冲电压，第三NMOS管N3的漏极分别与第四NMOS管N4的栅极和第八PMOS管P8的栅极电连接；第四NMOS管N4的源极用于接收启动电压，第四NMOS管N4的栅极与第八PMOS管P8的栅极电连接，第四NMOS管N4的漏极分别与第八PMOS管P8的漏极、第五NMOS管N5的栅极和第九PMOS管P9的栅极电连接；第八PMOS管P8的漏极分别与第五NMOS管N5的栅极和第九PMOS管P9的栅极电连接，第八PMOS管P8的源极与第一电源域电连接；第五NMOS管N5的源极用于接收启动电压，第五NMOS管N5的栅极与第九PMOS管P9的栅极电连接，第五NMOS管N5的漏极分别与第六NMOS管N6的漏极和第一反相器1的输入端电连接；第九PMOS管P9的源极与第一电源域电连接，第九PMOS管P9的栅极分别与第六NMOS管N6的漏极和第一反相器1的输入端电连接；第六NMOS管N6的源极用于接收启动电压，第六NMOS管N6的栅极用于接收脉冲电压，第六NMOS管N6的漏极用于输出电压，并与功率管阵列电路电连接。

在多电源选择系统上电时，第一电源域有电，第二电源域的初始状态为0，第一PMOS管、第二PMOS管和第三PMOS管导通，第一NMOS管关断，此时第一输出电压VA为高，第二输出电压VB为低，第三输出电压VC为高，自启动电路输出的电压PUP为低电平电压，第五PMOS管导通，第七PMOS管关断，自启动电路在输出电压为低电平电压的情况下，将各备选电源域按照预设的上电优先级依次与功率管阵列电路导通。当上电完成后，第二电源域为高电平，第一PMOS管关断，第二PMOS管关断，第三PMOS管关断，第一NMOS管导通，第一输出电压VA为低，自启动电路输出的电压PUP为高电平电压，该电压PUP使得第五PMOS管关断，第七PMOS管导通，又因为脉冲电压RST为低电平电压，所以第六PMOS管导通，使得第二输出电压VB为高，第三输出电压VC为低，此时，自启动电路输出的电压PUP被锁定为高电平电压，在此过程中，即使第二电源域下电，紧随着第一输出电压VA为低，但由于电压PUP被锁定为高电平电压，将第五PMOS管关断，第二输出电压VB的输出状态不受第一输出电压VA控制，第二输出电压VB被钳为高，第三输出电压VC被钳为低，电压PUP被钳为高，这个状态不再受到VDDCIN下电而改变，从而保证了下电的过程中自启动电路关闭，不会影响VDDCIN下电的过程。当VDDCIN再次上电，若不在输入RST端输入高脉冲电压，自启动电路由于电压PUP被锁存为高且将第五PMOS管关断，自启动电路将会失效。所以再次上电的时候，需要在RST端加一个高脉冲，这个高脉冲电压能够将自启动电路输出端存储的电荷释放掉，使得电压PUP为0，且将第五PMOS管打开，从而使得自启动电路可以再次生效；这样保证了在VDDCIN在上电过程中自启动电路可以生效，在VDDCIN上电完成后自启动电路被锁定，继而不会影响VDDCIN下电的过程。而当VDDCIN再次上电时候，需利用高脉冲电压将PUP上的电荷释放干净，从而保证VDDCIN上电，自启动电路可以正常工作。这样不仅能够通过自启动电路将第一电源域和第二电源域稳定上电，还能够在第二电源域下电过程中，将自启动电路的输出电压锁定为高电平电压，避免自启动电路将第一电源域再次与功率管阵列电路导通，从而避免第一电源域和第二电源域之间因自启动电路的存在而串扰；进而能够去除自启动电路的干扰，使得功率管阵列电路输出的目标电源域的钳位始终在正确状态。

可选地，结合图3所示，功率管阵列电路103中包括：第一驱动级电路CTRL_1、第二驱动级电路CTRL_2、第三驱动级电路CTRL_3、第四驱动级电路CTRL_4、第十六PMOS管P16、第十七PMOS管P17、第十八PMOS管P18、第十九PMOS管P19、第二十PMOS管P20、第二十一PMOS管P21、第二十二PMOS管P22、第二十三PMOS管P23、第二十四PMOS管P24、第二十五PMOS管P25、第二十六PMOS管P26、第二十七PMOS管P27、第二十八PMOS管P28、第二十九PMOS管P29、第三十PMOS管P30、第三十一PMOS管P31、第三十二PMOS管P32和第三十三PMOS管P33。第一驱动级电路CTRL_1与逻辑选择电路104电连接；第一驱动级电路CTRL_1通过端口ZN_VDDCIN与第十六PMOS管P16的栅极电连接，第一驱动级电路CTRL_1通过端口ZN_VPS与第十七PMOS管P17的栅极电连接；第一驱动级电路CTRL_1通过端口Z1_VPS分别与第二驱动级电路CTRL_2以及第二十六PMOS管P26的栅极电连接；第二驱动级电路CTRL_2与第二十六PMOS管P26的栅极电连接，第二驱动级电路CTRL_2的通过端口ZN_VDDCIN与第十八PMOS管P18的栅极电连接，第二驱动级电路CTRL_2通过端口ZN_VPS与第十九PMOS管P19的栅极电连接，第二驱动级电路CTRL_2通过端口Z_VPS与第二十八PMOS管P28的栅极电连接，第二驱动级电路CTRL_2通过端口Z_BAT与第二十九PMOS管P29的栅极电连接，第二驱动级电路CTRL_2通过端口Z1_VPS与第三驱动级电路CTRL_3电连接，第二驱动级电路CTRL_2与目标电源指示信号产生电路电连接；第三驱动级电路CTRL_3通过端口ZN_VDDCIN与第二十PMOS管P20的栅极电连接，第三驱动级电路CTRL_3通过端口ZN_VPS与第二十一PMOS管P21的栅极电连接，第三驱动级电路CTRL_3通过端口Z_VPS与第三十PMOS管P30的栅极电连接，第三驱动级电路CTRL_3通过端口Z_BAT与第三十一PMOS管P31的栅极电连接，第三驱动级电路CTRL_3通过端口Z1_VPS与第四驱动级电路CTRL_4电连接，第三驱动级电路CTRL_3与目标电源指示信号产生电路电连接；第四驱动级电路CTRL_4通过端口ZN_VDDCIN与第二十二PMOS管P22的栅极电连接，第四驱动级电路CTRL_4通过端口ZN_VPS与第二十三PMOS管P23的栅极电连接，第四驱动级电路CTRL_4通过端口Z_VPS与第三十二PMOS管P32的栅极电连接，第四驱动级电路CTRL_4通过端口Z_BAT与第三十三PMOS管P33的栅极电连接，第四驱动级电路CTRL_4与目标电源指示信号产生电路电连接；第十六PMOS管P16的源极与第二电源域电连接，第十六PMOS管P16的漏极分别与第十七PMOS管P17的源极、第十八PMOS管P18的漏极、第十九PMOS管P19的源极、第二十PMOS管P20的漏极、第二十一PMOS管P21的源极、第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接；第十七PMOS管P17的源极分别与第十八PMOS管P18的漏极、第十九PMOS管P19的源极、第二十PMOS管P20的漏极、第二十一PMOS管P21的源极、第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接，第十七PMOS管P17的漏极用于输出目标电源域；第十八PMOS管P18的源极与第二电源域电连接，第十八PMOS管P18的漏极分别与第十九PMOS管P19的源极、第二十PMOS管P20的漏极、第二十一PMOS管P21的源极、第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接；第十九PMOS管P19的源极分别与第二十PMOS管P20的漏极、第二十一PMOS管P21的源极、第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接，第十九PMOS管P19的漏极用于输出目标电源域；第二十PMOS管P20的源极与第二电源域电连接，第二十PMOS管P20的漏极分别与第二十一PMOS管P21的源极、第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接；第二十一PMOS管P21的源极分别与第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接，第二十一PMOS管P21的漏极用于输出目标电源域；第二十二PMOS管P22的源极与第二电源域电连接，第二十二PMOS管P22的漏极和第二十三PMOS管P23的源极电连接；第二十三PMOS管P23的漏极用于输出目标电源域；第二十四PMOS管P24的源极用于输出目标电源域，第二十四PMOS管P24的栅极用于输入第二电源域，第二十四PMOS管P24的漏极与第二十五PMOS管P25的源极电连接；第二十五PMOS管P25的栅极与自启动电路102电连接，第二十五PMOS管P25的漏极与第一电源域电连接；第二十六PMOS管P26的源极用于输出目标电源域，第二十六PMOS管P26的漏极分别与第二十七PMOS管P27的源极、第二十八PMOS管P28的漏极、第二十九PMOS管P29的源极、第三十PMOS管P30的漏极、第三十一PMOS管P31的源极、第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第二十七PMOS管P27的漏极与第一电源域电连接，第二十七PMOS管P27的栅极与自启动电路102电连接，第二十七PMOS管P27的源极分别与第二十八PMOS管P28的漏极、第二十九PMOS管P29的源极、第三十PMOS管P30的漏极、第三十一PMOS管P31的源极、第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第二十八PMOS管P28的源极用于输出目标电源域，第二十八PMOS管P28的漏极分别与第二十九PMOS管P29的源极、第三十PMOS管P30的漏极、第三十一PMOS管P31的源极、第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第二十九PMOS管P29的漏极与第一电源域电连接，第二十九PMOS管P29的源极分别与第三十PMOS管P30的漏极、第三十一PMOS管P31的源极、第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第三十PMOS管P30的源极用于输出目标电源域，第三十PMOS管P30的漏极分别与第三十一PMOS管P31的源极、第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第三十一PMOS管P31的漏极与第一电源域电连接，第三十一PMOS管P31的源极分别与第三十二PMOS管P32的漏极和第三十三PMOS管P33的源极电连接；第三十二PMOS管P32的源极用于输出目标电源域，第三十二PMOS管P32的漏极与第三十三PMOS管P33的源极电连接；第三十三PMOS管P33的漏极与第一电源域电连接。

可选地，结合图4所示，目标电源指示信号产生电路包括：第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第七NMOS管N7、第十三PMOS管P13、第八NMOS管N8、第十四PMOS管P14、第九NMOS管N9和第十五PMOS管P15；第十PMOS管P10的源极与第一电源域电连接，第十PMOS管P10的栅极和漏极均与第十一PMOS管P11的源极电连接；第十一PMOS管P11的栅极和漏极均与第十二PMOS管P12的源极电连接；第十二PMOS管P12的栅极用于接收目标电源域的电压信号，且第十二PMOS管P12的栅极与第七NMOS管N7的栅极电连接，第十二PMOS管P12的漏极与第七NMOS管N7的漏极、第十三PMOS管P13的源极、第八NMOS管N8的栅极、第十四PMOS管P14的栅极电连接；第七NMOS管N7的源极用于接收启动电压，第七NMOS管N7的栅极用于接收目标电源域的电压信号，第七NMOS管N7的漏极与第十三PMOS管P13的源极、第八NMOS管N8的栅极、第十四PMOS管P14的栅极电连接；第十三PMOS管P13的源极与第八NMOS管N8的栅极、第十四PMOS管P14的栅极电连接，第十三PMOS管P13的漏极与第一电源域电连接；第十三PMOS管P13的栅极分别与第八NMOS管N8的漏极、第十四PMOS管P14的漏极电连接；第八NMOS管N8的源极用于接收启动电压，第八NMOS管N8的栅极与第十四PMOS管P14的栅极电连接，第八NMOS管N8的漏极分别与第十四PMOS管P14的漏极、第九NMOS管N9的栅极、第十五PMOS管P15的栅极电连接；第十四PMOS管P14的源极与第一电源域电连接，第十四PMOS管P14的栅极分别与第九NMOS管N9的栅极、第十五PMOS管P15的栅极电连接；第九NMOS管N9的源极用于接收启动电压，第九NMOS管N9的栅极与第十五PMOS管P15的栅极电连接，第九NMOS管N9的漏极分别与第十五PMOS管P15的漏极、功率管阵列电路103电连接；第十五PMOS管P15的源极与第一电源域电连接，第十五PMOS管P15的漏极与功率管阵列电路103电连接。

在目标电源域VPS电压小于启动电压时；第七NMOS管关闭，第十PMOS管，第十一PMOS管第十二PMOS管均导通，第八NMOS管导通，第十四PMOS管关断，第九NMOS管关断，第十五PMOS管导通，此时目标电源指示信号产生电路产生的指示信号VPS_READY为高，表示第一备选电源域未与功率管阵列电路导通。当目标电源域VPS电压大于启动电压时，第七NMOS管导通，第十PMOS管，第十一PMOS管，第十二PMOS管均关断，第八NMOS管关断，第十四PMOS管导通，第九NMOS管导通，第十五PMOS管关断，此时目标电源指示信号产生电路产生的指示信号VPS_READY为低，表示第一备选电源域与功率管阵列电路导通。

在一些实施例中，电平转换电路包括目标电源域转第一电源域的驱动级转换电路和目标电源域转第二电源域的驱动级转换电路。

在一些实施例中，第一驱动级电路、第二驱动级电路、第三驱动级电路和第四驱动级电路中均包括目标电源域转第一电源域的驱动级转换电路和目标电源域转第二电源域的驱动级转换电路。

结合图5所示，目标电源域转第一电源域的驱动级转换电路，包括：第二反相器2、第三十四PMOS管P34、第十NMOS管N10、第十一NMOS管N11、第三十五PMOS管P35、第三反相器3、第十二NMOS管N12、第十三NMOS管N13和第十四NMOS管N14。第二反相器2的输入端分别与目标电源指示信号产生电路、第十四NMOS管N14的栅极电连接，第二反相器2的输出端分别与第三十四PMOS管P34的栅极、第十一NMOS管N11的栅极、第十三NMOS管N13的栅极电连接；第三十四PMOS管P34的栅极分别与第十一NMOS管N11的栅极和第十三NMOS管N13的栅极电连接，第三十四PMOS管P34的源极分别与第三十五PMOS管的源极、第十一NMOS管的漏极和第三十六PMOS管P36的栅极电连接，第三十四PMOS管P34的漏极与第一电源域电连接；第十NMOS管N10的栅极与第三反相器3的输入端电连接，第十NMOS管N10的源极用于接收启动电压；第十NMOS管N10的漏极与第十一NMOS管N11的源极电连接；第十一NMOS管N11的栅极与第十三NMOS管N13的栅极电连接，第十一NMOS管N11的漏极与第三十五PMOS管P35的源极电连接；第三十五PMOS管P35的漏极与第一电源域电连接，第三十五PMOS管P35的栅极分别与第三十六PMOS管P36的漏极、第十三NMOS管N13的漏极电连接；第三反相器3的输出端与第十二NMOS管N12的栅极电连接；第十二NMOS管N12的源极用于接收启动电压，第十二NMOS管N12的漏极分别与第十四NMOS管N14的栅极和第十三NMOS管N13的源极电连接；第十三NMOS管N13的源极与第十四NMOS管N14的栅极电连接；第十四NMOS管N14的源极用于接收启动电压，第十四NMOS管N14的栅极与目标电源指示信号产生电路电连接。

可选地，第二反相器的输入端与目标电源指示信号产生电路电连接，包括：第二反相器的输入端分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。

可选地，第十四NMOS管N14的栅极与目标电源指示信号产生电路电连接，包括：第十四NMOS管N14的栅极分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。这样，目标电源域的电压小于启动电压，目标电源指示信号产生电路产生的指示信号VPS_READY为高，第十一NMOS管，第十三NMOS管关断，第十四NMOS管导通，目标电源域转第一电源域的驱动级转换电路的输出状态锁定为0 。

可选地，结合图6所示，目标电源域转第二电源域的驱动级转换电路，包括：第四反相器4的输入端分别与目标电源指示信号产生电路和第六反相器6的输入端电连接，第四反相器4的输出端分别与第三十七PMOS管P37的栅极、第十六NMOS管N16的栅极、第十七NMOS管N17的栅极电连接；第三十七PMOS管P37的栅极分别与第十六NMOS管N16的栅极、第十七NMOS管N17的栅极电连接，第三十七PMOS管P37的源极分别与第三十八PMOS管的源极、第十六NMOS管的漏极和第三十九PMOS管P39的栅极电连接，第三十七PMOS管P37的漏极与第二电源域电连接；第五反相器5的输入端与第十五NMOS管N15的栅极电连接；第五反相器5的输出端与第十八NMOS管N18的栅极电连接；第十五NMOS管N15的源极用于接收启动电压，第十五NMOS管N15的漏极与第十六NMOS管N16的源极电连接；第十六NMOS管N16的栅极与第十七NMOS管N17的栅极电连接，第十六NMOS管N16的漏极与第三十八PMOS管P38的源极电连接；第三十八PMOS管P38的漏极与第二电源域电连接，第三十八PMOS管P38的栅极分别与第三十九PMOS管P39的漏极和第十七NMOS管N17的漏极电连接；第十八NMOS管N18的源极用于接收启动电压，第十八NMOS管N18的漏极与第十七NMOS管N17的源极电连接；第十七NMOS管N17的漏极与第三十九PMOS管P39的漏极电连接；第三十九PMOS管P39的源极与第二电源域电连接；第六反相器6的输入端与目标电源指示信号产生电路电连接，第六反相器6的输出端与第四十PMOS管P40的栅极电连接；第四十PMOS管P40的漏极与第二电源域电连接，第四十PMOS管P40的源极用于输出状态。

可选地，第四反相器4的输入端与目标电源指示信号产生电路电连接，包括：第四反相器4的输入端分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。

可选地，第六反相器6的输入端与目标电源指示信号产生电路电连接，包括：第六反相器6的输入端分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。这样在目标电源域的电压VPS小于启动电压的情况下，目标电源指示信号产生电路产生的指示信号VPS_READY为高，第十六NMOS管，第十七NMOS管关断，第四十PMOS管导通，目标电源域转第二电源域的驱动级转换电路的输出状态锁定为1。

在一些实施例中，结合图7所示的逻辑选择电路，其中：

端口SEL用于接收电源选择信号，在电源选择信号为1的情况下，将VDDCIN电源域确定为目标电源域并输出；在电源选择信号为0的情况下，将VBAT电源域确定为目标电源域并输出；PORH_VBAT为VBAT电源域的电源状态指示信号，在VBAT电源域上电完成的情况下，PORH_VBAT=1，在VBAT电源域下电完成的情况下，PORH_VBAT=0。PORM_VDDCIN为VDDCIN电源域的电源状态指示信号，在VDDCIN电源域上电完成的情况下，PORM_VDDCIN=1，在VDDCIN电源域下电完成的情况下，PORM_VDDCIN=0。PORH_VBAT信号与PORM_VDDCIN信号均通过高压转低压电平转换器转换到VDDC 域上，与VDDC域的PWR_SEL 信号组合形成SEL 信号，以进行电源切换控制。

可选地，在任一电源状态指示信号为0的情况下，逻辑选择电路生成的电源选择信号为0；电源状态指示信号为0，用于表征备选电源域下电完成。

可选地，在各电源状态指示信号均为1的情况下，逻辑选择电路接收数字输入信号；电源状态指示信号为1，用于表征备选电源域上电完成；在数字输入信号为0的情况下，逻辑选择电路生成的电源选择信号为0。

可选地，在电源选择信号为0的情况下，功率管阵列电路将第一电源域确定为目标电源域并输出。

可选地，在各电源状态指示信号均为1的情况下，逻辑选择电路接收数字输入信号；电源状态指示信号为1，用于表征备选电源域上电完成；在数字输入信号为1的情况下，逻辑选择电路生成的电源选择信号为1。

可选地，在电源选择信号为1的情况下，功率管阵列电路将第二电源域确定为目标电源域并输出。

结合图3所示，第六NMOS管N6的漏极与功率管阵列电路103电连接，包括：第六NMOS管N6的漏极分别与第二十五PMOS管P25的栅极和第二十七PMOS管P27的栅极电连接。第二驱动级电路与目标电源指示信号产生电路电连接，包括：第二驱动级电路分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。第三驱动级电路与目标电源指示信号产生电路电连接，包括：第三驱动级电路分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。第四驱动级电路与目标电源指示信号产生电路电连接，包括：第四驱动级电路分别与第十五PMOS管P15的漏极和第九NMOS管N9的源极电连接。

在一些实施例中，当VDDCIN未建立时，自启动电路工作，即第一NMOS管关断，第一PMOS管，第二PMOS管，第三PMOS管导通，第二NMOS管导通，第四PMOS管关断，第四NMOS管关断，第八PMOS管导通，第五NMOS管导通，第九PMOS管关断，自启动电路输出电压的电压信号PUP为0。在功率管阵列电路中，由于电压信号PUP为0 且VDDCIN为低，使得第二十四PMOS管导通，第二十五PMOS管导通，这样将VBAT作为目标电源域VPS输出；自启动电路生效。与此同时，目标电源域VPS在未建立时，第七NMOS管关断，第十二PMOS管导通，第十一PMOS管导通，第十PMOS管导通，第八NMOS管导通，第十四PMOS管关断，第九NMOS管关断，第十五PMOS管导通，目标电源指示信号产生电路产生的指示信号VPS_READY为高，从而将目标电源域转第一电源域的驱动级转换电路的输出状态锁定为0，目标电源域转第二电源域的驱动级转换电路的输出状态锁定为1。这样第二十四PMOS管，第二十五PMOS管，第二十六PMOS管，第二十七PMOS管，第二十八PMOS管，第二十九PMOS管，第三十PMOS管第三十一PMOS管，第三十二PMOS管，第三十三PMOS管均导通。这样VPS与VBAT通路均导通，同时由于目标电源域转第二电源域的驱动级转换电路的输出状态锁定为1，即VPS转VDDCIN域的驱动级转换电路的输出状态锁定为1，第十六PMOS管，第十八PMOS管，第二十PMOS管，第二十二PMOS管均关断，这样VPS转VDDCIN通路均关闭，VPS与VBAT连通而上电，当VPS建立以后，电平转换电路解除锁定，且VDDCIN也完成建立，此时VPS输出状态可由数字逻辑控制。与此同时，自启动电路被锁定。即，第一NMOS管导通，第一PMOS管，第二PMOS管，第三PMOS管关断，自启动电路输出的电压PUP被锁定为高电平电压。在VBAT与VDDCIN均保持正常电压的条件下，数字控制电路选择VPS与VDDCIN导通，在这种状态下，VDDCIN下电，由于自启动电路被锁定，电压PUP被锁定为高电平电压，电压PUP不会对VDDCIN下电过程造成干扰，当VPS输出随着VDDCIN的下降而降至VPS输出电压指示信号阈值电压之下时，电平转换电路被锁定，第十六PMOS管，第十八PMOS管，第二十PMOS管，第二十二PMOS管被关断，VDDCIN与VPS之间的通路被关断，第二十四PMOS管，第二十五PMOS管，第二十六PMOS管，第二十七PMOS管，第二十八PMOS管，第二十九PMOS管，第三十PMOS管，第三十一PMOS管，第三十二PMOS管，第三十三PMOS管导通，VBAT与VPS之间的通路导通，即VPS被切回VBAT供电，这样保证了VDDCIN下电过程中VPS输出的稳定性。在VDDCIN再次上电时，在RST端输入高脉冲电压，以释放自启动电路输出端存储的电荷，使得电压PUP为0，且使得第五PMOS管导通，以保证自启动电路可以再次生效。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (9)

1.一种电源开关选择电路，其特征在于，应用于多电源选择系统，所述电源开关选择电路包括：

多个备选电源域，分别与自启动电路和功率管阵列电路电连接；

所述自启动电路，与所述功率管阵列电路电连接，所述自启动电路用于接收启动电压，所述自启动电路在多电源选择系统上电的情况下，输出电压为低电平电压，以使各所述备选电源域按照预设的上电优先级依次与功率管阵列电路导通；所述自启动电路在多电源选择系统下电过程后，锁定输出电压为高电平电压；

逻辑选择电路，与所述功率管阵列电路电连接，所述逻辑选择电路用于接收各所述备选电源域的电源状态指示信号，根据各所述电源状态指示信号生成并发送电源选择信号给所述功率管阵列电路；

所述功率管阵列电路，用于根据所述电源选择信号输出目标电源域，所述目标电源域为各备选电源域中的一种；

目标电源指示信号产生电路，所述目标电源指示信号产生电路分别与所述功率管阵列电路和对应第一上电优先级的备选电源域电连接，所述目标电源指示信号产生电路用于接收启动电压和目标电源域的电压信号，根据所述启动电压和所述电压信号产生并发送指示信号给功率管阵列电路，触发功率管阵列电路根据指示信号锁定电平转换电路的输出状态，功率管阵列电路包括电平转换电路。

2.根据权利要求1所述的电源开关选择电路，其特征在于，备选电源域包括第一电源域和第二电源域；第一电源域的上电优先级大于第二电源域的上电优先级。

3.根据权利要求2所述的电源开关选择电路，其特征在于，所述自启动电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第一反相器；所述第一PMOS管的源极与第一电源域电连接，所述第一PMOS管的栅极和漏极均与所述第二PMOS管的源极电连接；所述第二PMOS管的栅极和漏极均与第三PMOS管的源极电连接；所述第三PMOS管的漏极分别与所述第一NMOS管的漏极、所述第四PMOS管的栅极以及所述第二NMOS管的栅极电连接；所述第三PMOS管的栅极分别与所述第一NMOS管的栅极和第二电源域电连接；所述第一NMOS管的源极用于接收启动电压；所述第一NMOS管的漏极分别与所述第四PMOS管的栅极和所述第二NMOS管的栅极电连接，所述第一NMOS管的栅极与第二电源域电连接；所述第二NMOS管的源极用于接收启动电压；所述第二NMOS管的栅极与所述第四PMOS管的栅极电连接；所述第二NMOS管的漏极分别与所述第四PMOS管的漏极、所述第三NMOS管的漏极、所述第四NMOS管的栅极、所述第七PMOS管的漏极和所述第八PMOS管栅极电连接；所述第四PMOS管的漏极分别与所述第三NMOS管的漏极、所述第四NMOS管的栅极、所述第七PMOS管的漏极和所述第八PMOS管栅极电连接；所述第四PMOS管的源极与所述第五PMOS管的漏极电连接；所述第五PMOS管的源极与第一电源域电连接，所述第五PMOS管的栅极用于接收输出电压；所述第六PMOS管的源极与第一电源域电连接，所述第六PMOS管的栅极与第一反相器的输出端电连接，所述第六PMOS管的漏极与所述第七PMOS管的源极电连接；所述第七PMOS管的栅极用于接收脉冲电压，所述第七PMOS管的漏极与所述第三NMOS管的漏极、所述第四NMOS管的栅极和所述第八PMOS管的栅极电连接；所述第三NMOS管的源极用于接收启动电压；所述第三NMOS管的栅极用于接收脉冲电压，所述第三NMOS管的漏极分别与所述第四NMOS管的栅极和所述第八PMOS管的栅极电连接；所述第四NMOS管的源极用于接收启动电压，所述第四NMOS管的栅极与所述第八PMOS管的栅极电连接，所述第四NMOS管的漏极分别与所述第八PMOS管的漏极、所述第五NMOS管的栅极和所述第九PMOS管的栅极电连接；所述第八PMOS管的漏极分别与所述第五NMOS管的栅极和所述第九PMOS管的栅极电连接，所述第八PMOS管的源极与第一电源域电连接；所述第五NMOS管的源极用于接收启动电压，所述第五NMOS管的栅极与所述第九PMOS管的栅极电连接，所述第五NMOS管的漏极分别与所述第六NMOS管的漏极和所述第一反相器的输入端电连接；所述第九PMOS管的源极与第一电源域电连接，所述第九PMOS管的栅极分别与所述第六NMOS管的漏极和所述第一反相器的输入端电连接；所述第六NMOS管的源极用于接收启动电压，所述第六NMOS管的栅极用于接收脉冲电压，所述第六NMOS管的漏极用于输出电压，并与所述功率管阵列电路电连接。

4.根据权利要求2所述的电源开关选择电路，其特征在于，所述目标电源指示信号产生电路包括：第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第七NMOS管、第八NMOS管和第九NMOS管；所述第十PMOS管的源极与第一电源域电连接，所述第十PMOS管的栅极和漏极均与所述第十一PMOS管的源极电连接；所述第十一PMOS管的栅极和漏极均与所述第十二PMOS管的源极电连接；所述第十二PMOS管的栅极用于接收目标电源域的电压信号，且栅极与所述第七NMOS管的栅极电连接，所述第十二PMOS管的漏极分别与所述第七NMOS管的漏极、所述第十三PMOS管的源极、所述第八NMOS管的栅极和所述第十四PMOS管的栅极电连接；所述第七NMOS管的源极用于接收启动电压，所述第七NMOS管的栅极用于接收目标电源域的电压信号，所述第七NMOS管的漏极分别与所述第十三PMOS管的源极、所述第八NMOS管的栅极和所述第十四PMOS管的栅极电连接；所述第十三PMOS管的源极分别与所述第八NMOS管的栅极、所述第十四PMOS管的栅极电连接，所述第十三PMOS管的漏极与第一电源域电连接；所述第十三PMOS管的栅极分别与所述第八NMOS管的漏极、所述第十四PMOS管的漏极电连接；所述第八NMOS管的源极用于接收启动电压，所述第八NMOS管的栅极与所述第十四PMOS管的栅极电连接，所述第八NMOS管的漏极分别与所述第十四PMOS管的漏极、所述第九NMOS管的栅极和所述第十五PMOS管的栅极电连接；所述第十四PMOS管的源极与第一电源域电连接，所述第十四PMOS管的栅极分别与所述第九NMOS管的栅极和所述第十五PMOS管的栅极电连接；所述第九NMOS管的源极用于接收启动电压，所述第九NMOS管的栅极与所述第十五PMOS管的栅极电连接，所述第九NMOS管的漏极分别与所述第十五PMOS管的漏极和所述功率管阵列电路电连接；所述第十五PMOS管的源极与第一电源域电连接，所述第十五PMOS管的漏极与所述功率管阵列电路电连接。

5.根据权利要求1所述的电源开关选择电路，其特征在于，在任一电源状态指示信号为0的情况下，逻辑选择电路生成的电源选择信号为0；电源状态指示信号为0，用于表征备选电源域下电完成。

6.根据权利要求1所述的电源开关选择电路，其特征在于，在各电源状态指示信号均为1的情况下，逻辑选择电路接收数字输入信号；电源状态指示信号为1，用于表征备选电源域上电完成；

在数字输入信号为0的情况下，逻辑选择电路生成的电源选择信号为0。

7.根据权利要求5或6所述的电源开关选择电路，其特征在于，在电源选择信号为0的情况下，功率管阵列电路将第一电源域确定为目标电源域并输出。

8.根据权利要求1所述的电源开关选择电路，其特征在于，在各电源状态指示信号均为1的情况下，逻辑选择电路接收数字输入信号；电源状态指示信号为1，用于表征备选电源域上电完成；

在数字输入信号为1的情况下，逻辑选择电路生成的电源选择信号为1。

9.根据权利要求8所述的电源开关选择电路，其特征在于，在电源选择信号为1的情况下，功率管阵列电路将第二电源域确定为目标电源域并输出。

Images