CN114583676A

CN114583676A - 一种减小ldo输出电压过冲的电路和方法

Info

Publication number: CN114583676A
Application number: CN202210316545.8A
Authority: CN
Inventors: 李伟生; 李红艳
Original assignee: Tuoer Microelectronics Co ltd
Current assignee: Tuoer Microelectronics Co ltd
Priority date: 2022-03-29
Filing date: 2022-03-29
Publication date: 2022-06-03
Anticipated expiration: 2042-03-29
Also published as: CN114583676B

Abstract

本申请提供一种减小LDO输出电压过冲的电路和方法，旨在解决传统的LDO存在的初始启动状态下，输出电压过冲且振荡的问题。包括：误差放大器，所述误差放大器的一端连接参考信号，一端连接反馈信号；LDO的功率管，所述功率管的输入与误差放大器的输出相连接；过冲抑制模块，连接在所述误差放大器的电源和输出之间；其中，所述过冲抑制模块的输入信号是所述参考信号。

Description

一种减小LDO输出电压过冲的电路和方法

技术领域

本申请属于模拟电路技术领域，尤其涉及一种减小LDO输出电压过冲的电路和方法。

背景技术

目前，传统的LDO的结构如图1所示，在初始状态下，LDO未启动。反馈电压VFB、参考电压VREF和输出电压VOUT均为0V。因此，晶体管M1和M2截止。当LDO启动即使能时，VREF开始上升。当VREF大于M2的阈值电压时，M2导通。但是，M1关闭。误差放大器试图补偿VREF和VFB之间的差异，因此栅极电压VGATE迅速降低，以便为负载电容器CL充电。VGATE的这种快速下降会导致大电流通过功率器件MP流到负载电容器CL，并可能导致VOUT振荡。

因此，传统的技术方案中在LDO刚启动的状态下，存在输出电压过冲且振荡的问题。

发明内容

本申请的目的在于提供一种减小LDO输出电压过冲的电路，旨在解决传统的LDO存在的初始启动状态下，输出电压过冲且振荡的问题。

本申请实施例的第一方面提了一种减小LDO输出电压过冲的电路，其特征在于，包括：

误差放大器，所述误差放大器的一端连接参考信号，一端连接反馈信号；

LDO的功率管，所述功率管的输入与误差放大器的输出相连接；

过冲抑制模块，连接在所述误差放大器的电源和输出之间；

其中，所述过冲抑制模块的输入信号是所述参考信号。

进一步地，所述的减小LDO输出电压过冲的电路，其特征在于，所述过冲抑制模块包括：

钳位单元，开关单元和控制单元，所述钳位单元的一端与所述误差放大器的输出相连接，另一端与所述开关单元相连，所述开关单元另一端连接所述误差放大器的电源，所述控制单元控制所述开关单元的开启和关断；

其中，所述控制单元的输出信号是所述参考信号延时后的信号。

进一步地，所述的减小LDO输出电压过冲的电路，其特征在于，所述控制单元的输出信号的转换时间大于所述参考信号的转换时间。

进一步地，所述的减小LDO输出电压过冲的电路，其特征在于，所述开关单元为MOS管。

进一步地，所述的减小LDO输出电压过冲的电路，其特征在于，所述钳位单元为二极管。

进一步地，所述的减小LDO输出电压过冲的电路，其特征在于，所述控制单元包括延时模块。

本申请实施例的第二方面提了一种减小LDO输出电压过冲的方法，其特征在于，包括：

输入参考信号，开启过冲抑制模块；

误差放大器比较参考信号和反馈信号，并输出放大信号，所述放大信号控制LDO的功率管开启；

其中，所述过冲抑制模块抑制所述功率管的输出电压，使得该输出电压平稳变化，且所述过冲抑制模块的输入信号是所述参考信号。

进一步地，减小LDO输出电压过冲的方法，其特征在于，所述过冲抑制模块抑制所述功率管的输出电压，还包括：

所述过冲抑制模块接收所述参考信号后，对所述参考信号进行延时并输出，所述放大信号与所述延时后的参考信号控制所述LDO的功率管开启。

进一步地，减小LDO输出电压过冲的方法，其特征在于，对所述参考信号进行延时并输出，还包括：

对所述参考信号的转换时间增加后并输出。

本申请实施例的第三方面提了一种减小LDO输出电压过冲的装置，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述方法的步骤。

本发明实施例与现有技术相比存在的有益效果是：上述的减小LDO输出电压过冲的电路通过在所述误差放大器的电源和输出之间设置过冲抑制模块，且过冲抑制模块的输入信号是LDO的输入参考信号。实现LDO的初始启动状态下，输出电压平稳变化，没有过冲现象。

附图说明

图1为传统的LDO电路结构示意图；

图2为本申请实施例提供的LDO电路结构示意图；

图3为图2所示的LDO电路的控制模块的电路结构图；

图4为图1所示的LDO电路的仿真波形图；

图5为图2所示的LDO电路的仿真波形图；

图6为本申请一实施例提供的减小LDO输出电压过冲的方法；

图7为本申请又一实施例提供的减小LDO输出电压过冲的方法；

图8为本申请一实施例提供的减小LDO输出电压过冲装置的模块示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接连在另一个元件上或者间接连在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

图1示出了传统的LDO的电路结构图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

在初始状态下，LDO未启动。反馈电压VFB、参考电压VREF和输出电压VOUT均为0V。因此，晶体管M1和M2截止。当LDO启动即使能时，VREF开始上升。当VREF大于M2的阈值电压时，M2导通。但是，M1关闭。误差放大器试图补偿VREF和VFB之间的差异，因此栅极电压VGATE迅速降低，以便为负载电容器CL充电。VGATE的这种快速下降会导致大电流通过功率器件MP流到负载电容器CL，并可能导致VOUT振荡。

图4为该图中1所示的电路结构的波形图，从图中可以看出，在LDO的使能信号没有开启，即EN＝0，此时也没有参考信号的输入，即VREF＝0，因此改电路的输出VOUT＝0。当LDO的使能信号开启，即EN＝1时，参考电压缓慢变化，此时VOUT还没有变化，LDO的误差放大器开始工作，导致误差放大器试图补偿VREF和VFB之间的差异，因此栅极电压VGATE迅速降低，以便为负载电容器CL充电，即可以看出在图3中，VOUT也开始缓慢增加。然而，由于VGATE的这种快速下降会导致大电流通过功率器件MP流到负载电容器CL，如图3中，VOUT远远超过稳定时的电压的现象称为输出电压过冲。

针对图1中的LDO存在输出电压过冲的问题，本申请提出了一种改进电路，即一种减小LDO输出电压过冲的电路和方法。该电路包括：误差放大器，误差放大器的一端连接参考信号，一端连接反馈信号；LDO的功率管，功率管的输入与误差放大器的输出相连接；过冲抑制模块，连接在误差放大器的电源和输出之间；其中，过冲抑制模块的输入信号是该参考信号。

下面结合图2和图3，详细说明本申请提供的电路的结构，示例性地，如图2所示，包括了图1中传统的LDO的结构，含有误差放大器，即由图中M1至M4和电流源组成，需要说明的是，本申请对误差放大器的具体结构不做出任何限定，LDO功率管，即图中MP管，需要说明的是，本申请对LDO的功率管的具体结构不做出任何限定，此外，本申请提供的电路还包含过冲抑制模块，其中过冲抑制模块的输入信号是LDO的输入参考信号VREF。

更进一步地，过冲抑制模块包括，钳位单元MC，开关单元MS和控制单元，MC的漏极与误差放大器的输出相连接，MC的源极与开关单元MS的漏极相连，开关单元MS的源极连接误差放大器的电源VDD，控制单元控制开关单元MS的开启和关断，其中，控制单元的输出信号是LDO的输入参考信号延时后的信号。

更进一步地，上述控制单元的结构如图3所示，该控制单元的输入是LDO的输入参考信号，该参考信号经过该控制单元之后，输出CLMP信号，该CLMP信号控制开关单元MS的开启或关断。

下面，结合图3，说明该控制单元的工作原理：初始情况下，EN＝VDD，因此晶体管M6关闭。当VREF足够大以至于通过M5的电流大于I2时，节点N1＝VDD。CLMP信号开始上升以禁用钳位电路。CLMP的上升时间通过将电容器C2充电的电流限制为I3来延迟。这可确保CL在钳位停用之前已充电一段时间。缓慢的上升时间也降低了钳位状态和正常操作之间的转换速度。在CLMP大于反相器的晶体管电压后不久，晶体管M10和M11、电流偏置I4和电容器C3激活晶体管M9。这可确保CLMP不会随着VDD的变化而变化。

下面结合图5，即本申请提供的LDO电路的仿真波形图，说明本申请提供的电路的工作原理。当LDO使能时，VREF开始上升。当VREF大于M2的阈值时，M2导通。但是，M1是关闭状态。误差放大器会尝试补偿VREF和VFB之间的差异，因此VGATE会迅速降低以便为CL充电。但是，由于钳位单元MC的存在，VGATE受到限制，因此流经MP到CL的最大电流受到限制。因此，CL缓慢充电，VOUT也缓慢上升。因此，本申请提出的该电路结构可以避免传统的LDO结构的输出电压过冲的现象，同时也避免传统的LDO结构的输出电压振荡的现象。

如图5所示，可以看出该CLMP信号是参考信号VREF延时后的信号。也就是说，该CLMP信号的转换时间大于参考信号VREF的转换时间。

因此，本申请提供的电路结构可以完全避免传统的LDO结构的输出电压过冲的现象，使得LDO的输出电压平稳到固定电势，没有过冲或者振荡现象。

另外，如图6所示，本申请还提供了一种减小LDO输出电压过冲的方法，包括：

S1，输入参考信号，开启过冲抑制模块；

即当参考信号输入时，过冲抑制模块就处于开启状态。

S2，误差放大器比较参考信号和反馈信号，并输出放大信号，放大信号控制LDO的功率管开启。

随后，误差放大模块工作，即比较两个输入信号，并输出放大的误差信号，此时LDO的功率管开启。

需要说明的是，过冲抑制模块抑制功率管的输出电压，使得该输出电压平稳变化，且过冲抑制模块的输入信号是参考信号。

如图7所示，本申请还提供了一种减小LDO输出电压过冲的方法，包括：

S1，输入参考信号，开启过冲抑制模块；

即当参考信号输入时，过冲抑制模块就处于开启状态。

S2，过冲抑制模块接收所述参考信号后，对所述参考信号进行延时并输出；

即当过冲抑制模块接收到该参考信号后，过冲抑制模块对该信号进行延时并输出

S3，误差放大器比较参考信号和反馈信号，并输出放大信号，所述放大信号和所述延时后的参考信号控制LDO的功率管开启。

进一步地，过冲抑制模块接收参考信号后，对参考信号的转换时间增加后并输出。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

此外，如图8所示，本申请还提供了一种减小LDO输出电压过冲的装置800，包括存储器801、处理器802以及存储在所述存储器中并可在所述处理器上运行的计算机程序，处理器802执行所述计算机程序时实现上述如图6或图7所示的方法和步骤，此处不再赘述。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置/终端设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims

1.一种LDO输出电压过冲的电路，其特征在于，包括：

过冲抑制模块，连接在所述误差放大器的电源和输出之间；

其中，所述过冲抑制模块的输入信号是所述参考信号。

2.如权利要求1所述的减小LDO输出电压过冲的电路，其特征在于，所述过冲抑制模块包括：

3.如权利要求2所述的减小LDO输出电压过冲的电路，其特征在于，所述控制单元的输出信号的转换时间大于所述参考信号的转换时间。

4.如权利要求3所述的减小LDO输出电压过冲的电路，其特征在于，所述开关单元为MOS管。

5.如权利要求4所述的减小LDO输出电压过冲的电路，其特征在于，所述钳位单元为二极管。

6.如权利要求5所述的减小LDO输出电压过冲的电路，其特征在于，所述控制单元包括延时模块。

7.一种减小LDO输出电压过冲的方法，其特征在于，包括：

输入参考信号，开启过冲抑制模块；

误差放大器比较参考信号和反馈信号，并输出放大信号，所述放大信号控制所述LDO的功率管开启；

8.如权利要求7所述的减小LDO输出电压过冲的方法，其特征在于，所述过冲抑制模块抑制所述功率管的输出电压，还包括：

9.如权利要求8所述的减小LDO输出电压过冲的方法，其特征在于，所述对所述参考信号进行延时并输出，还包括：

对所述参考信号的转换时间增加后并输出。

10.一种减小LDO输出电压过冲的装置，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求7至9任一项所述方法的步骤。