CN114582919A - 可拉伸基板以及可拉伸显示装置 - Google Patents

可拉伸基板以及可拉伸显示装置 Download PDF

Info

Publication number
CN114582919A
CN114582919A CN202210215660.6A CN202210215660A CN114582919A CN 114582919 A CN114582919 A CN 114582919A CN 202210215660 A CN202210215660 A CN 202210215660A CN 114582919 A CN114582919 A CN 114582919A
Authority
CN
China
Prior art keywords
groove
insulating layer
portions
layer
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210215660.6A
Other languages
English (en)
Inventor
江丞伟
何毅达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN114582919A publication Critical patent/CN114582919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Percussion Or Vibration Massage (AREA)

Abstract

一种可拉伸基板以及可拉伸显示装置，可拉伸基板包括图案化绝缘结构、多条导线、多个显示元件以及多个覆盖层。图案化绝缘结构包括多个装置部以及多个线路部。各装置部的表面具有至少一第一凹槽。装置部中的至少两个被凹部隔开。各线路部的宽度小于各装置部的宽度。相邻的装置部经由对应的线路部而相连。导线位于线路部中。显示元件位于装置部上。各装置部的至少一第一凹槽至少部分环绕对应的显示元件。各覆盖层位于对应的一个装置部上，且覆盖对应的显示元件。

Description

可拉伸基板以及可拉伸显示装置
技术领域
本发明涉及一种可拉伸基板以及可拉伸显示装置。
背景技术
随着电子技术的高度发展，电子产品不断推陈出新。为使电子产品能应用于各种不同的领域，可拉伸、轻薄及外型不受限的特性逐渐受到重视。也就是说，电子产品逐渐被要求依据不同的应用方式以及应用环境而具有不同的外型，因此电子产品需具有可拉伸性。举例来说，可拉伸显示装置可以整合于球面上，借此获得球形的显示装置。
发明内容
本发明提供一种可拉伸基板，可以改善显示元件上的覆盖层溢流所导致的问题。
本发明提供一种可拉伸显示装置，可以改善显示元件上的覆盖层溢流所导致的问题。
本发明的至少一实施例提供一种可拉伸基板，包括图案化绝缘结构、多条导线、多个显示元件以及多个覆盖层。图案化绝缘结构包括多个装置部以及多个线路部。各装置部的表面具有至少一第一凹槽。装置部中的至少两个被凹部隔开。各线路部的宽度小于各装置部的宽度。相邻的装置部经由对应的线路部而相连。导线位于线路部中。显示元件位于装置部上。各装置部的至少一第一凹槽至少部分环绕对应的显示元件。各覆盖层位于对应的一个装置部上，且覆盖对应的显示元件。
本发明的至少一实施例提供一种可拉伸显示装置，包括图案化绝缘结构、多个显示元件、多条导线以及多个覆盖层。图案化绝缘结构包括多个装置部以及多个线路部。装置部沿着第一方向以及第二方向排成阵列。各线路部的宽度小于各装置部的宽度，且相邻的装置部经由对应的线路部而相连。显示元件位于装置部上。各装置部的表面具有至少部分环绕对应的显示元件的至少一第一凹槽。导线电性连接至显示元件。各覆盖层位于对应的一个装置部上，且覆盖对应的显示元件。
附图说明
图1A是依照本发明的一实施例的一种可拉伸基板的局部俯视图。
图1B是依照本发明的一实施例的一种可拉伸基板的剖面示意图。
图2是依照本发明的一实施例的一种可拉伸基板的局部俯视图。
图3A是依照本发明的一实施例的一种可拉伸基板的局部俯视图。
图3B是依照本发明的一实施例的一种可拉伸基板的剖面示意图。
图3C是依照本发明的一实施例的一种可拉伸基板的剖面示意图。
图4A是依照本发明的一实施例的一种可拉伸基板的局部俯视图。
图4B是依照本发明的一实施例的一种可拉伸基板的剖面示意图。
图5是依照本发明的一实施例的一种可拉伸基板的局部俯视图。
图6是依照本发明的一实施例的一种可拉伸基板的剖面示意图。
附图标记说明：
10,20,30,40,50,60：可拉伸基板
100：图案化基底
110,110a：图案化绝缘结构
B：蓝色显示元件
BF：阻隔层
BP1：第一缓冲层
BP2：第二缓冲层
BP3：第三缓冲层
BP4：第四缓冲层
CC：导电连接结构
CH：半导体通道
CS：载板
D：漏极
E：电极
E1：第一方向
E2：第二方向
F：箭头
G：绿色显示元件
GE：栅极
GI：闸绝缘层
GV1：第一凹槽
GV2：第二凹槽
ILD：层间介电层
LD：显示元件
M1：第一导电层
M2：第二导电层
M3：第三导电层
M4：第四金属层
O：开口
OC：覆盖层
PL1：第一绝缘层
PL2：第二绝缘层
PL3：第三绝缘层
R：红色显示元件
S：源极
SL1：第一导线
SL1a,SL2a：传输部
SL1b,SL2b：连接部
SL2：第二导线
SL3：导线
t1：厚度
TH1：凹部
TH2：贯孔
TFT：主动元件
TP：装置部
V1,V2：导通孔
w1,w2：宽度
WP：线路部
具体实施方式
图1A是依照本发明的一实施例的一种可拉伸基板的局部俯视图，其中图1A示出了图案化基底以及图案化绝缘结构，并省略其他构件。
请参考图1A，可拉伸基板10(亦可称为可拉伸显示装置)包括图案化基底100、图案化绝缘结构110、多个显示元件(图1A省略示出)、多条导线(图1A省略示出)以及多个覆盖层(图1A省略示出)。在图1A中，可拉伸基板10沿着箭头F的方向向外拉伸。换句话说，图1A为拉伸后的可拉伸基板10的示意图。
图案化基底100具有弹性及可延展性。换言之，图案化基底100可拉伸。举例而言，在本实施例中，图案化基底100的材质可包括聚酰亚胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate；PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚砜(polyether sulfone；PES)或聚芳基酸酯(polyarylate)、其它合适的材料或前述至少二种材料的组合，但本发明不以此为限。
图案化基底100具有多个贯孔TH2。在本实施例中，各贯孔TH2为哑铃状。在本实施例中，部分贯孔TH2沿着第一方向E1延伸，且另一部分贯孔TH2沿着第二方向E2延伸。沿着第一方向E1延伸的部分贯孔TH2以及沿着第二方向E2延伸的另一部分贯孔TH2交替排列，借此提升可拉伸基板的可伸缩性。
图案化绝缘结构110位于图案化基底100上。图案化绝缘结构110例如为单层或多层结构。
图案化绝缘结构110包括多个装置部TP以及多个线路部CP。各线路部WP的宽度W1小于各装置部TP的宽度W2。装置部TP沿着第一方向E1以及第二方向E2排成阵列。相邻的装置部TP经由对应的线路部WP而相连。换句话说，至少部分线路部WP的两端分别连接至对应的两个装置部TP。装置部TP中的至少两个被凹部TH1隔开。在本实施例中，凹部TH1为图案化绝缘结构110的开口，且每个凹部TH1被四个装置部TP以及四个线路部WP所环绕。在本实施例中，图案化绝缘结构110的凹部TH1重叠于图案化基底100的贯孔TH2。在本实施例中，各凹部TH1为哑铃状，部分凹部TH1沿着第一方向E1延伸，且另一部分凹部TH1沿着第二方向E2延伸。沿着第一方向E1延伸的部分凹部TH1以及沿着第二方向E2延伸的另一部分凹部TH1交替排列，借此提升可拉伸基板的可伸缩性。
各装置部TP的表面具有至少一第一凹槽GV1。在本实施例中，各装置部TP的表面具有多个开口O、至少部分环绕开口O的第一凹槽GV1以及至少部分环绕第一凹槽GV1的第二凹槽GV2。
图1B是依照本发明的一实施例的一种可拉伸基板的剖面示意图，其中图1B对应了图1A线a-a’的位置。
请参考图1A与图1B，可拉伸基板10位于载板CS上。载板CS例如为玻璃载板、半导体载板、金属载板或其他可适用的载板。
可拉伸基板10的图案化绝缘结构110位于图案化基底100上，且包括第一绝缘层PL1、第二绝缘层PL2以及第三绝缘层PL3。
第一绝缘层PL1位于图案化基底100上方。在一些实施例中，第一绝缘层PL1与图案化基底100之间选择性地包括第一缓冲层BP1。
第二绝缘层PL2位于第一绝缘层PL1上方。在一些实施例中，第二绝缘层PL2与第一绝缘层PL1之间选择性地包括第二缓冲层BP2。
第三绝缘层PL3位于第二绝缘层PL2上方。在一些实施例中，第三绝缘层PL3与第二绝缘层PL2之间选择性地包括第三缓冲层BP3。在本实施例中，第三绝缘层PL3具有多个开口O、第一凹槽GV1以及第二凹槽GV2。开口O、第一凹槽GV1以及第二凹槽GV2位于装置部TP的表面。在一些实施例中，第三绝缘层PL3的厚度t1等于0.5微米至10微米，且开口O、第一凹槽GV1以及第二凹槽GV2的深度d1等于0.5微米至10微米。在一些实施例中，第一凹槽GV1的宽度w1以及第二凹槽GV2的宽度w2等于0.5微米至10微米。
在一些实施例中，图案化绝缘结构110包括有机及无机绝缘材料，形成图案化绝缘结构110的方法包括光刻工艺及蚀刻工艺。举例来说，第一绝缘层PL1、第二绝缘层PL2以及第三绝缘层PL3皆包括固化后的光刻胶材料，第一缓冲层BP1、第二缓冲层BP2以及第三缓冲层BP3包括固化后的光刻胶材料或是经蚀刻以图案化的无机材料。在本实施例中，第三绝缘层PL3是形成于形成第三缓冲层BP3以及第二绝缘层PL2之后，因此，第三绝缘层PL3中的开口O、第一凹槽GV1以及第二凹槽GV2不会延伸进第三缓冲层BP3以及第二绝缘层PL2。具体地说，在执行光刻工艺以形成包含开口O、第一凹槽GV1以及第二凹槽GV2的第三绝缘层PL3时，第三绝缘层PL3下方的其他光刻胶层已经固化，因此前述光刻工艺所使用的显影剂不会移除第三绝缘层PL3下方的其他光刻胶层，使开口O、第一凹槽GV1以及第二凹槽GV2不会延伸进第三绝缘层PL3下方的其他光刻胶层中。
在本实施例中，图案化绝缘结构110的第一绝缘层PL1、第一缓冲层BP、第二绝缘层PL2、第二缓冲层BP2、第三绝缘层PL3以及第三缓冲层BP3位于装置部TP，且第一绝缘层PL1、第一缓冲层BP、第二绝缘层PL2、第二缓冲层BP2、第三绝缘层PL3以及第三缓冲层BP3选择性地延伸进线路部WP。在一些实施例中，线路部WP的厚度小于装置部TP的厚度，借此提升可拉伸基板的可伸缩性。举例来说，装置部TP包括比线路部WP更多层的绝缘层及/或更多层的缓冲层，但本发明不以为限。
在一些实施例中，线路部WP的偏移地设置于图案化基底100上。具体地说，线路部WP的其中一个侧面与图案化基底100的贯孔TH2之间的距离L1大于线路部WP的另一个侧面与图案化基底100的贯孔TH2之间的距离L2。通过将线路部WP偏移地设置于图案化基底100上方，可以避免应力集中造成线路部WP中的导线断裂的问题。然而，虽然在本实施例中，线路部WP偏移地设置于图案化基底100上方，但本发明不以此为限。在其他实施例中，距离L1选择性地可以等于距离L2。
第一导电层M1、第二导电层M2以及第三导电层M3位于图案化绝缘结构110中。在本实施例中，第一导电层M1位于图案化基底100上方以及选择性地位于第一缓冲层BP1上方。第二导电层M2位于第一绝缘层PL1上方以及选择性地位于第二缓冲层BP2上方，且第二导电层M2选择性地电性连接至第一导电层M1。举例来说，部分第二导电层M2通过第一绝缘层PL1中的导通孔V1而电性连接至第一导电层M1。第二导电层M2与导通孔V1例如为一起形成。第三导电层M3位于第二绝缘层PL2上方以及选择性地位于第三缓冲层BP3上方，且第三导电层M3选择性地电性连接至第二导电层M2。举例来说，部分第三导电层M3通过第二绝缘层PL2中的导通孔V2而电性连接至第二导电层M2。第三导电层M3与导通孔V2例如为一起形成。
在本实施例中，第一导电层M1、第二导电层M2以及第三导电层M3中的至少一者包括位于线路部WP中的导线，导线自线路部WP延伸进装置部TP中。
在一些实施例中，第一导电层M1、第二导电层M2以及第三导电层M3的材料包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌等金属、上述合金、上述金属氧化物、上述金属氮化物或上述的组合或其他导电材料。在一些实施例中，第一导电层M1、第二导电层M2以及第三导电层M3各自包括单层或多层结构，举例来说，第一导电层M1、第二导电层M2以及第三导电层M3各自包括钛/铝/钛堆叠结构、钼/铝/钼堆叠结构或其他合适的导电材料堆叠结构。
在本实施例中，第三绝缘层PL3的开口O重叠于第三导电层M3。换句话说，开口O暴露出部分第三导电层M3。在本实施例中，第一凹槽GV1以及第二凹槽GV2不重叠于第三导电层M3，换句话说，第三导电层M3不被第一凹槽GV1以及第二凹槽GV2所暴露出来，但本发明不以此为限。在其他实施例中，第三导电层M3的部分顶面被第一凹槽GV1及/或第二凹槽GV2所暴露出来，但第三导电层M3的侧面不会被第一凹槽GV1及/或第二凹槽GV2所暴露出来。需注意的是，在图1A与图1B中，开口O的位置仅是用于示意，开口O可以位于第一凹槽GV1所环绕的区域中的任意位置，且开口O的实际位置可以因应需求而进行调整。
多个电极E形成于开口O中，且覆盖开口O底部的第三导电层M3。在一些实施例中，电极E包括金属氧化物，例如铟锡氧化物，但本发明不以此为限。电极E可以包括其他适用于保护开口O所暴露的部分第三导电层M3的导电材料。
在本实施例中，由于第三导电层M3不会被第一凹槽GV1及/或第二凹槽GV2所暴露出来，因此，形成电极E时所使用的蚀刻液不会侵蚀到第三导电层M3，避免第三导电层M3被侵蚀而影响导电性质。在一些实施例中，第三导电层M3包括多层结构，例如钛层、铝层以及钛层的堆叠结构，其中位于两个钛层之间的铝层比较容易受形成电极E时所使用的蚀刻液(例如草酸)所侵蚀，而位于第三导电层M3顶面的钛层则不容易受形成电极E时所使用的蚀刻液所侵蚀，因此，即使第三导电层M3的顶面的钛层被第一凹槽GV1及/或第二凹槽GV2所暴露出来，形成电极E时所使用的蚀刻液也不容易侵蚀第三导电层M3。换句话说，只要将第三导电层M3有可能会暴露出铝层的侧面包覆起来就可以避免第三导电层M3受形成电极E时所使用的蚀刻液所侵蚀。
显示元件LD位于装置部TP上，并电性连接至电极E。在一些实施例中，通过巨量转移工艺将显示元件LD放置于电极E上。显示元件LD通过电极E而电性连接至第三导电层M3，并进一步电性连接至第三导电层M3、第二导电层M2及/或第一导电层M1位于线路部WP中的导线。在一些实施例中，显示元件LD包括有机发光二极管、微型发光二极管或其他发光元件。显示元件LD例如通过共晶接合、导电胶接合、焊接或其他类似的方式电性连接至电极E。在本实施例中，每个装置部TP上方设置有不同颜色的显示元件LD，以构成一个彩色像素。举例来说，每个装置部TP上方设置有红色显示元件R、绿色显示元件G以及蓝色显示元件B。
第一凹槽GV1至少部分环绕对应的显示元件LD。在本实施例中，第一凹槽GV1至少部分环绕三个显示元件LD。第二凹槽GV2至少部分环绕第一凹槽GV1。
多个覆盖层OC位于多个装置部TP上，各覆盖层OC位于对应的一个装置部TP上。覆盖层OC覆盖对应的显示元件LD。覆盖层OC例如为透明光学胶(或透明封装胶)，且适用于保护显示元件LD。在一些实施例中，覆盖层OC的形成方式包括喷墨印刷或其他合适的方式。在本实施例中，通过第一凹槽GV1与第二凹槽GV2可以作为覆盖层OC的溢流沟槽，借此有助于将覆盖层OC限制于装置部TP上，避免覆盖层OC溢流至其他位置。在本实施例中，各覆盖层OC填入对应的第一凹槽GV1中，且各覆盖层OC选择性地填入对应的第二凹槽GV2中。
在一些实施例中，形成图案化绝缘结构110、第一导电层M1、第二导电层M2、第三导电层M3以及电极E于尚未图案化的基底上之后，图案化前述基底(例如通过蚀刻)以形成图案化基底100。然后，将显示元件LD接合至电极E，并于显示元件LD上形成覆盖层OC。最后将图案化基底100及位于其上的其他构件自载板CS上提起。将图案化基底100及位于其上的其他构件自载板CS上提起例如包括激光举离(Laser lift off)或其他合适的方式。
在本实施例中，通过第一凹槽GV1以及第二凹槽GV2的设置，覆盖层OC不容易溢流至装置部TP的外面，因此，可以避免覆盖层OC流至凹部TH1与贯孔TH2中而接触载板CS。因此，可以避免覆盖层OC粘至载板CS，并提高将图案化基底100自载板CS上提起的工艺良率。
图2是依照本发明的一实施例的一种可拉伸基板的局部俯视图，其中图2示出了图案化基底100、图案化绝缘结构110、第二导电层M2、第三导电层M3以及显示元件LD，并省略示出其他构件。在此必须说明的是，图2的实施例沿用图1A和图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图2，图2为可拉伸基板20拉伸前的示意图，可拉伸基板20(亦可称为可拉伸显示装置)包括图案化基底100、图案化绝缘结构110、多个显示元件LD、多条导线以及多个覆盖层(图2省略示出)。在本实施例中，第二导电层M2以及第三导电层M3包括导线。在本实施例中，导线包括多条第一导线SL1以及多条第二导线SL2。
多条第一导线SL1沿着第一方向E1延伸，且电性连接至在第一方向E1上排列的装置部TP上的显示元件LD。举例来说，在本实施例中，第一导线SL1包括属于第二导电层M2的传输部SL1a以及属于第三导电层M3的连接部SL1b。传输部SL1a位于图案化绝缘结构110的线路部WP中，并延伸进图案化绝缘结构110的装置部TP。连接部SL1b位于图案化绝缘结构110的装置部TP中，并通过导通孔V2而电性连接至传输部SL1a。
在一些实施例中，各装置部TP上的对应的至少三个显示元件LD电性连接至同一条对应的第一导线SL1。举例来说，第三绝缘层具有重叠于连接部SL1b的三个开口(图2省略示出)，三个电极(图2省略示出)分别形成于前述三个开口中。三个显示元件LD通过前述三个电极而电性连接至连接部SL1b。第一导线SL1例如适用于传输接地电压信号或共用电压信号。
多条第二导线SL2沿着第二方向E2延伸，且电性连接至在第二方向E2上排列的装置部TP上的显示元件LD。举例来说，在本实施例中，第二导线SL2包括属于第二导电层M2的传输部SL2a以及属于第三导电层M3的连接部SL2b。传输部SL2a位于图案化绝缘结构110的线路部WP中，并延伸进图案化绝缘结构110的装置部TP。连接部SL2b位于图案化绝缘结构110的装置部TP中，并通过导电通孔V2而电性连接至传输部SL2a。在本实施例中，第一导线SL1的宽度大于第二导线SL2的宽度。
在一些实施例中，各装置部TP上的对应的至少三个显示元件LD分别电性连接至至少三条对应的第二导线SL2。举例来说，第三绝缘层具有重叠于连接部SL2b的三个开口(图2省略示出)，三个电极(图2省略示出)分别形成于前述三个开口中。三个显示元件LD通过前述三个电极而电性连接至连接部SL2b。各装置部TP表面的多个第一凹槽GV1部分环绕对应的显示元件LD。
在本实施例中，为了避免第一凹槽GV1暴露出第三导电层M3的侧面，各装置部TP的表面设置多个互相分离的第一凹槽GV1。部分第一凹槽GV1重叠于第三导电层M3，但不延伸至第三导电层M3的侧面。举例来说，第一凹槽GV1位于第三绝缘层中，其中第三绝缘层(例如图1B的第三绝缘层PL3)覆盖导线中的第一导线SL1的侧面，且第一凹槽GV1暴露出导线中的第一导线SL1的部分顶面。具体地说，第三绝缘层覆盖连接部SL2b的侧面，并暴露出连接部SL2b的部分顶面。
基于上述，通过多个第一凹槽GV1的设置，可以避免覆盖层溢流所导致的问题。
需注意的是，图2的可拉伸基板20为一种被动式显示装置，且图案化绝缘结构110中未设置主动元件，但本发明并不限于此。在其他实施例中，可拉伸基板的图案化绝缘结构中设置有主动元件，且可拉伸基板为主动式显示装置。
图3A是依照本发明的一实施例的一种可拉伸基板的局部俯视图，其中图3A示出了第三导电层M3、第三绝缘层PL3以及显示元件LD，并省略示出其他构件。图3B与图3C是依照本发明的一实施例的一种可拉伸基板的剖面示意图，其中图3B与图3C分别对应了图3A中线a-a’以及b-b’的位置。在此必须说明的是，图3A至图3C的实施例沿用图2的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图3A至图3C，可拉伸基板30(亦可称为可拉伸显示装置)包括图案化基底100、图案化绝缘结构110、多个显示元件LD、多条导线以及多个覆盖层(图3A省略示出)。
可拉伸基板30的各装置部的表面具有多个开口O、彼此分离的多个第一凹槽GV1以及彼此分离的多个第二凹槽GV2。第二凹槽GV2相较于第一凹槽GV1更远离对应的显示元件LD。多个第二凹槽GV2部分环绕多个第一凹槽GV1，且多个第一凹槽GV1部分环绕多个开口O。
在本实施例中，部分第二导线SL2’延伸进装置部中。相邻的两个第二凹槽GV2之间的第三绝缘层PL3包覆导线中的第二导线SL2’的侧面与顶面。换句话说，在本实施例中，第二导线SL2’的侧面与顶面没有被第二凹槽GV2所暴露出来。
在本实施例中，第二导线SL2’自相邻的两个第二凹槽GV2之间的位置延伸至第二凹槽GV2与第一凹槽GV1之间的位置，且横向地位于第二凹槽GV2与第一凹槽GV1之间。在本实施例中，第二导线SL2’选择性地电性连接至显示元件LD或装置部中的其他元件。举例来说，第二导线SL2’的传输部SL2a’通过位于第二导电层(图3A至图3C未绘出)中的导电结构而电性连接至开口O下方的连接部，并通过连接部电性连接至显示元件LD。
在本实施例中，第三绝缘层PL3覆盖第一导线SL1的侧面，且部分第一凹槽GV1以及部分第二凹槽GV2暴露出第一导线SL1的部分顶面。
图4A是依照本发明的一实施例的一种可拉伸基板的局部俯视图，其中图4A示出了第三导电层的导线SL3、第三绝缘层PL3以及显示元件LD，并省略示出其他构件。图4B是依照本发明的一实施例的一种可拉伸基板的剖面示意图，其中图4B对应了图4A中线a-a’的位置。在此必须说明的是，图4A与图4B的实施例沿用图3A至图3C的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图4A与图4B，在本实施例中，可拉伸基板40(亦可称为可拉伸显示装置)包括图案化基底100、图案化绝缘结构110、多个显示元件LD、多条导线以及多个覆盖层(图4A省略示出)。
可拉伸基板40的各装置部的表面具有多个开口O、围绕多个开口O的第一凹槽GV1以及彼此分离的多个第二凹槽GV2。第二凹槽GV2相较于第一凹槽GV1更远离对应的显示元件LD。多个第二凹槽GV2部分环绕第一凹槽GV1。
在本实施例中，第三导电层M3的导线SL3自装置部TP的其中一侧延伸至相邻于前述其中一侧的另一侧。举例来说，在图4A中，其中一个导线SL3自装置部TP的左侧延伸至装置部TP的下侧，且另一个导线SL3自装置部TP的上侧延伸至装置部TP的右侧。换句话说，在本实施例中，并未限制导线自装置部TP的一侧延伸至前述一侧的相对侧。意即，并不限制导线自装置部TP的左侧延伸至右侧，或自上侧延伸至下侧。
在本实施例中，为了避免第二凹槽GV2暴露出导线SL3的侧面，各装置部TP的表面设置多个互相分离的第二凹槽GV2。举例来说，第二凹槽GV2位于第三绝缘层PL3中，第三绝缘层PL3覆盖导线SL3的顶面与侧面。在本实施例中，部分导线SL3延伸进装置部中。相邻的两个第二凹槽GV2之间的第三绝缘层PL3包覆导线SL3的侧面与顶面。换句话说，在本实施例中，导线SL3的侧面与顶面没有被第二凹槽GV2所暴露出来。
在本实施例中，覆盖层OC填入第一凹槽GV1，且选择性地填入或不填入第二凹槽GV2中。
基于上述，通过多个第一凹槽GV1与第二凹槽GV2的设置，可以避免覆盖层OC溢流所导致的问题。
图5是依照本发明的一实施例的一种可拉伸基板的局部俯视图，其中图5示出了第三导电层的导线SL3以及第三绝缘层PL3，并省略示出其他构件。在此必须说明的是，图5的实施例沿用图4A与图4B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图5，在本实施例中，可拉伸基板50(亦可称为可拉伸显示装置)的导线SL3在装置部TP中具有多个转折。在本实施例中，第一凹槽GV1与第二凹槽GV2除了在对应于装置部TP的四个角落具有转折以外，第一凹槽GV1与第二凹槽GV2还可以包括对应于导线SL3的转折，借此增加第一凹槽GV1的长度与第二凹槽GV2的长度。
在本实施例中，通过增加第一凹槽GV1的长度与第二凹槽GV2的长度，可以进一步提升第一凹槽GV1及第二凹槽GV2接触覆盖层(图5未绘出)的面积，借此有助于将覆盖层局限于装置部TP上，避免覆盖层溢流至装置部TP外。
图6是依照本发明的一实施例的一种可拉伸基板的剖面示意图。在此必须说明的是，图6的实施例沿用图1A与图1B的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图6，在本实施例中，可拉伸基板60(亦可称为可拉伸显示装置)还包括主动元件TFT。主动元件TFT位于图案化绝缘结构110a中，且电性连接至显示元件LD。
在本实施例中，图案化绝缘结构110a包括阻隔层BF、闸绝缘层GI、层间介电层ILD、第一绝缘层PL1、第二绝缘层PL2以及第三绝缘层PL3。在本实施例中，图案化绝缘结构110a选择性地包括第一缓冲层BP1、第二缓冲层BP2、第三缓冲层BP3以及第四缓冲层BP4。
在一些实施例中，阻隔层BF、闸绝缘层GI、层间介电层ILD、第一缓冲层BP1、第一绝缘层PL1、第二缓冲层BP2、第二绝缘层PL2、第三缓冲层BP3、第三绝缘层PL3以及第四缓冲层BP4包括有机或无机绝缘材料。
阻隔层BF位于图案化基底100上。半导体通道层CH位于阻隔层BF上。闸绝缘层GI位于半导体通道层CH上。第一导电层M1中的栅极GE位于闸绝缘层GI上，且重叠于半导体通道层CH。层间介电层ILD位于第一导电层M1以及闸绝缘层GI上。第二导电层M2的漏极D与源极S位于层间介电层ILD上，且电性连接至半导体通道层CH。在本实施例中，主动元件TFT包括栅极GE、半导体通道层CH、漏极D与源极S。在本实施例中，主动元件TFT为顶部栅极型薄膜晶体管，但本发明不以此为限。在其他实施例中，主动元件TFT为底部栅极型薄膜晶体管或其他类型的薄膜晶体管。
第一缓冲层BP1、第一绝缘层PL1以及第二缓冲层BP2位于第二导电层M2以及层间介电层ILD上。第三导电层M3位于第二缓冲层BP2上，至少部分第三导电层M3电性连接至主动元件TFT。第二绝缘层PL2以及第三缓冲层BP3位于第三导电层M3以及第二缓冲层BP2上。第四导电层M4位于第三缓冲层BP3上，且至少部分第四导电层M4电性连接至第三导电层M3。第三绝缘层PL3以及第四缓冲层BP4位于第四导电层M4上。电极E位于第四缓冲层BP4上，且至少部分电极E通过第三导电层M3以及第四导电层M4而电性连接至主动元件TFT。显示元件LD通过导电连接结构CC而电性连接至电极E。在一些实施例中，导电连接结构CC例如包括铟、锡、铋、导电胶、上述材料的组合或其他合适的材料。
装置部TP的表面设置有第一凹槽GV1以及第二凹槽GV2。在本实施例中，第一凹槽GV1以及第二凹槽GV2位于第三绝缘层PL3中，第四缓冲层BP4覆盖第一凹槽GV1以及第二凹槽GV2的表面，且第四缓冲层BP4不填满第一凹槽GV1以及第二凹槽GV2。第一凹槽GV1至少部分环绕显示元件LD，且第二凹槽GV2至少部分环绕第一凹槽GV1。在本实施例中，第一凹槽GV1以及第二凹槽GV2不会暴露出第四导电层M4的顶面与侧面，借此避免第四导电层M4的顶面与侧面被形成电极E时所使用的蚀刻剂所蚀刻。在一些实施例中，第一凹槽GV1以及第二凹槽GV2暴露出第四导电层M4的部分顶面，但第一凹槽GV1以及第二凹槽GV2不暴露出第四导电层M4的侧面。
综上所述，于图案化绝缘结构的装置部的表面设置凹槽，有助于避免覆盖层溢流，借此提升可拉伸基板的生产良率。

Claims (10)

1.一种可拉伸基板，包括：
一图案化绝缘结构，包括：
多个装置部，其中各该装置部的表面具有至少一第一凹槽，其中该些装置部中的至少两个被一凹部隔开；以及
多个线路部，各该线路部的宽度小于各该装置部的宽度，且相邻的该些装置部经由对应的该些线路部而相连；
多条导线，位于该些线路部中；
多个显示元件，位于该些装置部上，其中各该装置部的该至少一第一凹槽环绕对应的该显示元件；以及
多个覆盖层，各该覆盖层位于对应的一个该装置部上，且覆盖对应的该显示元件。
2.如权利要求1所述的可拉伸基板，其中各该覆盖层填入对应的该至少一第一凹槽中。
3.如权利要求1所述的可拉伸基板，其中各该装置部的表面具有彼此分离的多个第二凹槽，该些第二凹槽相较于该至少一第一凹槽更远离对应的该显示元件，且该些第二凹槽部分环绕该至少一第一凹槽。
4.如权利要求3所述的可拉伸基板，其中该些导线中的至少一者自该些线路部延伸进该些装置部中，且横向地位于该些第二凹槽与该至少一第一凹槽之间。
5.如权利要求1所述的可拉伸基板，其中该凹部为该图案化绝缘结构的开口。
6.如权利要求1所述的可拉伸基板，其中该图案化绝缘结构包括：
一第一绝缘层，位于一图案化基底上方；
一第二绝缘层，位于该第一绝缘层上方；以及
一第三绝缘层，位于该第二绝缘层上方，且该至少一第一凹槽位于该第三绝缘层中，其中该第三绝缘层覆盖该些导线中的至少一者的侧面，且该至少一第一凹槽暴露出该些导线中的该至少一者的部分顶面。
7.如权利要求1所述的可拉伸基板，其中该图案化绝缘结构包括：
一第一绝缘层，位于一图案化基底上方；
一第二绝缘层，位于该第一绝缘层上方；以及
一第三绝缘层，位于该第二绝缘层上方，且该至少一第一凹槽以及彼此分离的多个第二凹槽位于该第三绝缘层中，其中该些第二凹槽环绕该至少一第一凹槽，且相邻的两个该些第二凹槽之间的该第三绝缘层包覆该些导线中的至少一者的侧面与顶面。
8.如权利要求1所述的可拉伸基板，其中各该装置部上设置有对应的至少三个该些显示元件，其中该些装置部沿着一第一方向以及一第二方向排成阵列，且该些导线包括：
多条第一导线，沿着该第一方向延伸，且电性连接至在该第一方向上排列的该些装置部上的该些显示元件；以及
多条第二导线，沿着该第二方向延伸，且电性连接至在该第二方向上排列的该些装置部上的该些显示元件，其中各该装置部上的对应的至少三个该些显示元件分别电性连接至至少三条对应的该些第二导线，且各该装置部上的对应的至少三个该些显示元件电性连接至同一条对应的该第一导线。
9.一种可拉伸显示装置，包括：
一图案化绝缘结构，包括：
多个装置部，沿着一第一方向以及一第二方向排成阵列；以及
多个线路部，各该线路部的宽度小于各该装置部的宽度，且相邻的该些装置部经由对应的该些线路部而相连；
多个显示元件，位于该些装置部上，其中各该装置部的表面具有环绕对应的该些显示元件的至少一第一凹槽；
多条导线，电性连接至该些显示元件；以及
多个覆盖层，各该覆盖层位于对应的一个该装置部上，且覆盖对应的该些显示元件。
10.如权利要求9所述的可拉伸显示装置，其中各该覆盖层填入对应的该至少一第一凹槽中。
CN202210215660.6A 2021-10-06 2022-03-07 可拉伸基板以及可拉伸显示装置 Pending CN114582919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110137192A TWI797768B (zh) 2021-10-06 2021-10-06 可拉伸基板以及可拉伸顯示裝置
TW110137192 2021-10-06

Publications (1)

Publication Number Publication Date
CN114582919A true CN114582919A (zh) 2022-06-03

Family

ID=81772719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210215660.6A Pending CN114582919A (zh) 2021-10-06 2022-03-07 可拉伸基板以及可拉伸显示装置

Country Status (3)

Country Link
US (1) US20230105157A1 (zh)
CN (1) CN114582919A (zh)
TW (1) TWI797768B (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317635B2 (ja) * 2019-08-29 2023-07-31 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
TWI797768B (zh) 2023-04-01
US20230105157A1 (en) 2023-04-06
TW202316698A (zh) 2023-04-16

Similar Documents

Publication Publication Date Title
US11322670B2 (en) Pixel array substrate including flux structure layer for improving LED contact and method of manufacturing thereof
KR20230049523A (ko) 디스플레이 패널
CN106847774B (zh) 一种显示面板及显示面板的制备方法
US10838565B2 (en) Display device, with touch sensor, to suppress disconnection of lead-out wiring
US9305985B2 (en) Organic light-emitting diode (OLED) display and method of manufacturing the same
CN107887339B (zh) 阵列基板
CN112216803A (zh) 发光装置及其制作方法
TWI679788B (zh) 畫素結構
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US11424275B2 (en) Flexible display device
CN112768471A (zh) 显示面板及其制作方法
CN114582919A (zh) 可拉伸基板以及可拉伸显示装置
CN114628433A (zh) 可拉伸显示面板
CN110021632B (zh) 显示面板及其制造方法
CN114503274A (zh) 显示基板及显示装置
US12125870B2 (en) Stretchable display panel
TWI856711B (zh) 顯示裝置
US20240272005A1 (en) Flexible sensor
CN113421903B (zh) 显示基板及其制备方法、显示面板、显示装置
US20230389186A1 (en) Electronic device
CN110867452B (zh) 线路结构
KR101814598B1 (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN117855220A (zh) 显示装置
CN115985922A (zh) 显示装置
TW202327065A (zh) 顯示裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination