CN114582838B - 一种具有电磁屏蔽功能的半导体封装结构 - Google Patents

一种具有电磁屏蔽功能的半导体封装结构 Download PDF

Info

Publication number
CN114582838B
CN114582838B CN202210477591.6A CN202210477591A CN114582838B CN 114582838 B CN114582838 B CN 114582838B CN 202210477591 A CN202210477591 A CN 202210477591A CN 114582838 B CN114582838 B CN 114582838B
Authority
CN
China
Prior art keywords
module
heat dissipation
substrate
coordinate
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210477591.6A
Other languages
English (en)
Other versions
CN114582838A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Newsonic Technologies Co Ltd
Original Assignee
Shenzhen Newsonic Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Newsonic Technologies Co Ltd filed Critical Shenzhen Newsonic Technologies Co Ltd
Priority to CN202210477591.6A priority Critical patent/CN114582838B/zh
Publication of CN114582838A publication Critical patent/CN114582838A/zh
Application granted granted Critical
Publication of CN114582838B publication Critical patent/CN114582838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种具有电磁屏蔽功能的半导体封装结构，包括封装基板，封装基板的顶端设置有上基板铜层，底端设置有下基板铜层，外侧四周均设置有电镀屏蔽层，封装基板内形成用于封装芯片主体的空间；封装基板外侧设置有侧封铜框，侧封铜框四周外侧均设置有若干个用于散热的散热片；芯片主体的顶部设置有导电凸块，导电凸块伸出封装基板的上端面。本发明，利用封装基板顶部和底部的上基板铜层和下基板铜层作为芯片主体上下面的屏蔽层，利用电镀屏蔽层作为芯片主体侧面的屏蔽层，进而使封装后的芯片主体具有电磁屏蔽功能，同时散热片的设置使得芯片主体所产生的热量可传递到封装基板进行散热，增加了导热面积，以保证散热效果。

Description

一种具有电磁屏蔽功能的半导体封装结构
技术领域
本发明属于半导体封装技术领域，具体涉及一种具有电磁屏蔽功能的半导体封装结构。
背景技术
半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片（Die），然后将切割好的晶片用胶水贴装到相应的基板（引线框架）架的小岛上，再利用超细的金属（金锡铜铝）导线或者导电性树脂将晶片的接合焊盘（BondPad）连接到基板的相应引脚（Lead）,并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。
目前，随着电子产品的广泛使用，对半导体封装时的电磁屏蔽能力要求较高，现有技术中的半导体封装一般采用外加屏蔽罩以达到电磁屏蔽的效果，但是大大提高了半导体封装后的体积，并且会影响半导体的散热性能，因此提出了一种具有电磁屏蔽功能的半导体封装结构。
发明内容
本发明要解决的技术问题是克服现有的缺陷，提供一种具有电磁屏蔽功能的半导体封装结构，以解决上述背景技术中提出的一般采用外加屏蔽罩以达到电磁屏蔽的效果，但是大大提高了半导体封装后的体积，并且会影响半导体的散热性能的问题。
为实现上述目的，本发明提供如下技术方案：一种具有电磁屏蔽功能的半导体封装结构，包括封装基板，所述封装基板的上下两端面分别设有上基板铜层和下基板铜层，所述封装基板的外侧四周均封装设置有电镀屏蔽层，所述封装基板内形成用于封装芯片主体的空间；所述电镀屏蔽层的外侧面设置有侧封铜框，所述侧封铜框四周外侧均设置有若干个用于散热的散热片；所述芯片主体的顶部设置有导电凸块，所述导电凸块伸出封装基板的上端面。
优选的，所述侧封铜框的顶部和底部均设置有卡合边，所述卡合边由所述侧封铜框弯折形成，所述卡合边位于封装基板的上下两侧；
所述侧封铜框外侧的四角处均固定连接有安装柱，任意两个相邻的所述安装柱之间设置一排所述散热片，所述安装柱的上端面中部开设有螺纹孔，所述安装柱的底端位于侧封铜框和散热片的下方；
所述封装基板的上端固定连接有转接板，所述转接板的四周分别向外凸出有安装脚，所述安装脚上开设有螺纹孔，所述安装脚与所述安装柱扣合，并通过一根固定螺丝插入所述螺纹孔中将所述转接板与所述安装脚固定连接；
所述转接板底部间隔均匀设置有若干个接电凸块，所述接电凸块与所述导电凸块一一对应且实现电连接，
所述转接板的上端两侧边凸出有连接块，所述连接块的上端面均匀设置有若干个引脚，所述引脚与所述接电凸块的数量一一对应设置。
优选的，所述封装基板包括基板座，所述基板座的外侧固定连接有基板盖，所述基板座内部设置有半导体存储盒，所述半导体存储盒内部设置有十字隔层，所述十字隔层的顶部卡合连接有引线连接件，
所述引线连接件包括十字卡座，所述十字卡座卡合连接于十字隔层的外侧，所述十字卡座的两侧位于十字隔层的顶部对称固定连接有连接臂，所述连接臂的外侧均匀设置有接电片，所述连接臂的顶部对称固定连接有导电柱。
优选的，所述半导体存储盒的顶部设置有定位板，所述定位板底端的两侧均固定连接有挤压板，所述挤压板的底部四周对称固定连接有米字形定位柱，所述半导体存储盒的顶部对应所述米字形定位柱开设有定位孔，
所述定位板的底部对应所述导电柱均匀设置有导电槽，所述导电槽的底部与所述导电柱之间卡合连接，所述定位板的顶部均匀设置有导电凸块，所述导电凸块与导电槽一一对应并从所述定位板的上端面插装于所述导电槽中。
优选的，所述电镀屏蔽层包括由中部为空心区域和外周为实心区域组成的第一屏蔽层，所述空心区域的设置用于增加空间磁场的磁阻；
所述第一屏蔽层的外侧设有第二屏蔽层，所述第二屏蔽层采用铜材质，所述第二屏蔽层与所述第一屏蔽层之间粘合连接。
优选的，所述实心区域为连续不断的一体结构，或者，所述实心区域包括若干个间隔设置的实心区域单元组成。
优选的，所述散热片扣合在所述侧封铜框的外侧，包括多个间隔设置的散热条，任意第一根所述散热条的首端与第二根所述散热条的相邻首端连接，第二根所述散热条的尾端与相邻第三根散热条的尾端连接，所述第三根所述散热条的首端与相邻第四根所述散热条的首端连接，剩余所述散热条按照相同的连接方式实现连接，由此，任意相邻的两个所述散热条之间形成散热微流道，
任意一根所述散热条均包括竖直部和分别设置在所述竖直部上端面和下端面的第一水平部和第二水平部，所述第一水平部和所述第二水平部分别围合在所述侧封铜框的上端面和下端面，所述竖直部围合在所述侧封铜框的外侧面。
优选的，所述散热片采用铜、铝、银或者金这类高导热性金属，所述散热片的内侧面与所述封装基板之间设置有导热膏。
优选的，还包括；依次相连的第一扫描模块、第二扫描模块、坐标统一模块、第一计算模块、第二计算模块、第一追踪模块、第三计算模块、第一判断模块、第二追踪模块、第四计算模块、第二判断模块；
所述第一扫描模块设置在所述上基板铜层上方；
所述第二扫描模块设置在所述下基板铜层下方；
所述第一扫描模块用于在所述上基板铜层上方对所述上基板铜层进行实时红外扫描，获得对应的第一红外视频；
所述第二扫描模块用于在所述下基板铜层下方对所述下基板铜层进行实时红外扫描，获得对应的第二红外视频；
所述坐标统一模块用于将所述上基板铜层和所述下基板铜层以及所述芯片主体统一在预设扫描坐标系下，并确定出所述芯片主体表面上的每个第一坐标点对应的第一坐标值和所述上基板铜层上表面上的每个第二坐标点对应的第二坐标值以及所述下基板铜层下表面上的每个第三坐标点对应的第三坐标值；
所述第一计算模块用于基于所有第一坐标值计算出所述芯片主体对应的散热中心坐标值；
所述第二计算模块用于基于所述第二坐标值和所述散热中心坐标值计算出对应的第一散热间距，同时，基于所述第三坐标值和所述散热中心坐标值计算出对应的第二散热间距；
所述第一追踪模块用于确定出所述第二坐标点在所述第一红外视频中对应的第一追踪基准点，并基于所述第一红外视频确定出所述第一追踪基准点对应的红外温度值，基于所述第一红外视频对应的帧序列对所述第一追踪基准点对应的红外温度值进行排序获得所述第一追踪基准点对应的第一温度值变化序列，基于所述温度值变化序列计算出所述第一追踪基准点对应的第一降温速率；
所述第三计算模块用于基于所述第一降温速率和对应的第一散热间距计算出对应的第一散热系数，将所有第二坐标点对应的第一散热系数汇总获得对应的第一散热系数集合；
所述第一判断模块用于判断所述第一散热系数集合中是否存在离群点，若是，则将所述上基板铜层上表面中对应的第二坐标点标记为对应的第一损坏位置并发出第一提醒信号，否则，判定所述上基板铜层上表面中无损坏位置，并保持当前工作状态；
所述第二追踪模块用于确定出所述第三坐标点在所述第二红外视频中对应的第二追踪基准点，并基于所述第二红外视频确定出所述第二追踪基准点对应的红外温度值，基于所述第二红外视频对应的帧序列对所述第二追踪基准点对应的红外温度值进行排序获得所述第二追踪基准点对应的第二温度值变化序列，基于所述温度值变化序列计算出所述第二追踪基准点对应的第二降温速率；
所述第四计算模块用于基于所述第二降温速率和对应的第二散热间距计算出对应的第二散热系数，将所有第三坐标点对应的第二散热系数汇总获得对应的第二散热系数集合；
所述第二判断模块用于判断所述第二散热系数集合中是否存在离群点，若是，则将所述下基板铜层下表面中对应的第三坐标点标记为对应的第二损坏位置并发出第二提醒信号，否则，判定所述下基板铜层下表面中无损坏位置，并保持当前工作状态。
优选的，还包括：依次相连的温度测量模块、第五计算模块、曲线拟合模块、第六计算模块、第三判断模块；
所述温度测量模块均匀设置在所述散热片外部；
所述温度测量模块用于实时检测所述散热片外对应设置位置处的实时温度值；
所述第五计算模块用于将所述散热片统一在所述预设扫描坐标系下，并确定出每个温度测量模块设置位置处对应的第四坐标点对应的第四坐标值，基于所述第四坐标值和所述散热中心坐标值计算出对应的第三散热间距；
所述曲线拟合模块用于基于所述实时温度值拟合出所述设置位置处对应的实时温度变化曲线，基于所述实时温度变化曲线的斜率拟合出对应设置位置处的温度变化速率变化曲线；
所述第六计算模块用于按照预设时间间隔在所述温度变化速率变化曲线上确定出多个判断点，并基于所述温度变化速率变化曲线确定出所述判断点对应的判断值，获得对应的判断值序列，基于所述判断值序列确定出对应的判断值变化系数，基于所述第三散热间距和所述判断值变化系数计算出对应的散热表征值；
所述第三判断模块用于基于所述第四坐标点对应的散热表征值获得对应的横向散热表征值序列和纵向散热表征值序列，判断所述横向散热表征值序列和所述纵向散热表征值序列中是否存在离群点，若存在，则将所述离群点对应的第四坐标点标记为对应的第三损坏位置并发出第三提醒信号，否则，判定所述散热片中无损坏位置。
与现有技术相比，本发明提供了一种具有电磁屏蔽功能的半导体封装结构，具备以下有益效果：
本发明通过设置封装基板，将经过切割后具有完整功能的芯片主体封装在封装基板的内部，进而利用封装基板顶部和底部的上基板铜层和下基板铜层作为芯片主体上下面的屏蔽层，并且在封装基板的外侧四周通过电镀设置有电镀屏蔽层，利用电镀屏蔽层作为芯片主体侧面的屏蔽层，进而使封装后的芯片主体具有电磁屏蔽功能，并且对空间的占用较小；通过在封装基板的外侧设置散热片，能够确保芯片主体在工作过程中产生的热量在传递到封装基板后能够通过散热片及时进行散热，而封装基板与芯片主体的接触面积较多，增加了导热面积，以保证散热效果。
本发明通过设置第一扫描模块、第二扫描模块、坐标统一模块、第一计算模块、第二计算模块、第一追踪模块、第三计算模块、第一判断模块、第二追踪模块、第四计算模块、第二判断模块，基于对上基板铜层和下基板铜层的红外扫描和降温过程的追踪，计算出对应的散热系数，并结合上基板铜层和下基板铜层不同位置与芯片主体的散热中心之间的散热间距，判断出上基板铜层和下基板铜层是否存在散热故障的位置，进一步保证了上基板铜层和下基板铜层的散热效果。
本发明通过设置温度测量模块、第五计算模块、曲线拟合模块、第六计算模块、第三判断模块，基于对散热片外部的温度定点测量实现对散热片温度变化的追踪，并结合散热片上不同位置与芯片主体的散热中心之间的散热间距，判断出散热片上是否存在散热故障的位置，进一步保证了散热片的散热效果。
该装置中未涉及部分均与现有技术相同或可采用现有技术加以实现，本发明结构科学合理，使用安全方便，为人们提供了很大的帮助。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1为本发明提出的一种具有电磁屏蔽功能的半导体封装结构的等轴测结构示意图；
图2为本发明提出的一种具有电磁屏蔽功能的半导体封装结构的剖视结构示意图；
图3为本发明提出的一种具有电磁屏蔽功能的半导体封装结构的爆炸结构示意图；
图4为图1中A处的放大结构示意图；
图5为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中封装基板和侧封铜框的装配结构示意图；
图6为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中封装基板的俯视结构示意图；
图7为图6中A-A处的剖视结构示意图；
图8为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中侧封铜框的结构示意图；
图9为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中散热片的等轴测结构示意图；
图10为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中散热片的爆炸结构示意图；
图11为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中转接板的底部结构示意图；
图12为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中封装基板的爆炸结构示意图；
图13为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中引线连接件的结构示意图；
图14为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中定位板的底部结构示意图；
图15为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中电镀屏蔽层的结构示意图；
图16为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中散热条的结构示意图；
图17为本发明提出的一种具有电磁屏蔽功能的半导体封装结构中的面孔连接关系示意图；
图18为本发明提出的又一种具有电磁屏蔽功能的半导体封装结构中的面孔连接关系示意图；
图中：封装基板1、芯片主体2、导电凸块3、上基板铜层4、下基板铜层5、电镀屏蔽层6、空心区域61、实心区域62、第二屏蔽层63、侧封铜框7、卡合边8、散热片9、竖直部91、第一水平部92、第二水平部93、散热微流道94、安装柱10、固定螺丝11、转接板12、安装脚13、接电凸块14、引脚15、基板座16、半导体存储盒17、十字隔层18、引线连接件19、十字卡座20、连接臂21、接电片22、导电柱23、定位板24、米字形定位柱25、定位孔26、导电槽27、挤压板28、基板盖29、第一扫描模块30、第二扫描模块31、坐标统一模块32、第一计算模块33、第二计算模块34、第一追踪模块35、第三计算模块36、第一判断模块37、第二追踪模块38、第四计算模块39、第二判断模块40、温度测量模块41、第五计算模块42、曲线拟合模块43、第六计算模块44、第三判断模块45。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-4，本发明提供一种技术方案：一种具有电磁屏蔽功能的半导体封装结构，包括封装基板1，封装基板1用于封装芯片主体2，封装基板1的顶端设置有上基板铜层4，底端设置有下基板铜层5，封装基板1的外侧四周均封装设置有电镀屏蔽层6，封装基板1内形成用于封装芯片主体2的空间。
将经过切割后具有完整功能的芯片主体2封装在封装基板1的内部，进而利用封装基板1顶部和底部的上基板铜层4和下基板铜层5作为芯片主体2上下面的屏蔽层，并且在封装基板1的外侧四周通过电镀设置有电镀屏蔽层6，利用电镀屏蔽层6作为芯片主体2侧面的屏蔽层，进而使封装后的芯片主体2具有电磁屏蔽功能，并且对空间的占用较小。
优选的，参见图15，电镀屏蔽层6包括由中部为空心区域61和外周为实心区域62组成的第一屏蔽层，第一屏蔽层优先采用铁氧体磁片材质，铁氧体磁片材质具有较好的磁性，空心区域61的设置用于增加空间磁场的磁阻，通过将第一屏蔽层与封装基板1的外侧面贴合，用于提高对来自外部的电磁干扰信号的隔绝，降低对内部芯片主体2的干扰。
第一屏蔽层的外侧设有第二屏蔽层63，第二屏蔽层63采用铜材质，第二屏蔽层63与所述第一屏蔽层之间粘合连接；第二屏蔽层63的设置能够屏蔽穿过第一屏蔽层的磁场，进一步提高屏蔽效果。
优选的，实心区域62可以设置为连续不断的一体结构，或者，实心区域62包括若干个间隔设置的实心区域单元组成，后者的设置能够方便调整实心区域62与空心区域61之间的占比，可以提高磁场对于信号传输的影响，提高传输效率。
芯片主体2的顶部设置有导电凸块3，导电凸块3伸出封装基板1的上端面，上基板铜层4上开设有与供导电凸块3穿过的通孔，在加工过程中，芯片主体2上的导电凸块3穿过上基板铜层4上对应的通孔，并伸出一定的高度。导电凸块3除了自身具有导电功能外，其结构设置在一定程度上可以对上基板铜层4起到一定的限位作用。
参见图5-图8，封装基板1外侧设置有侧封铜框7，侧封铜框7设置在电镀屏蔽层6的外侧面，使侧封铜框7位于电镀屏蔽层6的外侧，通过侧封铜框7对电镀屏蔽层6进行防护，防止电镀屏蔽层6在装配过程中受损，并且通过侧封铜框7提高了芯片主体2侧面的屏蔽效果，使芯片主体2的电磁屏蔽功能更加稳定。
侧封铜框7四周外侧均设置有若干个用于散热的散热片9，散热片9设置有若干个，散热片9能够使得芯片主体2所产生的热量可传递到封装基板1进行散热，而封装基板1与芯片主体2的接触面积较多，增加了导热面积，芯片主体2通过封装基板1将热量传递到侧封铜框7，然后通过侧封铜框7外侧的散热片9进行散热，增加了侧封铜框7的散热效率，以保证散热效果。
优选的，参见图16，散热片9扣合在侧封铜框7的外侧，包括多个间隔设置的散热条，任意第一根所述散热条的首端与第二根散热条的相邻首端连接，第二根散热条的尾端与相邻第三根散热条的尾端连接，第三根散热条的首端与相邻第四根散热条的首端连接，剩余其他的散热条按照相同的连接方式依次实现连接，由此，任意相邻的两个散热条之间形成散热微流道94，通过散热微流道94能够方便内部产品的热量及时散发出去。
其中，任意一根散热条均包括竖直部91和分别设置在竖直部91上端面和下端面的第一水平部92和第二水平部93，第一水平部92和第二水平部93分别围合在侧封铜框7的上端面和下端面，竖直部91围合在侧封铜框7的外侧面。这种结构的设置不仅能够确保散热片的散热效果，而且便于加工，降低成本。
本发明中，散热片9采用铜、铝、银或者金这类高导热性金属，散热片9的内侧面与封装基板1之间设置有导热膏。铜、铝、银或者金这类高导热性金属具有良好的散热性能，导热效果好，能够实现热量快速散发。导热膏可以采用导热银胶等，导热银胶的设置能够将芯片主体2中的热量快速传导出去，再结合散热片9，进一步提升散热效果。
侧封铜框7的顶部和底部均设置有卡合边8，卡合边8由侧封铜框7弯折形成，卡合边8位于封装基板1的上下两侧，通过设置卡合边8可以提高侧封铜框7的封装稳定性和封装效果。
参见图9和图10，侧封铜框7外侧的四角处均固定连接有安装柱10，任意两个相邻的安装柱10之间设置一排散热片9，安装柱10的上端面中部开设有螺纹孔，封装基板1的上端固定连接有转接板12，转接板12的四周分别向外凸出有安装脚13，安装脚13上开设有螺纹孔，安装脚13与安装柱10扣合，并通过一根固定螺丝11插入螺纹孔中将转接板12与安装脚13固定连接，这种结构设置提升了转接板12的安装简便性。
安装柱10的底端位于侧封铜框7和散热片9的下方，进而通过安装柱10使侧封铜框7与安装件之间存在间隙，以保证封装基板1底部的热量通过间隙进行散热。
参见图11、图12，转接板12底部间隔均匀设置有若干个接电凸块14，接电凸块14与导电凸块3一一对应且实现电连接，转接板12的上端两侧边凸出有连接块，每个连接块的上端面均匀设置有若干个引脚15，每根引脚15呈L形状，引脚15与接电凸块14的数量一一对应设置。
当转接板12固定后，位于其底部的接电凸块14分别与导电凸块3相互接触，进而通过接电凸块14将导电凸块3与转接板12另一侧的引脚15相互接通，防止在将芯片主体2接入电路时，由于焊接操作不当对封装基板1造成损坏，进而影响封装基板1的屏蔽效果，使用更加安全方便。
参见附图12-附图14，封装基板1包括基板座16，基板座16的外侧固定连接有基板盖29，通过基板盖29扣合在基板座16的上方，形成完整的基板结构。
基板座16内部设置有半导体存储盒17，半导体存储盒17内部设置有十字隔层18，十字隔层18的顶部卡合连接有引线连接件19，
引线连接件19包括十字卡座20，十字卡座20卡合连接于十字隔层18的外侧，十字卡座20的两侧位于十字隔层18的顶部对称固定连接有连接臂21，所述连接臂21的外侧均匀设置有接电片22，所述连接臂21的顶部对称固定连接有导电柱23。
在通过封装基板1对芯片主体2进行封装时，首先将芯片主体2固定在半导体存储盒17的内部，半导体存储盒17的内部设置有若干个固定槽，以便于同时封装多个芯片主体2，并且在相邻固定槽之间固定连接有十字隔层18，芯片主体2固定后将引线连接件19通过十字卡座20卡在十字隔层18的外侧，使十字卡座20两侧通过连接臂21连接的接电片22位于芯片主体2的一侧，然后将芯片主体2的引线对应与接电片22固定连接，且位于连接臂21顶部的导电柱23分别与接电片22电性连接，进而便于通过导电柱23将芯片主体2接入线路。
优选的，半导体存储盒17的顶部设置有定位板24，定位板24底端的两侧均固定连接有挤压板28，挤压板28的底部四周对称固定连接有米字形定位柱25，半导体存储盒17的顶部对应米字形定位柱25开设有定位孔26，定位板24的底部对应所述导电柱23均匀设置有导电槽27，导电槽27的底部与所述导电柱23之间卡合连接，定位板24的顶部均匀设置有导电凸块3，导电凸块3与导电槽27一一对应并从定位板24的上端面插装于导电槽27中。
当芯片主体2接入线路后，通过定位板24底部的米字形定位柱25与半导体存储盒17顶部的定位孔26相互配合，使定位板24底部的导电槽27分别对应与导电柱23配合，进而使导电柱23通过导电槽27与定位板24顶部的导电凸块3电性连接。
当米字形定位柱25和定位孔26配合到位后，位于定位板24底部的挤压板28分别位于定位板24的两侧，进而对定位板24和半导体存储盒17起到到位的效果，防止半导体存储盒17和定位板24松动。
最后再将基板盖29装配在基板座16的外侧，基板座16与基板盖29之间可通过螺丝或者胶封固定连接，进而将芯片主体2进行封装，在后期拆卸时只需要将基板座16和基板盖29进行拆卸即可，达到了便于组装和拆卸的效果。
本发明的工作原理及使用流程如下：
使用时，将经过切割后具有完整功能的芯片主体2封装在封装基板1的内部，封装时，首先将芯片主体2固定在半导体存储盒17的内部，半导体存储盒17的内部设置有若干个固定槽，以便于同时封装多个芯片主体2，并且在相邻固定槽之间固定连接有十字隔层18，芯片主体2固定后将引线连接件19通过十字卡座20卡在十字隔层18的外侧，使十字卡座20两侧通过连接臂21连接的接电片22位于芯片主体2的一侧，然后将芯片主体2的引线对应与接电片22固定连接，且位于连接臂21顶部的导电柱23分别与接电片22电性连接，进而便于通过导电柱23将芯片主体2接入线路；
然后通过定位板24底部的米字形定位柱25与半导体存储盒17顶部的定位孔26相互配合，使定位板24底部的导电槽27分别对应与导电柱23配合，进而使导电柱23通过导电槽27与定位板24顶部的导电凸块3电性连接，当米字形定位柱25和定位孔26配合到位后，位于定位板24底部的挤压板28分别位于定位板24的两侧，进而对定位板24和半导体存储盒17起到到位的效果，防止半导体存储盒17和定位板24松动；
最后再将基板盖29装配在基板座16的外侧，基板座16与基板盖29之间可通过螺丝或者胶封固定连接，进而将芯片主体2进行封装，在后期拆卸时只需要将基板座16和基板盖29进行拆卸即可，达到了便于组装和拆卸的效果。
此时芯片主体2顶部的导电凸块3位于封装基板1的顶部，然后在封装基板1的顶部和底部分别覆铜形成上基板铜层4和下基板铜层5，在形成下基板铜层5时直接将封装基板1的底部全部覆盖，在形成上基板铜层4时，使上基板铜层4避开封装基板1顶部的导电凸块3，进而使芯片主体2利用封装基板1顶部和底部的上基板铜层4和下基板铜层5作为芯片主体2上下面的屏蔽层，然后在封装基板1的外侧四周通过电镀设置有电镀屏蔽层6，利用电镀屏蔽层6作为芯片主体2侧面的屏蔽层，进而使封装后的芯片主体2具有电磁屏蔽功能，对空间的占用较小；
同时散热片9的设置可以确保芯片主体2所产生的热量可传递到封装基板1进行散热，而封装基板1与芯片主体2的接触面积较多，增加了导热面积，使芯片主体2通过封装基板1将热量传递到侧封铜框7，然后通过侧封铜框7外侧的散热片9进行散热，增加了侧封铜框7的散热效率，以保证散热效果，为了防止封装基板1在装配时会对电镀屏蔽层6造成损伤；
在电镀在封装基板1的外侧设置电镀屏蔽层6后，然后在封装基板1的外侧设置侧封铜框7，侧封铜框7的上下两侧经过挤压后会压紧在封装基板1的上下两侧，进而保证了侧封铜框7的稳定性，使侧封铜框7位于电镀屏蔽层6的外侧，通过侧封铜框7对电镀屏蔽层6进行防护，防止电镀屏蔽层6在装配过程中受损，并且通过侧封铜框7提高了芯片主体2侧面的屏蔽效果，使芯片主体2的电磁屏蔽功能更加稳定；
在对封装基板1进行安装时，通过侧封铜框7外侧固定连接的安装柱10，使安装柱10的底部与安装件接触，由于安装柱10的底部位于侧封铜框7的下方，进而通过安装柱10使侧封铜框7与安装件之间存在间隙，以保证封装基板1底部的热量通过间隙进行散热，同时防止安装件与封装基板1之间进行热交汇；
然后在安装柱10的顶部安放转接板12，使转接板12四角处的安装脚13对应设置在安装柱10的顶端，然后通过固定螺丝11将安装柱10和转接板12进行固定，当转接板12固定后位于其底部的接电凸块14分别与导电凸块3相互接触，进而通过接电凸块14将导电凸块3与转接板12另一侧的引脚15相互接通，防止在将芯片主体2接入电路时，由于焊接操作不当对封装基板1造成损坏，进而影响封装基板1的屏蔽效果，使用更加安全方便。
参考图17，还包括；依次相连的第一扫描模块30、第二扫描模块31、坐标统一模块32、第一计算模块33、第二计算模块34、第一追踪模块35、第三计算模块36、第一判断模块37、第二追踪模块38、第四计算模块39、第二判断模块40；
所述第一扫描模块30设置在所述上基板铜层4上方；
所述第二扫描模块31设置在所述下基板铜层5下方；
所述第一扫描模块30用于在所述上基板铜层4上方对所述上基板铜层4进行实时红外扫描，获得对应的第一红外视频；
所述第二扫描模块31用于在所述下基板铜层5下方对所述下基板铜层5进行实时红外扫描，获得对应的第二红外视频；
所述坐标统一模块32用于将所述上基板铜层4和所述下基板铜层5以及所述芯片主体2统一在预设扫描坐标系下，并确定出所述芯片主体2表面上的每个第一坐标点对应的第一坐标值和所述上基板铜层4上表面上的每个第二坐标点对应的第二坐标值以及所述下基板铜层5下表面上的每个第三坐标点对应的第三坐标值；
所述第一计算模块33用于基于所有第一坐标值计算出所述芯片主体2对应的散热中心坐标值；
所述第二计算模块34用于基于所述第二坐标值和所述散热中心坐标值计算出对应的第一散热间距，同时，基于所述第三坐标值和所述散热中心坐标值计算出对应的第二散热间距；
所述第一追踪模块35用于确定出所述第二坐标点在所述第一红外视频中对应的第一追踪基准点，并基于所述第一红外视频确定出所述第一追踪基准点对应的红外温度值，基于所述第一红外视频对应的帧序列对所述第一追踪基准点对应的红外温度值进行排序获得所述第一追踪基准点对应的第一温度值变化序列，基于所述温度值变化序列计算出所述第一追踪基准点对应的第一降温速率；
所述第三计算模块36用于基于所述第一降温速率和对应的第一散热间距计算出对应的第一散热系数，将所有第二坐标点对应的第一散热系数汇总获得对应的第一散热系数集合；
所述第一判断模块37用于判断所述第一散热系数集合中是否存在离群点，若是，则将所述上基板铜层4上表面中对应的第二坐标点标记为对应的第一损坏位置并发出第一提醒信号，否则，判定所述上基板铜层4上表面中无损坏位置，并保持当前工作状态；
所述第二追踪模块38用于确定出所述第三坐标点在所述第二红外视频中对应的第二追踪基准点，并基于所述第二红外视频确定出所述第二追踪基准点对应的红外温度值，基于所述第二红外视频对应的帧序列对所述第二追踪基准点对应的红外温度值进行排序获得所述第二追踪基准点对应的第二温度值变化序列，基于所述温度值变化序列计算出所述第二追踪基准点对应的第二降温速率；
所述第四计算模块39用于基于所述第二降温速率和对应的第二散热间距计算出对应的第二散热系数，将所有第三坐标点对应的第二散热系数汇总获得对应的第二散热系数集合；
所述第二判断模块40用于判断所述第二散热系数集合中是否存在离群点，若是，则将所述下基板铜层5下表面中对应的第三坐标点标记为对应的第二损坏位置并发出第二提醒信号，否则，判定所述下基板铜层5下表面中无损坏位置，并保持当前工作状态。
该实施例中，第一红外视频即为在上基板铜层4上方对上基板铜层4进行实时红外扫描后获得的红外视频。
该实施例中，第二红外视频即为在下基板铜层5下方对下基板铜层5进行实时红外扫描后获得的红外视频。
该实施例中，预设扫描坐标系即为预先设置的红外扫描的坐标系。
该实施例中，第一坐标点即为芯片主体2表面上的坐标点。
该实施例中，第一坐标值即为第一坐标点对应的坐标值。
该实施例中，第二坐标点即为上基板铜层4上表面上的坐标点。
该实施例中，第二坐标值即为第二坐标点对应的坐标值。
该实施例中，第三坐标点即为下基板铜层5下表面上的坐标点。
该实施例中，第三坐标值即为第三坐标点对应的坐标值。
该实施例中，基于所有第一坐标值计算出所述芯片主体2对应的散热中心坐标值，包括：
Figure 57929DEST_PATH_IMAGE001
式中，
Figure 101846DEST_PATH_IMAGE002
为散热中心的横坐标值，
Figure 950853DEST_PATH_IMAGE003
为散热中心的纵坐标值，
Figure 466148DEST_PATH_IMAGE004
为当前计算的第一坐 标值，
Figure 592367DEST_PATH_IMAGE005
为第一坐标值的总个数，
Figure 167705DEST_PATH_IMAGE006
为第i个第一坐标值的横坐标值，
Figure 504008DEST_PATH_IMAGE007
为第i个第一坐标值 的纵坐标值；
该实施例中，第一散热间距即为第二坐标值和散热中心坐标值之间的差值。
该实施例中，第二散热间距即为第三坐标值和散热中心坐标值之间的差值。
该实施例中，第一追踪基准点即为第二坐标点在第一红外视频中对应的点。
该实施例中，第一温度值变化序列即为基于第一红外视频对应的帧序列对第一追踪基准点对应的红外温度值进行排序后获得的第一追踪基准点对应的温度值变化序列。
该实施例中，基于所述第一温度值变化序列计算出所述第一追踪基准点对应的第一降温速率，包括：
Figure 822994DEST_PATH_IMAGE008
式中，
Figure 803719DEST_PATH_IMAGE009
为第一追踪基准点对应的第一降温速率，
Figure 549959DEST_PATH_IMAGE010
为第一温度值变化序列中当前 计算的温度值，
Figure 107979DEST_PATH_IMAGE011
为第一温度值变化序列中的第(j+1)个温度值，
Figure 371601DEST_PATH_IMAGE012
为第一温度值变化序 列中的第j个温度值，
Figure 331467DEST_PATH_IMAGE013
为第一温度值变化序列中包含的温度值总个数。
该实施例中，基于所述第一降温速率和对应的第一散热间距计算出对应的第一散热系数，即为：计算出第一降温速率和所有第一降温速率的平均值之间的第一比值，计算出第一散热间距和所有第一散热间距的平均值之间的第二比值，将第一比值和第二比值的乘积作为对应的第一散热系数。
该实施例中，第一散热系数集合即为将所有第二坐标点对应的第一散热系数汇总后获得的散热系数集合。
该实施例中，第一损坏位置即为上基板铜层4上表面中的损坏位置。
该实施例中，第一提醒信号用于提醒上基板铜层4上表面中存在损坏位置的信号。
该实施例中，第二追踪基准点即为第三坐标点在第二红外视频中对应的点。
该实施例中，第二温度值变化序列即为基于第二红外视频对应的帧序列对第二追踪基准点对应的红外温度值进行排序后获得的第二追踪基准点对应的温度值变化序列。
该实施例中，基于所述第二温度值变化序列计算出所述第二追踪基准点对应的第二降温速率，包括：
Figure 248607DEST_PATH_IMAGE014
式中，
Figure 559503DEST_PATH_IMAGE015
为第二追踪基准点对应的第二降温速率，
Figure 594193DEST_PATH_IMAGE016
为第二温度值变化序列中当 前计算的温度值，
Figure 408565DEST_PATH_IMAGE017
为第二温度值变化序列中的第(
Figure 762186DEST_PATH_IMAGE018
)个温度值，
Figure 294798DEST_PATH_IMAGE019
为第二温度值 变化序列中的第p个温度值，
Figure 634644DEST_PATH_IMAGE020
为第二温度值变化序列中包含的温度值总个数。
该实施例中，基于所述第二降温速率和对应的第二散热间距计算出对应的第二散热系数，包括：
该实施例中，第二散热系数集合即为将所有第三坐标点对应的第二散热系数汇总后获得的散热系数集合。
该实施例中，第二损坏位置即为下基板铜层5下表面中的损坏位置。
该实施例中，第二提醒信号即为用于提醒下基板铜层5下表面中存在损坏位置的信号。
以上技术的工作原理为：第一扫描模块30对上基板铜层4进行实时红外扫描获得对应的第一红外视频；第二扫描模块31对下基板铜层5进行实时红外扫描获得对应的第二红外视频；坐标统一模块32将所述上基板铜层4和所述下基板铜层5以及所述芯片主体2统一在预设扫描坐标系下，并确定出每个坐标点对应的坐标值；第一计算模块33计算出所述芯片主体2对应的散热中心坐标值；第二计算模块34计算出对应的散热间距；第一追踪模块35通过对二坐标点在第一红外视频中对应的第一追踪基准点进行温度追踪，确定出对应的第一降温速率；第三计算模块36计算出对应的第一散热系数，将所有第二坐标点对应的第一散热系数汇总获得对应的第一散热系数集合；第一判断模块37通过判断所述第一散热系数集合中是否存在离群点，判断出上基板铜层4上表面中是否存在损坏位置；第二追踪模块38通过对第三坐标点在第二红外视频中对应的第二追踪基准点进行温度追踪，确定出第二追踪基准点对应的第二降温速率；第四计算模块39计算出对应的第二散热系数，将所有第三坐标点对应的第二散热系数汇总获得对应的第二散热系数集合；第二判断模块40用于基于判断所述第二散热系数集合中是否存在离群点判断出下基板铜层5下表面中是否存在损坏位置。
参考图18，还包括：依次相连的温度测量模块41、第五计算模块42、曲线拟合模块43、第六计算模块44、第三判断模块45；
所述温度测量模块41均匀设置在所述散热片9外部；
所述温度测量模块41用于实时检测所述散热片9外对应设置位置处的实时温度值；
所述第五计算模块42用于将所述散热片9统一在所述预设扫描坐标系下，并确定出每个温度测量模块41设置位置处对应的第四坐标点对应的第四坐标值，基于所述第四坐标值和所述散热中心坐标值计算出对应的第三散热间距；
所述曲线拟合模块43用于基于所述实时温度值拟合出所述设置位置处对应的实时温度变化曲线，基于所述实时温度变化曲线的斜率拟合出对应设置位置处的温度变化速率变化曲线；
所述第六计算模块44用于按照预设时间间隔在所述温度变化速率变化曲线上确定出多个判断点，并基于所述温度变化速率变化曲线确定出所述判断点对应的判断值，获得对应的判断值序列，基于所述判断值序列确定出对应的判断值变化系数，基于所述第三散热间距和所述判断值变化系数计算出对应的散热表征值；
所述第三判断模块45用于基于所述第四坐标点对应的散热表征值获得对应的横向散热表征值序列和纵向散热表征值序列，判断所述横向散热表征值序列和所述纵向散热表征值序列中是否存在离群点，若存在，则将所述离群点对应的第四坐标点标记为对应的第三损坏位置并发出第三提醒信号，否则，判定所述散热片9中无损坏位置。
该实施例中，实时温度值即为散热片9外对应设置位置处的实时检测获得的温度值。
该实施例中，第四坐标点即为每个温度测量模块41设置位置处对应的坐标点。
该实施例中，第四坐标值即为第四坐标点对应的坐标值。
该实施例中，第三散热间距即为第四坐标值和所述散热中心坐标值之间的差值。
该实施例中，实时温度变化曲线即为基于实时温度值拟合出的设置位置处对应的表征实时温度变化的曲线。
该实施例中，温度变化速率变化曲线即为基于实时温度变化曲线的斜率拟合出对应设置位置处的保证温度变化速率变化的曲线。
该实施例中，判断点即为按照预设时间间隔在温度变化速率变化曲线上确定出的多个点。
该实施例中，判断值即为判断点在温度变化速率变化曲线中对应的值。
该实施例中，判断值序列即为基于时序对所有判断值进行排序获得的序列。
该实施例中，基于所述判断值序列确定出对应的判断值变化系数，包括：
Figure 303523DEST_PATH_IMAGE021
式中，
Figure 828045DEST_PATH_IMAGE022
为判断值变化系数，
Figure 847954DEST_PATH_IMAGE023
为判断值序列中包含的当前计算的判断值，
Figure 725911DEST_PATH_IMAGE024
为判 断值序列中包含的判断值总个数，
Figure 514875DEST_PATH_IMAGE025
为判断值序列中包含的第(t+1)个判断值，
Figure 210299DEST_PATH_IMAGE026
为判断 值序列中包含的第t个判断值。
该实施例中，散热表征值即为第三散热间距和标准散热间距之间的比值与判断值变化系数之间的乘积。
该实施例中，第三损坏位置即为散热片9外部的损坏位置。
该实施例中，横向散热表征值序列即为横向排列的第四坐标点对应的散热表征值形成的序列。
该实施例中，纵向散热表征值序列即为纵向排列的第四坐标点对应的散热表征值形成的序列。
以上技术的工作原理为：温度测量模块41实时检测所述散热片9外对应设置位置处的实时温度值；第五计算模块42用于将所述散热片9统一在所述预设扫描坐标系下，并计算出对应的第三散热间距；曲线拟合模块43用于拟合出对应设置位置处的温度变化速率变化曲线；第六计算模块44用于对温度变化速率变化曲线进行分析计算出对应的散热表征值；第三判断模块45基于第四坐标点对应的散热表征值获得对应的横向散热表征值序列和纵向散热表征值序列，通过判断所述横向散热表征值序列和所述纵向散热表征值序列中是否存在离群点判断出散热片9中是否存在损坏位置。
本发明的技术效果如下：
1、本发明通过设置封装基板，将经过切割后具有完整功能的芯片主体封装在封装基板的内部，进而利用封装基板顶部和底部的上基板铜层和下基板铜层作为芯片主体上下面的屏蔽层，并且在封装基板的外侧四周通过电镀设置有电镀屏蔽层，利用电镀屏蔽层作为芯片主体侧面的屏蔽层，进而使封装后的芯片主体具有电磁屏蔽功能，并且对空间的占用较小；
2、本发明通过在封装基板的外侧设置散热片，能够确保芯片主体在工作过程中产生的热量在传递到封装基板后能够通过散热片及时进行散热，而封装基板与芯片主体的接触面积较多，增加了导热面积，以保证散热效果；
3、本发明通过设置电镀屏蔽层，通过电镀在封装基板的外侧设置电镀屏蔽层后，并且在封装基板的外侧设置侧封铜框，使侧封铜框位于电镀屏蔽层的外侧，通过侧封铜框对电镀屏蔽层进行防护，防止电镀屏蔽层在装配过程中受损，并且通过侧封铜框提高了芯片主体侧面的屏蔽效果，使芯片主体的电磁屏蔽功能更加稳定。
4、本发明通过设置封装基板的结构，半导体存储盒和十字隔层的设置为芯片主体2的安装提供了稳定的环境，可以同时封装多个芯片主体2，且互相不不干扰。
5、本发明通过设置第一扫描模块、第二扫描模块、坐标统一模块、第一计算模块、第二计算模块、第一追踪模块、第三计算模块、第一判断模块、第二追踪模块、第四计算模块、第二判断模块，基于对上基板铜层和下基板铜层的红外扫描和降温过程的追踪，计算出对应的散热系数，并结合上基板铜层和下基板铜层不同位置与芯片主体的散热中心之间的散热间距，判断出上基板铜层和下基板铜层是否存在散热故障的位置，进一步保证了上基板铜层和下基板铜层的散热效果。
6、本发明通过设置温度测量模块、第五计算模块、曲线拟合模块、第六计算模块、第三判断模块，基于对散热片外部的温度定点测量实现对散热片温度变化的追踪，并结合散热片上不同位置与芯片主体的散热中心之间的散热间距，判断出散热片上是否存在散热故障的位置，进一步保证了散热片的散热效果。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种具有电磁屏蔽功能的半导体封装结构，包括封装基板（1），其特征在于，所述封装基板（1）的上下两端面分别设有上基板铜层（4）和下基板铜层（5），所述封装基板（1）的外侧四周均封装设置有电镀屏蔽层（6），所述封装基板（1）内形成用于封装芯片主体（2）的空间；所述电镀屏蔽层（6）的外侧面设置有侧封铜框（7），所述侧封铜框（7）四周外侧均设置有若干个用于散热的散热片（9）；所述芯片主体（2）的顶部设置有导电凸块（3），所述导电凸块（3）伸出封装基板（1）的上端面；
所述散热片（9）扣合在所述侧封铜框（7）的外侧，包括多个间隔设置的散热条，任意第一根所述散热条的首端与第二根所述散热条的相邻首端连接，第二根所述散热条的尾端与相邻第三根散热条的尾端连接，所述第三根所述散热条的首端与相邻第四根所述散热条的首端连接，剩余所述散热条按照相同的连接方式实现连接，由此，任意相邻的两个所述散热条之间形成散热微流道（94），
任意一根所述散热条均包括竖直部（91）和分别设置在所述竖直部（91）上端面和下端面的第一水平部（92）和第二水平部（93），所述第一水平部（92）和所述第二水平部（93）分别围合在所述侧封铜框（7）的上端面和下端面，所述竖直部（91）围合在所述侧封铜框（7）的外侧面；
所述散热片（9）采用铜、铝、银或者金，所述散热片（9）的内侧面与所述封装基板（1）之间设置有导热膏；
还包括：依次相连的第一扫描模块（30）、第二扫描模块（31）、坐标统一模块（32）、第一计算模块（33）、第二计算模块（34）、第一追踪模块（35）、第三计算模块（36）、第一判断模块（37）、第二追踪模块（38）、第四计算模块（39）、第二判断模块（40）；
所述第一扫描模块（30）设置在所述上基板铜层（4）上方；
所述第二扫描模块（31）设置在所述下基板铜层（5）下方；
所述第一扫描模块（30）用于在所述上基板铜层（4）上方对所述上基板铜层（4）进行实时红外扫描，获得对应的第一红外视频；
所述第二扫描模块（31）用于在所述下基板铜层（5）下方对所述下基板铜层（5）进行实时红外扫描，获得对应的第二红外视频；
所述坐标统一模块（32）用于将所述上基板铜层（4）和所述下基板铜层（5）以及所述芯片主体（2）统一在预设扫描坐标系下，并确定出所述芯片主体（2）表面上的每个第一坐标点对应的第一坐标值和所述上基板铜层（4）上表面上的每个第二坐标点对应的第二坐标值以及所述下基板铜层（5）下表面上的每个第三坐标点对应的第三坐标值；
所述第一计算模块（33）用于基于所有第一坐标值计算出所述芯片主体（2）对应的散热中心坐标值；
所述第二计算模块（34）用于基于所述第二坐标值和所述散热中心坐标值计算出对应的第一散热间距，同时，基于所述第三坐标值和所述散热中心坐标值计算出对应的第二散热间距；
所述第一追踪模块（35）用于确定出所述第二坐标点在所述第一红外视频中对应的第一追踪基准点，并基于所述第一红外视频确定出所述第一追踪基准点对应的红外温度值，基于所述第一红外视频对应的帧序列对所述第一追踪基准点对应的红外温度值进行排序获得所述第一追踪基准点对应的第一温度值变化序列，基于所述第一温度值变化序列计算出所述第一追踪基准点对应的第一降温速率；
所述第三计算模块（36）用于基于所述第一降温速率和对应的第一散热间距计算出对应的第一散热系数，将所有第二坐标点对应的第一散热系数汇总获得对应的第一散热系数集合；
所述第一判断模块（37）用于判断所述第一散热系数集合中是否存在离群点，若是，则将所述上基板铜层（4）上表面中对应的第二坐标点标记为对应的第一损坏位置并发出第一提醒信号，否则，判定所述上基板铜层（4）上表面中无损坏位置，并保持当前工作状态；
所述第二追踪模块（38）用于确定出所述第三坐标点在所述第二红外视频中对应的第二追踪基准点，并基于所述第二红外视频确定出所述第二追踪基准点对应的红外温度值，基于所述第二红外视频对应的帧序列对所述第二追踪基准点对应的红外温度值进行排序获得所述第二追踪基准点对应的第二温度值变化序列，基于所述第二温度值变化序列计算出所述第二追踪基准点对应的第二降温速率；
所述第四计算模块（39）用于基于所述第二降温速率和对应的第二散热间距计算出对应的第二散热系数，将所有第三坐标点对应的第二散热系数汇总获得对应的第二散热系数集合；
所述第二判断模块（40）用于判断所述第二散热系数集合中是否存在离群点，若是，则将所述下基板铜层（5）下表面中对应的第三坐标点标记为对应的第二损坏位置并发出第二提醒信号，否则，判定所述下基板铜层（5）下表面中无损坏位置，并保持当前工作状态。
2.根据权利要求1所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：所述侧封铜框（7）的顶部和底部均设置有卡合边（8），所述卡合边（8）由所述侧封铜框（7）弯折形成，所述卡合边（8）位于封装基板（1）的上下两侧；
所述侧封铜框（7）外侧的四角处均固定连接有安装柱（10），任意两个相邻的所述安装柱（10）之间设置一排所述散热片（9），所述安装柱（10）的上端面中部开设有螺纹孔，所述安装柱（10）的底端位于侧封铜框（7）和散热片（9）的下方；
所述封装基板（1）的上端固定连接有转接板（12），所述转接板（12）的四周分别向外凸出有安装脚（13），所述安装脚（13）上开设有螺纹孔，所述安装脚（13）与所述安装柱（10）扣合，并通过一根固定螺丝（11）插入所述螺纹孔中将所述转接板（12）与所述安装脚（13）固定连接；
所述转接板（12）底部间隔均匀设置有若干个接电凸块（14），所述接电凸块（14）与所述导电凸块（3）一一对应且实现电连接，
所述转接板（12）的上端两侧边凸出有连接块，所述连接块的上端面均匀设置有若干个引脚（15），所述引脚（15）与所述接电凸块（14）的数量一一对应设置。
3.根据权利要求1所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：所述封装基板（1）包括基板座（16），所述基板座（16）的外侧固定连接有基板盖（29），所述基板座（16）内部设置有半导体存储盒（17），所述半导体存储盒（17）内部设置有十字隔层（18），所述十字隔层（18）的顶部卡合连接有引线连接件（19），
所述引线连接件（19）包括十字卡座（20），所述十字卡座（20）卡合连接于十字隔层（18）的外侧，所述十字卡座（20）的两侧位于十字隔层（18）的顶部对称固定连接有连接臂（21），所述连接臂（21）的外侧均匀设置有接电片（22），所述连接臂（21）的顶部对称固定连接有导电柱（23）。
4.根据权利要求3所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：所述半导体存储盒（17）的顶部设置有定位板（24），所述定位板（24）底端的两侧均固定连接有挤压板（28），所述挤压板（28）的底部四周对称固定连接有米字形定位柱（25），所述半导体存储盒（17）的顶部对应所述米字形定位柱（25）开设有定位孔（26）；
所述定位板（24）的底部对应所述导电柱（23）均匀设置有导电槽（27），所述导电槽（27）的底部与所述导电柱（23）之间卡合连接，所述定位板（24）的顶部均匀设置有导电凸块（3），所述导电凸块（3）与导电槽（27）一一对应并从所述定位板（24）的上端面插装于所述导电槽（27）中。
5.根据权利要求1所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：所述电镀屏蔽层（6）包括由中部为空心区域（61）和外周为实心区域（62）组成的第一屏蔽层，所述空心区域（61）的设置用于增加空间磁场的磁阻；
所述第一屏蔽层的外侧设有第二屏蔽层，所述第二屏蔽层采用铜材质，所述第二屏蔽层与所述第一屏蔽层之间粘合连接。
6.根据权利要求5所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：所述实心区域（62）为连续不断的一体结构，或者，所述实心区域包括若干个间隔设置的实心区域单元组成。
7.根据权利要求1所述的一种具有电磁屏蔽功能的半导体封装结构，其特征在于：还包括：依次相连的温度测量模块（41）、第五计算模块（42）、曲线拟合模块（43）、第六计算模块（44）、第三判断模块（45）；
所述温度测量模块（41）均匀设置在所述散热片（9）外部；
所述温度测量模块（41）用于实时检测所述散热片（9）外对应设置位置处的实时温度值；
所述第五计算模块（42）用于将所述散热片（9）统一在所述预设扫描坐标系下，并确定出每个温度测量模块（41）设置位置处对应的第四坐标点对应的第四坐标值，基于所述第四坐标值和所述散热中心坐标值计算出对应的第三散热间距；
所述曲线拟合模块（43）用于基于所述实时温度值拟合出所述设置位置处对应的实时温度变化曲线，基于所述实时温度变化曲线的斜率拟合出对应设置位置处的温度变化速率变化曲线；
所述第六计算模块（44）用于按照预设时间间隔在所述温度变化速率变化曲线上确定出多个判断点，并基于所述温度变化速率变化曲线确定出所述判断点对应的判断值，获得对应的判断值序列，基于所述判断值序列确定出对应的判断值变化系数，基于所述第三散热间距和所述判断值变化系数计算出对应的散热表征值；
所述第三判断模块（45）用于基于所述第四坐标点对应的散热表征值获得对应的横向散热表征值序列和纵向散热表征值序列，判断所述横向散热表征值序列和所述纵向散热表征值序列中是否存在离群点，若存在，则将所述离群点对应的第四坐标点标记为对应的第三损坏位置并发出第三提醒信号，否则，判定所述散热片（9）中无损坏位置。
CN202210477591.6A 2022-05-05 2022-05-05 一种具有电磁屏蔽功能的半导体封装结构 Active CN114582838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210477591.6A CN114582838B (zh) 2022-05-05 2022-05-05 一种具有电磁屏蔽功能的半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210477591.6A CN114582838B (zh) 2022-05-05 2022-05-05 一种具有电磁屏蔽功能的半导体封装结构

Publications (2)

Publication Number Publication Date
CN114582838A CN114582838A (zh) 2022-06-03
CN114582838B true CN114582838B (zh) 2022-07-22

Family

ID=81784261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210477591.6A Active CN114582838B (zh) 2022-05-05 2022-05-05 一种具有电磁屏蔽功能的半导体封装结构

Country Status (1)

Country Link
CN (1) CN114582838B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011299A (en) * 1996-07-24 2000-01-04 Digital Equipment Corporation Apparatus to minimize integrated circuit heatsink E.M.I. radiation
JP2004289059A (ja) * 2003-03-25 2004-10-14 Denso Corp 半導体装置
CN110828424A (zh) * 2018-08-10 2020-02-21 新科金朋私人有限公司 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
CN112018055A (zh) * 2020-11-02 2020-12-01 甬矽电子(宁波)股份有限公司 电磁屏蔽散热封装结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
CN113410145A (zh) * 2021-06-21 2021-09-17 东莞记忆存储科技有限公司 六面电磁屏蔽的倒装芯片封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011299A (en) * 1996-07-24 2000-01-04 Digital Equipment Corporation Apparatus to minimize integrated circuit heatsink E.M.I. radiation
JP2004289059A (ja) * 2003-03-25 2004-10-14 Denso Corp 半導体装置
CN110828424A (zh) * 2018-08-10 2020-02-21 新科金朋私人有限公司 针对具有暴露的管芯背面的倒装芯片封装的emi屏蔽
CN112018055A (zh) * 2020-11-02 2020-12-01 甬矽电子(宁波)股份有限公司 电磁屏蔽散热封装结构及其制备方法

Also Published As

Publication number Publication date
CN114582838A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN100380636C (zh) 用于整体成型组件的热增强封装及其制造方法
US4103318A (en) Electronic multichip module
US20090230540A1 (en) High performance multi-chip flip chip package
US20030113954A1 (en) Method of making a semiconductor package having exposed metal strap
CN102097417B (zh) 一种集成功率半导体功率模块
CN112259947A (zh) 相控阵天线测试模组
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN114582838B (zh) 一种具有电磁屏蔽功能的半导体封装结构
US8253239B2 (en) Multi-chip semiconductor connector
CN201845770U (zh) 一种集成功率半导体功率模块
CN103413802A (zh) 一种大功耗芯片封装结构
CN110379784B (zh) 一种半导体封装结构
CN210052528U (zh) 存储芯片和固态硬盘
CN114628375A (zh) 一种压接式半导体子模组及模块
CN102332410A (zh) 一种芯片的封装方法及其封装结构
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
CN108133925B (zh) 一种绝缘封装大功率三极管
CN215680678U (zh) 一种高功率csp封装结构
CN220753406U (zh) 一种适用于芯片的散热结构
CN218333755U (zh) 一种高功率密度的微组装芯片电源
CN219832657U (zh) 一种叠层芯片的封装结构
CN213401098U (zh) 一种集成电路封装用多头铝线导线槽
CN218471952U (zh) 一种半桥电路以及半桥电路并联单元
CN203351588U (zh) 一种大功耗芯片封装结构
CN217849258U (zh) 一种高浪涌能力低接触热阻的大电流肖特基整流模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant