CN114579383B - 一种分时复用的智能座舱域主机测试系统 - Google Patents
一种分时复用的智能座舱域主机测试系统 Download PDFInfo
- Publication number
- CN114579383B CN114579383B CN202210479746.XA CN202210479746A CN114579383B CN 114579383 B CN114579383 B CN 114579383B CN 202210479746 A CN202210479746 A CN 202210479746A CN 114579383 B CN114579383 B CN 114579383B
- Authority
- CN
- China
- Prior art keywords
- signal
- speed switch
- gmsl
- control pin
- switch chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种分时复用的智能座舱域主机测试系统。该系统包括:多路信号拾取模块,单路信号选取模块和单路信号测试模块,多路信号拾取模块与待测的智能座舱域主机相连,用于并行的接收第一数量的GMSL信号,并将其传输至单路信号选取模块,用于传输至不同的车载显示屏;单路信号选取模块,用于依次选通一路GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出;单路信号测试模块,用于根据接收的一路GMSL信号,在测试屏中进行显示测试。本发明实施例,解决了智能座舱域主机进行显示测试时,需要大量测试屏的问题,降低了智能座舱域主机测试的成本,减少了测试屏的占用场地。
Description
技术领域
本发明涉及数据处理技术领域,尤其涉及一种分时复用的智能座舱域主机测试系统。
背景技术
目前智能座舱域主机,一机多屏联动功能发展迅速,当前一台主机需要接十个显示屏、仪表屏、中控屏、空调控制屏、副驾娱乐屏、后座屏以及后视镜显示屏等,显示屏的信号传输是从主机传输到各显示屏,并且分别对每个显示屏进行测试处理。
发明人在实现本发明的过程中,发现现有技术存在如下缺陷:一台主机有多路测试信号。因此,对信号进行测试时,需要大量的测试屏,会增加测试屏成本,并且占用较大的测试场地,测试场地也由于测试屏数量较多而变得杂乱无章。
发明内容
本发明实施例提供一种分时复用的智能座舱域主机测试系统,以解决智能座舱域主机进行显示测试时,需要大量测试屏的问题,降低了智能座舱域主机测试的成本,减少了测试屏的占用场地。
第一方面,本发明实施例提供了一种分时复用的智能座舱域主机测试系统,其中,包括:多路信号拾取模块,单路信号选取模块和单路信号测试模块,多路信号拾取模块与待测的智能座舱域主机相连;
多路信号拾取模块,包括第一数量的单路信号拾取单元,用于从智能座舱域主机并行的接收第一数量的GMSL(吉比特多媒体串行链路,Gigabit Multimedia Serial Link)信号,并将各所述GMSL信号传输至单路信号选取模块,不同所述GMSL信号用于传输至不同的车载显示屏;
单路信号选取模块,包括多个高速开关芯片,用于从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出,所述第二数量小于所述第一数量;
单路信号测试模块,包括单一测试屏,用于根据接收的一路所述GMSL信号,在所述测试屏中进行显示测试。
进一步的,所述单路信号选取模块具体包括:高速开关芯片组合网络以及选通信号控制单元;所述高速开关芯片组合网络,由多个级联单元顺次相连构成,级联单元中包括至少一个高速开关芯片,首位级联单元用于输入各所述GMSL信号,末位级联单元用于输出所述一路所述GMSL信号,后一级联单元的输入为前一级联单元的输出;所述选通信号控制单元,用于依次输出选通控制信号集,并将所述选通控制信号集发送至所述高速开关芯片组合网络中的各所述高速开关芯片,以控制所述高速开关芯片组合网络在同一时刻仅输出一路所述GMSL信号。
进一步的,所述高速开关芯片组合网络中各级联单元中包括的所述高速开关芯片的数量由所述第一数量和所述第二数量共同确定。
进一步的,所述高速开关芯片组合网络中每个级联单元中包括的所述高速开关芯
片的数量值为;其中,N为所述第一数量,B为所述第二数量,n为级联单元在从前向后
的方向上所位于的层级位置,为向上取整运算,末位级联单元中包括的所述高速开关
芯片的数量为1。
进一步的,所述选通信号控制单元中包括N选1切换开关,N为所述第一数量;所述选通信号控制单元的N个切换开关,通过预设的连接方式,与所述高速开关芯片组合网络中各所述高速开关芯片的通道切换端口相连;所述N选1切换开关,用于依次选通各所述切换开关,以控制所述高速开关芯片组合网络从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至所述单路信号测试模块。
进一步的,所述N选1切换开关为程控开关;其中,所述N选1切换开关被程控设置为每个切换开关依次选通设定时长,以在所述设定时长内对与每个切换开关匹配的一路所述GMSL信号,在所述测试屏中进行显示测试。
进一步的,所述多路信号拾取模块中的单路信号拾取单元为第一信号转换插座:所述第一信号转换插座,包括第一连接接口和第二连接接口;所述第一信号转换插座,用于通过所述第一连接接口来接收单路所述GMSL信号,并将接收的单路所述GMSL信号通过所述第二连接接口传输至所述单路信号选取模块。
进一步的,所述单路信号测试模块具体包括:信号输出单元,以及与所述信号输出单元相连的所述单一测试屏;所述信号输出单元为第二信号转换插座;所述第二信号转换插座包括第三连接接口和第四连接接口;所述第二信号转换插座,用于通过所述第三连接接口来接收所述单路信号选取模块选通的GMSL信号,并将所述选通的GMSL信号通过所述第四连接接口传输至所述单一测试屏进行屏幕显示。
进一步的,所述第一数量为10,所述第二数量为4。
进一步的,所述单路信号选取模块具体包括:依次相连的第一级联单元和第二级联单元;所述N选1切换开关为10选1切换开关;所述第一级联单元,包括第一高速开关芯片、第二高速开关芯片和第三高速开关芯片;所述第二级联单元包括第四高速开关芯片;其中,各所述高速开关芯片均包括:第一电平控制引脚、第二电平控制引脚、第一信号连接通道、第二信号连接通道、第三信号连接通道、第四信号连接通道以及信号输出通道;
所述第一高速开关芯片的第一信号连接通道与第一路GMSL信号相连,所述第一高速开关芯片的第二信号连接通道与第二路GMSL信号相连,所述第一高速开关芯片的第三信号连接通道与第三路GMSL信号相连,所述第一高速开关芯片的第四信号连接通道与第四路GMSL信号相连;所述第一高速开关芯片的第一电平控制引脚与第一切换开关的第一控制引脚相连,所述第一切换开关的第二控制引脚悬空连接;所述第一高速开关芯片的第二电平控制引脚与第二切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第二切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第三切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第三切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第四切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第四切换开关的第二控制引脚相连;
所述第二高速开关芯片的第一信号连接通道与第五路GMSL信号相连,所述第二高速开关芯片的第二信号连接通道与第六路GMSL信号相连,所述第二高速开关芯片的第三信号连接通道与第七路GMSL信号相连,所述第二高速开关芯片的第四信号连接通道与第八路GMSL信号相连;所述第二高速开关芯片的第一电平控制引脚与第五切换开关的第一控制引脚相连,所述第四高速开关芯片的第一电平控制引脚与所述第五切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第六切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第六切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第七切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第七切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第八切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第八切换开关的第二控制引脚相连;
所述第三高速开关芯片的第一信号连接通道与第九路GMSL信号相连,所述第三高速开关芯片的第二信号连接通道与第十路GMSL信号相连;所述第四高速开关芯片的第二电平控制引脚与第九切换开关的第一控制引脚相连,所述第三高速开关芯片的第一电平控制引脚与所述第九切换开关的第二控制引脚相连;所述第三高速开关芯片的第一电平控制引脚与第十切换开关的第一控制引脚相连,所述第三高速开关芯片的第二电平控制引脚与所述第十切换开关的第二控制引脚相连;
所述第四高速开关芯片的第一信号连接通道与所述第一高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第二信号连接通道与所述第二高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第三信号连接通道与所述第三高速开关芯片的信号输出通道相连,所述第一高速开关芯片的信号输出通道与所述单路信号测试模块相连。
本发明实施例所提供的技术方案,分时复用的智能座舱域主机测试系统通过多路信号拾取模块,单路信号选取模块和单路信号测试模块,多路信号拾取模块与待测的智能座舱域主机相连来构成。多路信号拾取模块,用于从智能座舱域主机并行的接收第一数量的GMSL信号,并将其传输至单路信号选取模块,用于传输至不同的车载显示屏;单路信号选取模块,用于依次选通一路GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出;单路信号测试模块,用于根据接收的一路GMSL信号,在测试屏中进行显示测试。本发明实施例,解决了智能座舱域主机进行显示测试时,需要大量测试屏的问题,降低了智能座舱域主机测试的成本,减少了测试屏的占用场地。
附图说明
图1是本发明实施例一提供的一种分时复用的智能座舱域主机测试系统的结构示意图;
图2是本发明实施例二提供的一种分时复用的智能座舱域主机测试系统中具体应用场景的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
本发明实施例的说明书和权利要求书及附图中的术语“第一”和“第二”等是用于区别不同的对象,而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有设定于已列出的步骤或单元,而是可包括没有列出的步骤或单元。
实施例一
图1为本发明实施例一提供的一种分时复用的智能座舱域主机测试系统的结构示意图,本实施例可适用于对智能座舱域主机进行显示测试时,需要使用大量测试屏的情况,如图1所示,该系统可以包括:多路信号拾取模块110,单路信号选取模块120和单路信号测试模块130,多路信号拾取模块与待测的智能座舱域主机相连。
多路信号拾取模块110,包括第一数量的单路信号拾取单元,用于从智能座舱域主机并行的接收第一数量的GMSL信号,并将各所述GMSL信号传输至单路信号选取模块,不同所述GMSL信号用于传输至不同的车载显示屏;
单路信号选取模块120,包括多个高速开关芯片,用于从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出,所述第二数量小于所述第一数量;
单路信号测试模块130,包括单一测试屏,用于根据接收的一路所述GMSL信号,在所述测试屏中进行显示测试。
其中,多路信号拾取模块可以是用于接收智能座舱域主机传输来的多路GMSL信号的模块,还可以用于将接收到的多路GMSL信号传输至下一个模块。单路信号拾取单元可以是用于接收一路GMSL信号的单元,通过多个单路信号拾取单元来接收多路GMSL信号。吉比特多媒体串行链路是一种高速串行接口,适用于音频、视频和控制信号的传输。
单路信号选取模块可以由多个高速开关芯片构成,用于从接收到的多路GMSL信号依次选取一路GMSL信号输出的模块。高速开关芯片可以是用于进行GMSL信号选取的开关芯片,可以与多路信号拾取模块和单路信号测试模块相连。
单路信号测试模块可以是用于接收单路信号选取模块所输出选取的一路GMSL信号,并将该信号输出至测试屏中进行信号显示测试。
示例性的,假设多路信号拾取模块从智能座舱域主机并行的接收十路GMSL信号,分别将十路GMSL信号传输至各单路信号选取模块。在单路信号选取模块中,从十路GMSL信号依次选取一路GMSL信号,并将选取的这路GMSL信号传输至单路信号测试模块中。在单路信号测试模块中,接收这路GMSL信号,并将接收到的这路GMSL信号在测试屏中进行显示测试。进一步的,根据需求从这十路GMSL信号选取下一路目标GMSL信号,进行传输并测试。
可选的,所述单路信号选取模块具体包括:高速开关芯片组合网络以及选通信号控制单元;所述高速开关芯片组合网络,由多个级联单元顺次相连构成,级联单元中包括至少一个高速开关芯片,首位级联单元用于输入各所述GMSL信号,末位级联单元用于输出所述一路所述GMSL信号,后一级联单元的输入为前一级联单元的输出;所述选通信号控制单元,用于依次输出选通控制信号集,并将所述选通控制信号集发送至所述高速开关芯片组合网络中的各所述高速开关芯片,以控制所述高速开关芯片组合网络在同一时刻仅输出一路所述GMSL信号。
其中,高速开关芯片组合网络可以是由多个高速开关芯片进行级联,组合得到的网络,用于接收多路GMSL信号,输出选择的一路GMSL信号。选通信号控制单元可以是控制高速开关芯片组合网络在一个时刻只能有一路GMSL信号进行输出。首位级联单元可以是一个高速开关芯片,用于输入多路GMSL信号。末位级联单元可以是一个高速开关芯片,用于与多个首位级联单元相连,接收各首位级联单元输出的GMSL信号,并选择输出一路GMSL信号。选通控制信号集可以是用于确定选择具体哪一路GMSL信号。
示例性的,假设高速开关芯片组合网络中有三个首位级联单元和一个末位级联单元,三个首位级联单元分别与这一个末位级联单元进行级联。三个首位级联单元分别用于接收多路信号拾取模块输出的多路GMSL信号,并将各自接收到的GMSL信号输入至末位级联单元,末位级联单元将一路GMSL信号进行输出。其中,具体输出哪路GMSL信号,由选通信号控制单元中的选通控制信号集来决定。
这样设置的好处在于:通过高速开关芯片组合网络和选通信号控制单元来共同组成单路信号选取模块,可以更加准确地确定选取的GMSL信号,并将其输出,通过高速开关芯片组合网络的设置可以使得选取过程更加简洁便利,从而能够减少测试屏的数量,也增加了测试的效率、准确率和可靠性。
可选的,所述高速开关芯片组合网络中各级联单元中包括的所述高速开关芯片的数量由所述第一数量和所述第二数量共同确定。
其中,第一数量可以是指从智能座舱域主机并行的接收GMSL信号的数量。第二数量可以是指每个首位级联单元对应的高速开关芯片所关联的GMSL信号的数量。
示例性的,假设从智能座舱域主机并行的接收GMSL信号的数量为10,每个首位级联单元对应的高速开关芯片所关联的GMSL信号的数量为4,也即第一数量为10,第二数量为4,可以通过第一数量和第二数量来确定高速开关芯片的数量。
这样设置的好处在于:通过由第一数量和第二数量来共同确定高速开关芯片的数量,这样可以使得更加合理化的对多个高速开关芯片进行级联,从而最大程度的进行多路GMSL信号的传输。
可选的,所述高速开关芯片组合网络中每个级联单元中包括的所述高速开关芯片
的数量值为;其中,N为所述第一数量,B为所述第二数量,n为级联单元在从前向后的
方向上所位于的层级位置,为向上取整运算,末位级联单元中包括的所述高速开关芯
片的数量为1。
续前例,第一数量为10,第二数量为4,也即N为10,B为4。由于n为级联单元在从前
向后的方向上所位于的层级位置。当n=1时,为第一级联单元,根据,由于3大
于1,因此继续计算。当n=2时,为第二级联单元,根据,因此可以确定高速开关
芯片组合网络为两级级联,通过计算得出,首位级联单元对应的高速开关芯片的数量为3,
末位级联单元对应的高速开关芯片的数量为1。
具体的,该方法可适用于高速开关芯片组合网络为多级级联的情况。
这样设置的好处在于:通过第一数量、第二数量和级联单元在从前向后的方向上所位于的层级位置,根据公式可以计算出首位级联单元所包含的高速开关芯片的数量,以及末位级联单元所包含的高速开关芯片的数量。这样可以最优化地确定每一级联单元分别对应的高速开关芯片的数量,可以节省高速开关芯片,从而节省成本,也可以提高智能座舱域主机测试的效率。
可选的,所述选通信号控制单元中包括N选1切换开关,N为所述第一数量;所述选通信号控制单元的N个切换开关,通过预设的连接方式,与所述高速开关芯片组合网络中各所述高速开关芯片的通道切换端口相连;所述N选1切换开关,用于依次选通各所述切换开关,以控制所述高速开关芯片组合网络从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至所述单路信号测试模块。
其中,N选1切换开关可以是在N个开关选择1个开关,进行该开关所对应的一路GMSL信号的传输。通道切换端口为N选1切换开关与首位级联单元相连的端口。
续前例,假设N为10,由于首位级联单元对应的高速开关芯片的数量为3,则假设分别设置为高速开关芯片1、高速开关芯片2和高速开关芯片3;末位级联单元对应的高速开关芯片的数量为1,则假设设置为高速开关芯片4。假设高速开关芯片1上的通道切换端口分别与N选1切换开关中的开关1、开关2、开关3和开关4相连,高速开关芯片2上的通道切换端口分别与N选1切换开关中的开关5、开关6、开关7和开关8相连,高速开关芯片3上的通道切换端口分别与N选1切换开关中的开关9和开关10相连。当选择开关1时,将开关1所在通道上的一路GMSL信号输出至单路信号测试模块。
这样设置的好处在于,通过N选1切换开关的设置,能够更加便利准确地进行GMSL信号的传输,提高了信号传输的准确率和可靠性,从而进行智能座舱域主机的测试时,能够降低了智能座舱域主机测试的成本。
可选的,所述N选1切换开关为程控开关;其中,所述N选1切换开关被程控设置为每个切换开关依次选通设定时长,以在所述设定时长内对与每个切换开关匹配的一路所述GMSL信号,在所述测试屏中进行显示测试。
其中,程控开关可以是按照预先设置的时长和顺序,依次打开相应的线路或电器的开关。
续前例,假设设置N选1切换开关所关联的程控开关为每1s打开一个切换开关,在第1s打开开关1,第2s打开开关2,第3s打开开关3。因此,在第1s打开开关1,将开关1匹配的GMSL信号传输在测试屏中,并进行显示测试。在第2s打开开关2,将开关2匹配的GMSL信号传输在测试屏中,并进行显示测试。在第3s打开开关3,将开关3匹配的GMSL信号传输在测试屏中,并进行显示测试。
这样设置的好处在于:可以通过程控开关的设置,按照设置的周期进行相应开关的打开,以及GMSL信号的传输。这样可以GMSL信号传输更加程序化,能够合理地传输至测试屏进行信号的显示测试,从而提高了智能座舱域主机的测试的效率。
可选的,所述多路信号拾取模块中的单路信号拾取单元为第一信号转换插座:所述第一信号转换插座,包括第一连接接口和第二连接接口;所述第一信号转换插座,用于通过所述第一连接接口来接收单路所述GMSL信号,并将接收的单路所述GMSL信号通过所述第二连接接口传输至所述单路信号选取模块。
其中,第一信号转换插座可以是进行GMSL信号的接收和输出的连接插座,具体的,第一信号转换插座可以是Faker插座。Faker插座是一种用于接收GMSL信号的连接插座。第一连接接口可以是用于接收GMSL信号的连接接口。第二连接接口可以是用于输出GMSL信号的连接接口。
这样设置的好处在于:通过第一信号转换插座来进行GMSL信号的接收和输出,这样可以高保真的接收和传输GMSL信号,减少GMSL信号在传输过程中的损耗,从而使得在智能座舱域主机进行GMSL信号的测试更加准确,从而增加了信号测试的可靠性。
可选的,所述单路信号测试模块具体包括:信号输出单元,以及与所述信号输出单元相连的所述单一测试屏;所述信号输出单元为第二信号转换插座;所述第二信号转换插座包括第三连接接口和第四连接接口;所述第二信号转换插座,用于通过所述第三连接接口来接收所述单路信号选取模块选通的GMSL信号,并将所述选通的GMSL信号通过所述第四连接接口传输至所述单一测试屏进行屏幕显示。
其中,信号输出单元可以是将接收到的GMSL信号,传输至测试屏中进行显示测试。第二信号转换插座可以是进行单路信号选取模块选通的GMSL信号的接收,以及将其输出至单一测试屏进行屏幕显示的连接插座。第三连接接口可以是接收单路信号选取模块选通的GMSL信号的连接接口。第四连接接口可以是将GMSL信号传输至单一测试屏的连接接口。
这样设置的好处在于:通过第二信号转换插座进行单路信号选取模块选通的GMSL信号的接收,以及将接收到的GMSL信号输出至单一测试屏进行屏幕显示,这样可以高保真的接收来自于单路信号选取模块选通的GMSL信号,并且将GMSL信号传输至单一测试屏,减少GMSL信号在传输过程中的损耗,从而使得在智能座舱域主机进行GMSL信号的测试更加准确,从而增加了信号测试的可靠性。
本发明实施例所提供的技术方案,分时复用的智能座舱域主机测试系统通过多路信号拾取模块,单路信号选取模块和单路信号测试模块,多路信号拾取模块与待测的智能座舱域主机相连来构成。多路信号拾取模块,用于从智能座舱域主机并行的接收第一数量的GMSL信号,并将其传输至单路信号选取模块,用于传输至不同的车载显示屏;单路信号选取模块,用于依次选通一路GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出;单路信号测试模块,用于根据接收的一路GMSL信号,在测试屏中进行显示测试。本发明实施例,解决了智能座舱域主机进行显示测试时,需要大量测试屏的问题,降低了智能座舱域主机测试的成本,减少了测试屏的占用场地。
实施例二
图2是本发明实施例二中的一种分时复用的智能座舱域主机测试系统中具体应用场景的结构示意图,本实施例是对上述各技术方案的进一步细化,本实施例中的技术方案可以与上述一个或者多个实施例中的各个可选方案结合。
所述分时复用的智能座舱域主机测试系统可以包括:多路信号拾取模块110,单路信号选取模块120和单路信号测试模块130,多路信号拾取模块与待测的智能座舱域主机相连。
多路信号拾取模块110包括10个单路信号拾取单元,分别设置为IN1、IN2、IN3、IN4、IN5、IN6、IN7、IN8、IN9和IN10。
单路信号选取模块120包括4个高速开关芯片。首位级联单元包括3个高速开关芯片,分别设置为U2、U3和U4;末位级联单元包括1个高速开关芯片,设置为U1。
单路信号测试模块130包括信号输出单元,设置为JP2。
可选的,所述第一数量为10,所述第二数量为4。
具体的,通过10个单路信号拾取单元IN1、IN2、IN3、IN4、IN5、IN6、IN7、IN8、IN9和IN10分别获取一路GMSL信号,总共十路GMSL信号。进一步的,由于第二数量为4,所以高速开关芯片U2分别连接了单路信号拾取单元IN1、IN2、IN3和IN4;高速开关芯片U3分别连接了单路信号拾取单元IN5、IN6、IN7和IN8;高速开关芯片U4分别连接了单路信号拾取单元IN9和IN10。
可选的,所述单路信号选取模块具体包括:依次相连的第一级联单元和第二级联单元;所述N选1切换开关为10选1切换开关;所述第一级联单元,包括第一高速开关芯片、第二高速开关芯片和第三高速开关芯片;所述第二级联单元包括第四高速开关芯片;
其中,各所述高速开关芯片均包括:第一电平控制引脚、第二电平控制引脚、第一信号连接通道、第二信号连接通道、第三信号连接通道、第四信号连接通道以及信号输出通道;
所述第一高速开关芯片的第一信号连接通道与第一路GMSL信号相连,所述第一高速开关芯片的第二信号连接通道与第二路GMSL信号相连,所述第一高速开关芯片的第三信号连接通道与第三路GMSL信号相连,所述第一高速开关芯片的第四信号连接通道与第四路GMSL信号相连;所述第一高速开关芯片的第一电平控制引脚与第一切换开关的第一控制引脚相连,所述第一切换开关的第二控制引脚悬空连接;所述第一高速开关芯片的第二电平控制引脚与第二切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第二切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第三切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第三切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第四切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第四切换开关的第二控制引脚相连;
所述第二高速开关芯片的第一信号连接通道与第五路GMSL信号相连,所述第二高速开关芯片的第二信号连接通道与第六路GMSL信号相连,所述第二高速开关芯片的第三信号连接通道与第七路GMSL信号相连,所述第二高速开关芯片的第四信号连接通道与第八路GMSL信号相连;所述第二高速开关芯片的第一电平控制引脚与第五切换开关的第一控制引脚相连,所述第四高速开关芯片的第一电平控制引脚与所述第五切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第六切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第六切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第七切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第七切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第八切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第八切换开关的第二控制引脚相连;
所述第三高速开关芯片的第一信号连接通道与第九路GMSL信号相连,所述第三高速开关芯片的第二信号连接通道与第十路GMSL信号相连;所述第四高速开关芯片的第二电平控制引脚与第九切换开关的第一控制引脚相连,所述第三高速开关芯片的第一电平控制引脚与所述第九切换开关的第二控制引脚相连;所述第三高速开关芯片的第一电平控制引脚与第十切换开关的第一控制引脚相连,所述第三高速开关芯片的第二电平控制引脚与所述第十切换开关的第二控制引脚相连;
所述第四高速开关芯片的第一信号连接通道与所述第一高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第二信号连接通道与所述第二高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第三信号连接通道与所述第三高速开关芯片的信号输出通道相连,所述第一高速开关芯片的信号输出通道与所述单路信号测试模块相连。
其中,第一级联单元可以是与多路信号拾取模块相连的单元,可以包括第一高速开关芯片、第二高速开关芯片和第三高速开关芯片,第二级联单元可以是第一级联单元的输出相连、与单路信号测试模块的输入相连的单元,可以包括第四高速开关芯片。
具体的,第一高速开关芯片可以是第一级联单元中的一个开关芯片,在图2中为U2。第二高速开关芯片为U3,第三高速开关芯片为U4。第四高速开关芯片为是第二级联单元中的一个开关芯片,为U1。
其中,第一电平控制引脚可以是高速开关芯片上的第一引脚,可以分为高电平和低电平,可以设置高电平为1,低电平为0。第二电平控制引脚可以是高速开关芯片上的第二引脚,可以分为高电平和低电平,可以设置高电平为1,低电平为0。在高速开关芯片中,通过第一电平控制引脚和第二电平控制引脚共同确定切换开关的选择。
其中,第一信号连接通道、第二信号连接通道、第三信号连接通道和第四信号连接通道可以是在高速开关芯片上,用于连接输入GMSL信号的通道。信号输出通道可以是在高速开关芯片上,用于输出GMSL信号的通道。
进一步的,第一切换开关是用于控制传输GMSL信号,当第一切换开关打开时,第一切换开关所对应的第一路GMSL信号相连可以进行传输;当第一切换开关关闭时,第一切换开关所对应的第一路GMSL信号相连不可以进行传输。
同理,第二切换开关、第三切换开关、第四切换开关、第五切换开关、第六切换开关、第七切换开关、第八切换开关、第九切换开关和第十切换开关分别对应第二路GMSL信号、第三路GMSL信号、第四路GMSL信号、第五路GMSL信号、第六路GMSL信号、第七路GMSL信号、第八路GMSL信号、第九路GMSL信号和第十路GMSL信号,根据切换开关的打开或者关闭,来进行相应的GMSL信号的传输和不传输。
具体的,在图2中,第一切换开关为SW1、第二切换开关为SW2、第三切换开关为SW3、第四切换开关为SW4、第五切换开关为SW5、第六切换开关为SW6、第七切换开关为SW7、第八切换开关为SW8、第九切换开关为SW9和第十切换开关为SW10。
示例性的,在图2中,第一高速开关芯片U2的第一信号连接通道RF1与第一路GMSL信号相连,第一高速开关芯片U2的第二信号连接通道RF2与第二路GMSL信号相连,第一高速开关芯片U2的第三信号连接通道RF3与第三路GMSL信号相连,第一高速开关芯片U2的第四信号连接通道RF4与第四路GMSL信号相连;第一高速开关芯片U2的第一电平控制引脚U2-A与第一切换开关SW1的第一控制引脚1相连,第一切换开关SW1的第二控制引脚4悬空连接;第一高速开关芯片U2的第二电平控制引脚U2-B与第二切换开关SW2的第一控制引脚7相连,第一高速开关芯片U2的第一电平控制引脚U2-A与第二切换开关SW2的第二控制引脚10相连;第一高速开关芯片U2的第二电平控制引脚U2-B与第三切换开关SW3的第一控制引脚13相连,第一高速开关芯片U2的第一电平控制引脚U2-A与第三切换开关SW3的第二控制引脚16相连;第一高速开关芯片U2的第二电平控制引脚U2-B与第四切换开关SW4的第一控制引脚19相连,第一高速开关芯片U2的第一电平控制引脚U2-A与第四切换开关SW4的第二控制引脚22相连。
第二高速开关芯片U3的第一信号连接通道RF1与第五路GMSL信号相连,第二高速开关芯片U3的第二信号连接通道RF2与第六路GMSL信号相连,第二高速开关芯片U3的第三信号连接通道RF3与第七路GMSL信号相连,第二高速开关芯片U3的第四信号连接通道RF4与第八路GMSL信号相连;第二高速开关芯片U3的第一电平控制引脚U3-A与第五切换开关SW5的第一控制引脚25相连,第四高速开关芯片U1的第一电平控制引脚U1-A1与第五切换开关SW5的第二控制引脚28相连;第二高速开关芯片U3的第一电平控制引脚U3-A与第六切换开关SW6的第一控制引脚31相连,第二高速开关芯片U3的第二电平控制引脚U3-B与第六切换开关SW6的第二控制引脚34相连;第二高速开关芯片U3的第一电平控制引脚U3-A与第七切换开关SW7的第一控制引脚37相连,第二高速开关芯片U3的第二电平控制引脚U3-B与第七切换开关SW7的第二控制引脚40相连;第二高速开关芯片U3的第一电平控制引脚U3-A与第八切换开关SW8的第一控制引脚43相连,第二高速开关芯片U3的第二电平控制引脚U3-B与第八切换开关SW8的第二控制引脚46相连。
第三高速开关芯片U4的第一信号连接通道RF1与第九路GMSL信号相连,第三高速开关芯片U4的第二信号连接通道RF2与第十路GMSL信号相连;第四高速开关芯片U1的第二电平控制引脚U1-B1与第九切换开关SW9的第一控制引脚49相连,第三高速开关芯片U4的第一电平控制引脚U4-A与第九切换开关SW9的第二控制引脚52相连;第三高速开关芯片U4的第一电平控制引脚U4-A与第十切换开关SW10的第一控制引脚55相连,第三高速开关芯片U4的第二电平控制引脚U4-B与第十切换开关SW10的第二控制引脚58相连。
第四高速开关芯片U1的第一信号连接通道RF1与第一高速开关芯片U2的信号输出通道RFC相连,第四高速开关芯片U1的第二信号连接通道RF2与第二高速开关芯片U3的信号输出通道RFC相连,第四高速开关芯片U1的第三信号连接通道RF3与第三高速开关芯片U4的信号输出通道RFC相连,第一高速开关芯片U1的信号输出通道RFC与单路信号测试模块JP2相连。
如下表1所示,为切换开关和各高速开关芯片的电平控制引脚的关系表。
在表中,9脚对应的是各高速开关芯片的第二电平控制引脚,10脚对应的是各高速开关芯片的第一电平控制引脚。
具体的,当按下第一切换开关SW1,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,第一高速开关芯片U2的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,选取第一路GMSL信号。
表1
当按下第二切换开关SW2,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,第一高速开关芯片U2的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,选取第二路GMSL信号。
当按下第三切换开关SW3,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,第一高速开关芯片U2的第一电平控制引脚为低电平0,第二电平控制引脚为高电平1,选取第三路GMSL信号。
当按下第四切换开关SW4,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,第一高速开关芯片U2的第一电平控制引脚为高电平1,第二电平控制引脚为高电平1,选取第四路GMSL信号。
当按下第五切换开关SW5,第四高速开关芯片U1的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,第二高速开关芯片U3的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,选取第五路GMSL信号。
当按下第六切换开关SW6,第四高速开关芯片U1的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,第二高速开关芯片U3的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,选取第六路GMSL信号。
当按下第七切换开关SW7,第四高速开关芯片U1的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,第二高速开关芯片U3的第一电平控制引脚为低电平0,第二电平控制引脚为高电平1,选取第七路GMSL信号。
当按下第八切换开关SW8,第四高速开关芯片U1的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,第二高速开关芯片U3的第一电平控制引脚为高电平1,第二电平控制引脚为高电平1,选取第八路GMSL信号。
当按下第九切换开关SW9,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为高电平1,第三高速开关芯片U4的第一电平控制引脚为低电平0,第二电平控制引脚为低电平0,选取第九路GMSL信号。
当按下第十切换开关SW10,第四高速开关芯片U1的第一电平控制引脚为低电平0,第二电平控制引脚为高电平1,第三高速开关芯片U4的第一电平控制引脚为高电平1,第二电平控制引脚为低电平0,选取第十路GMSL信号。
本发明实施例所提供的技术方案,智能座舱域主机的测试系统通过多路信号拾取模块接收十路GMSL信号,每个高速开关芯片最多接收四路GMSL信号,来确定各模块引脚的连接关系。可以更加具体地解决在十路GMSL信号选取一路GMSL信号的情况,从而可以降低测试屏的使用,进一步的降低了智能座舱域主机测试的成本,提高了信号测试的准确度,提高了测试结果的可靠性。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种分时复用的智能座舱域主机测试系统,其特征在于,包括多路信号拾取模块,单路信号选取模块和单路信号测试模块,多路信号拾取模块与待测的智能座舱域主机相连;
多路信号拾取模块,包括第一数量的单路信号拾取单元,用于从智能座舱域主机并行接收第一数量的吉比特多媒体串行链路GMSL信号,并将各所述GMSL信号传输至单路信号选取模块,不同所述GMSL信号用于传输至不同的车载显示屏;
单路信号选取模块,包括多个高速开关芯片,用于从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至单路信号测试模块,每个高速开关芯片用于从第二数量的输出信号中选通一路信号进行输出,所述第二数量小于所述第一数量;
单路信号测试模块,包括单一测试屏,用于根据接收的一路所述GMSL信号,在所述测试屏中进行显示测试;
其中,所述单路信号选取模块具体包括:高速开关芯片组合网络以及选通信号控制单元;
所述高速开关芯片组合网络,由多个级联单元顺次相连构成,级联单元中包括至少一个高速开关芯片,首位级联单元用于输入各所述GMSL信号,末位级联单元用于输出所述一路所述GMSL信号,后一级联单元的输入为前一级联单元的输出;
所述选通信号控制单元,用于依次输出选通控制信号集,并将所述选通控制信号集发送至所述高速开关芯片组合网络中的各所述高速开关芯片,以控制所述高速开关芯片组合网络在同一时刻仅输出一路所述GMSL信号。
2.根据权利要求1所述的测试系统,其特征在于,所述高速开关芯片组合网络中各级联单元中包括的所述高速开关芯片的数量由所述第一数量和所述第二数量共同确定。
4.根据权利要求1所述的测试系统,其特征在于,所述选通信号控制单元中包括N选1切换开关,N为所述第一数量;所述选通信号控制单元的N个切换开关,通过预设的连接方式,与所述高速开关芯片组合网络中各所述高速开关芯片的通道切换端口相连;
所述N选1切换开关,用于依次选通各所述切换开关,以控制所述高速开关芯片组合网络从所述第一数量的GMSL信号依次选通一路所述GMSL信号输出至所述单路信号测试模块。
5.根据权利要求4所述的测试系统,其特征在于,所述N选1切换开关为程控开关;
其中,所述N选1切换开关被程控设置为每个切换开关依次选通设定时长,以在所述设定时长内对与每个切换开关匹配的一路所述GMSL信号,在所述测试屏中进行显示测试。
6.根据权利要求1所述的测试系统,其特征在于,所述多路信号拾取模块中的单路信号拾取单元为第一信号转换插座:所述第一信号转换插座,包括第一连接接口和第二连接接口;
所述第一信号转换插座,用于通过所述第一连接接口来接收单路所述GMSL信号,并将接收的单路所述GMSL信号通过所述第二连接接口传输至所述单路信号选取模块。
7.根据权利要求1所述的测试系统,其特征在于,所述单路信号测试模块具体包括:
信号输出单元,以及与所述信号输出单元相连的所述单一测试屏;
所述信号输出单元为第二信号转换插座;
所述第二信号转换插座包括第三连接接口和第四连接接口;
所述第二信号转换插座,用于通过所述第三连接接口来接收所述单路信号选取模块选通的GMSL信号,并将所述选通的GMSL信号通过所述第四连接接口传输至所述单一测试屏进行屏幕显示。
8.根据权利要求4或5所述的测试系统,其特征在于,所述第一数量为10,所述第二数量为4。
9.根据权利要求8所述的测试系统,其特征在于,所述单路信号选取模块具体包括:依次相连的第一级联单元和第二级联单元;所述N选1切换开关为10选1切换开关;
所述第一级联单元,包括第一高速开关芯片、第二高速开关芯片和第三高速开关芯片;所述第二级联单元包括第四高速开关芯片;
其中,各所述高速开关芯片均包括:第一电平控制引脚、第二电平控制引脚、第一信号连接通道、第二信号连接通道、第三信号连接通道、第四信号连接通道以及信号输出通道;
所述第一高速开关芯片的第一信号连接通道与第一路GMSL信号相连,所述第一高速开关芯片的第二信号连接通道与第二路GMSL信号相连,所述第一高速开关芯片的第三信号连接通道与第三路GMSL信号相连,所述第一高速开关芯片的第四信号连接通道与第四路GMSL信号相连;所述第一高速开关芯片的第一电平控制引脚与第一切换开关的第一控制引脚相连,所述第一切换开关的第二控制引脚悬空连接;所述第一高速开关芯片的第二电平控制引脚与第二切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第二切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第三切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第三切换开关的第二控制引脚相连;所述第一高速开关芯片的第二电平控制引脚与第四切换开关的第一控制引脚相连,所述第一高速开关芯片的第一电平控制引脚与所述第四切换开关的第二控制引脚相连;
所述第二高速开关芯片的第一信号连接通道与第五路GMSL信号相连,所述第二高速开关芯片的第二信号连接通道与第六路GMSL信号相连,所述第二高速开关芯片的第三信号连接通道与第七路GMSL信号相连,所述第二高速开关芯片的第四信号连接通道与第八路GMSL信号相连;所述第二高速开关芯片的第一电平控制引脚与第五切换开关的第一控制引脚相连,所述第四高速开关芯片的第一电平控制引脚与所述第五切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第六切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第六切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第七切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第七切换开关的第二控制引脚相连;所述第二高速开关芯片的第一电平控制引脚与第八切换开关的第一控制引脚相连,所述第二高速开关芯片的第二电平控制引脚与所述第八切换开关的第二控制引脚相连;
所述第三高速开关芯片的第一信号连接通道与第九路GMSL信号相连,所述第三高速开关芯片的第二信号连接通道与第十路GMSL信号相连;所述第四高速开关芯片的第二电平控制引脚与第九切换开关的第一控制引脚相连,所述第三高速开关芯片的第一电平控制引脚与所述第九切换开关的第二控制引脚相连;所述第三高速开关芯片的第一电平控制引脚与第十切换开关的第一控制引脚相连,所述第三高速开关芯片的第二电平控制引脚与所述第十切换开关的第二控制引脚相连;
所述第四高速开关芯片的第一信号连接通道与所述第一高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第二信号连接通道与所述第二高速开关芯片的信号输出通道相连,所述第四高速开关芯片的第三信号连接通道与所述第三高速开关芯片的信号输出通道相连,所述第一高速开关芯片的信号输出通道与所述单路信号测试模块相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210479746.XA CN114579383B (zh) | 2022-05-05 | 2022-05-05 | 一种分时复用的智能座舱域主机测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210479746.XA CN114579383B (zh) | 2022-05-05 | 2022-05-05 | 一种分时复用的智能座舱域主机测试系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114579383A CN114579383A (zh) | 2022-06-03 |
CN114579383B true CN114579383B (zh) | 2022-08-05 |
Family
ID=81785317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210479746.XA Active CN114579383B (zh) | 2022-05-05 | 2022-05-05 | 一种分时复用的智能座舱域主机测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114579383B (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101282443B (zh) * | 2007-04-05 | 2010-09-29 | 青岛海信电器股份有限公司 | 多路信号源接口的自动选通电路 |
US8301812B1 (en) * | 2011-03-24 | 2012-10-30 | Emc Corporation | Techniques for performing host path detection verification |
CN209821620U (zh) * | 2019-04-10 | 2019-12-20 | 武汉格罗夫氢能汽车有限公司 | 一种智能座舱域控制器 |
CN111741564A (zh) * | 2020-07-13 | 2020-10-02 | 深圳市洲明科技股份有限公司 | 一种led模组驱动信号控制装置及led箱体 |
CN214174564U (zh) * | 2020-12-31 | 2021-09-10 | 浙江地芯引力科技有限公司 | 一种信号选通装置、芯片测试装置 |
CN114218029A (zh) * | 2021-12-20 | 2022-03-22 | 北京计算机技术及应用研究所 | 一种一对多弹上计算机测试系统 |
-
2022
- 2022-05-05 CN CN202210479746.XA patent/CN114579383B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN114579383A (zh) | 2022-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0164495B1 (en) | Duplex cross-point switch | |
CN100449966C (zh) | 一种用于多光口设备测试的光开关切换装置 | |
JP3803250B2 (ja) | バスマスター切換ユニット | |
CN114579383B (zh) | 一种分时复用的智能座舱域主机测试系统 | |
US5471539A (en) | Edit select switch for monitor source select | |
CN114640406B (zh) | 一种多通道射频收发机自动化测试装置及方法 | |
US4682144A (en) | Light transmission system for trains | |
CN114710660B (zh) | 一种智能座舱和自动驾驶域的摄像头测试系统 | |
JP2002323536A (ja) | マルチチャネル半導体テストシステム | |
US10256821B2 (en) | Dual function analog or digital input/output buffer | |
US4978953A (en) | Device for monitoring multiple digital data channels | |
JP3275960B2 (ja) | Lan間接続装置におけるlanアナライザ接続方法と装置 | |
US5117419A (en) | System for controlling data transmission and reception in a network | |
CN110781103A (zh) | 一种pxi总线开关模块控制系统及方法 | |
CN109474501A (zh) | 交换机测试装置及方法 | |
CN216213169U (zh) | 一种多维多通道开关矩阵系统 | |
JPS5862949A (ja) | デ−タ回線の2重化方式 | |
CN117452195A (zh) | 一种适用于边界扫描任意链的测试系统及方法 | |
US5689399A (en) | Versatile switching module | |
JPH08204720A (ja) | Atm交換装置および通話路導通試験方法 | |
US3985969A (en) | Simulated communications system | |
JPS61123960A (ja) | 擬似入出力装置制御方式 | |
JP4941746B2 (ja) | Rfソース・レシーバとその自己診断装置 | |
JPH02166859A (ja) | フレキシブルマルチジャンクション方式 | |
CN109343387A (zh) | 数据通讯方法、装置、设备及空调 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |