CN114578119B - 基于并联SiC MOSFET动静态参数影响下的电流测量系统 - Google Patents

基于并联SiC MOSFET动静态参数影响下的电流测量系统 Download PDF

Info

Publication number
CN114578119B
CN114578119B CN202210322334.5A CN202210322334A CN114578119B CN 114578119 B CN114578119 B CN 114578119B CN 202210322334 A CN202210322334 A CN 202210322334A CN 114578119 B CN114578119 B CN 114578119B
Authority
CN
China
Prior art keywords
circuit
driving
parallel
pin
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210322334.5A
Other languages
English (en)
Other versions
CN114578119A (zh
Inventor
赵爽
王琛
韩亮亮
王佳宁
丁立健
李贺龙
杨之青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202210322334.5A priority Critical patent/CN114578119B/zh
Publication of CN114578119A publication Critical patent/CN114578119A/zh
Application granted granted Critical
Publication of CN114578119B publication Critical patent/CN114578119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)

Abstract

本发明公开了一种基于并联SiCMOSFET动静态参数影响下的电流测量系统，包括：功率电路、驱动电路和驱动供电电路，其中，功率电路由直流母线侧电路和测量器件电路组成；驱动电路分为两部分完全相同的上半桥驱动电路和下半桥驱动电路；驱动供电电路由电压Vd发生电路和驱动供电主电路组成。本发明能解决SiCMOSFET器件由于静态参数分散性，功率回路、驱动电路以及封装结构的寄生参数具有不对称性导致并联器件之间出现的电流不平衡现象，并能通过并联SiCMOSFET来扩大电流容量以达到设计要求。

Description

基于并联SiC MOSFET动静态参数影响下的电流测量系统
技术领域
本发明涉及功率半导体器件测试技术领域，具体的说是一种测量并联SiC MOSFET动静态参数影响电流分布的系统。
背景技术
随着大功率应用以及高精度设备的普及，Si MOSFET已经不能满足这种需求，SiCMOSFET器件具有临界击穿场强高、热传导性好、导通电阻小、电子饱和速度更高等优点，因此在电力电子领域中越来越备受瞩目，然而，为了满足大功率应用，单芯片SiC MOSFET器件不能满足其需求，而大电流的功率半导体模块通常造价更高，因此，一般通过并联SiCMOSFET来扩大电流容量以达到设计要求。但由于SiC MOSFET器件的静态参数具有分散性，功率回路、驱动电路以及封装结构的寄生参数具有不对称性，会导致并联器件之间的电流出现不平衡现象，因此，研究动静态参数对并联MOSFET电流分布影响，从而进行改进设计来减少电流的不均衡度十分有必要。
发明内容
本发明是为了解决上述现有技术存在的不足之处，提出一种基于并联SiC MOSFET动静态参数影响下的电流测量系统，以期能达到减少并联器件之间出现的电流不平衡现象，从而能通过并联SiC MOSFET来扩大电流容量以达到设计要求。
本发明为达到上述发明目的，采用如下技术方案：
本发明一种基于并联SiC MOSFET动静态参数影响下的电流测量系统，其特征是，所述测量系统包括：功率电路、驱动电路和驱动供电电路；
所述功率电路由直流母线侧电路和测量器件电路组成；
所述直流母线侧电路包括：直流电源接口、支撑电容以及去耦电容；
所述直流电源接口的正极DC+和负极DC-之间并联有所述支撑电容以及去耦电容；其中，支撑电容和去耦电容分别由N1个电容和N2个电容并联而成；
所述测量器件电路是由两条相互对称的支路A和支路B并联成的半桥电路，并与所述直流母线侧电路并联；
所述支路A和支路B均由上、下半桥串联组成，其中，支路A和支路B的上半桥分别由金属-氧化物半导体场效应晶体管MOSFET1和金属-氧化物半导体场效应晶体管MOSFET3组成；
支路A的下半桥由金属-氧化物半导体场效应晶体管MOSFET2和第一电流测量电路串联而组成；
所述第一电流测量电路由N个相互并联且阻值相同的电阻R1～RN以及与所述电阻R1～RN并联的MMCX接口RF1组成；
所述支路A中的金属-氧化物半导体场效应晶体管MOSFET1的漏极与所述正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET1的源极和金属-氧化物半导体场效应晶体管MOSFET2的漏极相连；金属-氧化物半导体场效应晶体管MOSFET2的源极与所述第一电流测量电路的一端相连；所述第一电流测量电路的另一端与所述负极DC-相连；
支路A的金属-氧化物半导体场效应晶体管MOSFET1的门极、漏极和源极分别预留有无源器件插口soc1-soc3；支路A的金属-氧化物半导体场效应晶体管MOSFET2的门极、漏极和源极分别预留有无源器件插口soc7-soc9；
支路B的下半桥由金属-氧化物半导体场效应晶体管MOSFET4和第二电流测量电路组成；
所述第二电流测量电路由N个相互并联且阻值相同的电阻以及与所述电阻并联的MMCX接口RF2组成；
所述支路B中的金属-氧化物半导体场效应晶体管MOSFET3的漏极与所述正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET3的源极和金属-氧化物半导体场效应晶体管MOSFET4的漏极相连；金属-氧化物半导体场效应晶体管MOSFET4的源极与所述第二电流测量电路的一端相连；所述第二电流测量电路的另一端与所述负极DC-相连；
支路B的金属-氧化物半导体场效应晶体管MOSFET3的门极、漏极和源极分别预留有无源器件插口soc4-soc6；支路B的金属-氧化物半导体场效应晶体管MOSFET4的门极、漏极和源极分别预留有无源器件插口soc10-soc12，所述无源器件插口用来测量无源器件的不均衡性对并联MOSFET电流的影响；
所述金属-氧化物半导体场效应晶体管MOSFET1～金属-氧化物半导体场效应晶体管MOFET4的门极和源极分别与驱动电路相连；
所述驱动电路为功率电路中的四个金属-氧化物半导体场效应晶体管提供驱动信号，用于驱动所述功率电路中的四个金属-氧化物半导体场效应晶体管的开通和关断，其中，功率电路的支路A和支路B上、下半桥的金属-氧化物半导体场效应晶体管分别用两个完全相同的驱动电路驱动，所述驱动电路分为两部分完全相同的上半桥驱动电路和下半桥驱动电路，分别驱动功率电路中支路A或支路B上、下半桥的金属-氧化物半导体场效应晶体管；
任意一个上半桥驱动电路或下半桥驱动电路是由四部分组成，分别为：信号输入侧、延迟环节、隔离型门极驱动器和输出侧；
所述信号输入侧用于将信号PWM输入电路中；
所述隔离型门极驱动器由隔离型门极驱动芯片U1d构成，所述隔离型门极驱动芯片U1d左侧从上到下引脚依次为VCC1、GND1、IN1、IN2；隔离型门极驱动芯片U1d右侧从上到下引脚依次为VCC2、VEE2、OUT1、OUT2；
所述延迟环节是由肖特基二极管D1、电容C1d与可变电阻器R1组成的RC电路；所述RC电路的可变电阻器R1连接所述隔离型门极驱动芯片U1d的IN1引脚；肖特基二极管D1和电容C1d串联后，再与可变电阻器R1并联连接所述隔离型门极驱动芯片U1d的GND1引脚，所述GND1引脚连接地；
信号输入侧与所述RC电路相连接，其中，电源Vd连接所述隔离型门极驱动芯片U1d的VCC 1引脚；电源GND_TOP和电容C2d并联后再与电源VCC_TOP并联连接所述隔离型门极驱动芯片U1d的VCC2引脚；电源GND_TOP(S_HS)和电容C3d并联后再与电源VEE_TOP并联连接所述隔离型门极驱动芯片U1d的VEE2引脚；由所述驱动供电电路供电；
所述输出侧与N3个驱动电阻相并联；N3个驱动电阻分为两部分电阻后分别连接所述隔离型门极驱动芯片U1d的OUT1引脚和OUT2引脚；
所述驱动供电电路由电压Vd发生电路和驱动供电主电路组成；
所述电压Vd发生电路由外接直流电源Vext、稳压器芯片U1s、N4个电容并联的输入侧、N5个电容并联的输出侧组成；
所述稳压器芯片U1s的左、右引脚分别为IN和OUT，底部引脚为GND；
所述N4个电容并联的输入侧与外接直流电源Vext连接后，再与所述稳压器芯片U1s的左引脚IN相连；
所述N5个电容并联的输出侧与电压Vd连接后，再与所述稳压器芯片U1s的右引脚OUT相连；IN和OUT引脚并联后与底部引脚GND连接；
所述驱动供电主电路由主电路输入侧、施密特触发器U2s、驱动芯片U3s、变压器TR1与共模电感、肖特基整流二极管和主电路输出侧组成；
所述主电路输入侧由电压Vd、所述施密特触发器U2s、电阻R3s、电容C8s以及滑动变阻器R2s和电阻R4s构成；
所述施密特触发器供电U2s的左侧从上到下引脚分别为VCC、IN1、IN2；右侧从上到下引脚分别为GND、OUT1、OUT2；
所述电压Vd与底盘的施密特触发器U2s的左侧引脚VCC连接；电阻R3s的一端与电压Vd连接，另一端与所述电容C8s的一端串联后，再与所述施密特触发器U2s的左侧引脚IN1连接；所述电容C8s的另一端接地；
所述滑动变阻器R2s和电阻R4s串联后的结构与所述电阻R3s和电容C8s串联后的结构并联，构成信号输入部分再连接所述施密特触发器U2s的左侧引脚IN2；
所述驱动芯片U3s由直流电源Vext、电容C9s、电容C10s和变压器TR1组成；
所述驱动芯片U3s的输入引脚从上到下引脚分别为VDD、IN1、IN2；输出引脚从上到下引脚分别为GND、OUT1、OUT2；
所述直流电源Vext与所述驱动芯片U3s的输入引脚VDD连接；
所述电容C9s的一端与直流电源Vext连接，另一端接地；
所述驱动芯片U3s的输入引脚IN2与所述施密特触发器U2s的输出引脚OUT2连接；
所述驱动芯片U3s的输入引脚IN1与所述信号输入部分连接；
所述驱动芯片U2s的输出引脚OUT1依次与电容C10s、变压器TR1串联后，再与所述驱动芯片U2s的输出引脚OUT2连接；
所述变压器TR1的副边分为两部分，上半部分是由共模电感L1s、二极管D1s和二极管D2s组成的第一整流器所构成，且上半部分连接驱动电路的下半桥驱动电路的输出侧；下半部分是由共模电感L2s、二极管D3s和二极管D4s组成的第二整流器所构成，且下半部分连接上半桥驱动电路的输出侧；
所述驱动供电主电路的主电路输出侧由上下两部分组成，上半部分给驱动电路的上半桥驱动电路供电，下半部分给驱动电路的下半桥驱动电路供电。
相对于现有技术，本发明的有益效果为：
1、本发明通过完全对称的电路设计可以量化分析在并联SiC MOSFET电路中，因SiC MOSFET的跨导、导通电阻、阈值电压等自身参数差异，电路布局或者封装布局等因素引起的寄生电感不匹配，以及驱动电路的延迟时间、电流的上升斜率等动静态参数对并联器件中电流分布的影响，从而降低了并联器件之间的电流出现不平衡现象，对改善电流分布情况具有重大意义。
2、本发明在功率电路中，设计了一种电流测量电路，通过并联电阻和与MMCX同轴转换器相连接的示波器测量电压来间接得到MOSFET的电流，从而避免了电流探头的低带宽对测量结果产生影响的情况。
3、本发明在驱动电路中可以通过调节延时环节中的滑动变阻器来改变驱动信号的延迟时间，从而能准确分析信号延迟对并联MOSFET中动态电流分布的影响。
4、本发明在驱动供电电路中，可以通过调节施密特触发器前的滑动变阻器来改变占空比，并且通过改变Vext电源的大小，从而分别控制正负门级驱动电压的大小，并实现了无级调节，达到调节任意电压大小的目的。
附图说明
图1是本发明实施例的功率电路；
图2是本发明实施例中的驱动电路；
图3是本发明实施例中的驱动供电电路；
图4是本发明实施例中的系统电路连接图；
图中标号：1直流电源接口；2去耦电容；3a第一电流测量电路；3b第二电流测量电路；4支撑电容；5延迟环节；6驱动电阻。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整的描述。
本实施例中，一种基于并联SiC MOSFET动静态参数影响下的电流测量系统包括：功率电路、驱动电路和驱动供电电路；
图1是本发明实施例中的功率电路图，功率电路由直流母线侧电路和测量器件电路组成；
直流母线侧电路包括：直流电源接口1、支撑电容4以及去耦电容2；
直流电源接口1的正极DC+和负极DC-之间并联有支撑电容4以及去耦电容2；其中，支撑电容4和去耦电容2分别由N1个电容和N2个电容并联而成；
测量器件电路是由两条相互对称的支路A和支路B并联成的半桥电路，并与直流母线侧电路并联；
如图1所示，采用一个支撑电容、四个去耦电容相互并联，测量电路由五个电阻相互并联，系统中提到的电源均需要接上电容，从而起到稳压的作用，电源所需的稳压电容均为一个，而上述并联电阻和去耦电容均选择低寄生电感的型号，如贴片式陶瓷电容。系统中需要的芯片都可根据不同电压等级以及不同电路需求来进行更改，从而满足实验的不同测量要求。
直流电源插口1用来连接直流电压源，为功率电路提供直流母线电压，测量器件电路由两条相互对称的支路A和支路B组成半桥电路，需注意：在设计电路布局时，必须使支路A和B的布局保持严格对称，以使两条支路的寄生参数一致。支路A和支路B都由上下半桥组成，支路A和支路B的中线处留有接口MID，可用于做双脉冲实验时接大电感；
支路A和支路B均由上、下半桥串联组成，其中，支路A和支路B的上半桥分别由金属-氧化物半导体场效应晶体管MOSFET1和金属-氧化物半导体场效应晶体管MOSFET3组成；
支路A的下半桥由金属-氧化物半导体场效应晶体管MOSFET2和第一电流测量电路3a串联而组成；
第一电流测量电路3a由N个相互并联且阻值相同的电阻R1～RN以及与电阻R1～RN并联的MMCX接口RF1组成；在本实施例中选用五个阻值相同的电阻相互并联；
支路A中的金属-氧化物半导体场效应晶体管MOSFET1的漏极与正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET1的源极和金属-氧化物半导体场效应晶体管MOSFET2的漏极相连；金属-氧化物半导体场效应晶体管MOSFET2的源极与第一电流测量电路3a的一端相连；第一电流测量电路3a的另一端与负极DC-相连；
支路A的金属-氧化物半导体场效应晶体管MOSFET1的门极、漏极和源极分别预留有无源器件插口soc1-soc3；支路A的金属-氧化物半导体场效应晶体管MOSFET2的门极、漏极和源极分别预留有无源器件插口soc7-soc9；
支路B的下半桥由金属-氧化物半导体场效应晶体管MOSFET4和第二电流测量电路3b组成；
第二电流测量电路3b由N个相互并联且阻值相同的电阻以及与电阻并联的MMCX接口RF2组成；在本实施例中选用五个阻值相同的电阻相互并联，电流测量电路中的同轴转换器通过BNC转接头连接到示波器，将测量到的电压的波形衰减五个并联电阻阻值的倍数来得到电流的波形，可以避免因电流探头带宽不够而造成的影响；
支路B中的金属-氧化物半导体场效应晶体管MOSFET3的漏极与正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET3的源极和金属-氧化物半导体场效应晶体管MOSFET4的漏极相连；金属-氧化物半导体场效应晶体管MOSFET4的源极与第二电流测量电路3b的一端相连；第二电流测量电路3b的另一端与负极DC-相连；
支路B的金属-氧化物半导体场效应晶体管MOSFET3的门极、漏极和源极分别预留有无源器件插口soc4-soc6；支路B的金属-氧化物半导体场效应晶体管MOSFET4的门极、漏极和源极分别预留有无源器件插口soc10-soc12，无源器件插口用来测量无源器件的不均衡性对并联MOSFET电流的影响；无源器件插口可以连接数值不同的电阻、电感、电容，用来测量门极、漏极和源极寄生电感、电阻、电容等无源器件不均衡对并联MOSFET电流的影响。
金属-氧化物半导体场效应晶体管MOSFET1～金属-氧化物半导体场效应晶体管MOFET4的门极和源极分别与驱动电路相连；一个驱动电路为支路A的上下半桥的MOSFET1和MOSFET2的门极和源极提供驱动信号，一个驱动电路为支路B的上下半桥的MOSFET3和MOSFET4的门极和源极提供驱动信号，支路A的MOSFET1和MOSFET2的驱动信号连接处分别为G_HS1、S_HS1和G_LS1、S_LS1,支路B的MOSFET3和MOSFET4的驱动信号连接处分别为G_HS2、S_HS2和G_LS2、S_LS2。
图2是本发明实施例中的驱动电路图，驱动电路为功率电路中的四个金属-氧化物半导体场效应晶体管提供驱动信号，用于驱动功率电路中的四个金属-氧化物半导体场效应晶体管的开通和关断，其中，功率电路的支路A和支路B上、下半桥的金属-氧化物半导体场效应晶体管分别用两个完全相同的驱动电路驱动，驱动电路分为两部分完全相同的上半桥驱动电路和下半桥驱动电路，分别驱动功率电路中支路A或支路B上、下半桥的金属-氧化物半导体场效应晶体管；
任意一个上半桥驱动电路或下半桥驱动电路是由四部分组成，分别为：信号输入侧、延迟环节5、隔离型门极驱动器和输出侧；
信号输入侧用于将信号PWM输入电路中；
隔离型门极驱动器由隔离型门极驱动芯片U1d构成，隔离型门极驱动芯片U1d左侧从上到下引脚依次为VCC1、GND1、IN1、IN2；隔离型门极驱动芯片U1d右侧从上到下引脚依次为VCC2、VEE2、OUT1、OUT2；
延迟环节5是由肖特基二极管D1、电容C1d与可变电阻器R1组成的RC电路；RC电路的可变电阻器R1连接隔离型门极驱动芯片U1d的IN1引脚；肖特基二极管D1和电容C1d串联后，再与可变电阻器R1并联连接隔离型门极驱动芯片U1d的GND1引脚，GND1引脚连接地；延迟环节可以改变驱动信号的延迟时间，可以通过调节延迟环节中的滑动变阻器来验证延迟时间对并联金属-氧化物半导体场效应晶体管MOSFET电流分布的影响，
信号输入侧与RC电路相连接，其中，电源Vd连接隔离型门极驱动芯片U1d的VCC1引脚；电源GND_TOP和电容C2d并联后再与电源VCC_TOP并联连接隔离型门极驱动芯片U1d的VCC2引脚；电源GND_TOP(S_HS)和电容C3d并联后再与电源VEE_TOP并联连接隔离型门极驱动芯片U1d的VEE2引脚；由驱动供电电路供电；
输出侧与N3个驱动电阻6相并联；N3个驱动电阻6分为两部分电阻后分别连接隔离型门极驱动芯片U1d的OUT1引脚和OUT2引脚；在本实施例中，采用两个驱动电阻6，驱动电路为功率电路中的四个MOSFET提供驱动信号，驱动电阻6的输出端连接功率电路支路A上半桥的G_HS1，GND_TOP连接功率电路支路A上半桥的S_HS1，支路A下半桥驱动电路与上半桥驱动电路相同，输出侧连接功率电路A下半桥的G_LS1、S_LS1，另一个相同的驱动电路连接功率电路支路B上下半桥的G_HS2、S_HS2和G_LS2、S_LS2，同时，改变驱动电阻的大小可以改变MOSFET开关速度。
图3是本发明实施例中的驱动供电电路图，驱动供电电路由电压Vd发生电路和驱动供电主电路组成；
电压Vd发生电路由外接直流电源Vext、稳压器芯片U1s、N4个电容并联的输入侧、N5个电容并联的输出侧组成；
稳压器芯片U1s的左、右引脚分别为IN和OUT，底部引脚为GND；
N4个电容并联的输入侧与外接直流电源Vext连接后，再与稳压器芯片U1s的左引脚IN相连；
N5个电容并联的输出侧与电压Vd连接后，再与稳压器芯片U1s的右引脚OUT相连；IN和OUT引脚并联后与底部引脚GND连接；
驱动供电主电路由主电路输入侧、施密特触发器U2s、驱动芯片U3s、变压器TR1与共模电感、肖特基整流二极管和主电路输出侧组成；
主电路输入侧由电压Vd、施密特触发器U2s、电阻R3s、电容C8s以及滑动变阻器R2s和电阻R4s构成；
施密特触发器供电U2s的左侧从上到下引脚分别为VCC、IN1、IN2；右侧从上到下引脚分别为GND、OUT1、OUT2；
电压Vd与底盘的施密特触发器U2s的左侧引脚VCC连接；电阻R3s的一端与电压Vd连接，另一端与电容C8s的一端串联后，再与施密特触发器U2s的左侧引脚IN1连接；电容C8s的另一端接地；
滑动变阻器R2s和电阻R4s串联后的结构与电阻R3s和电容C8s串联后的结构并联，构成信号输入部分再连接施密特触发器U2s的左侧引脚IN2；驱动芯片U2s由外接直流电源Vext供电、与驱动芯片U2s输出引脚与电容C13s和变压器TR1连接，驱动芯片可以加强施密特触发器U1s输出的信号，同时可以通过调节滑动变阻器R2s和R4s来调节占空比，进而控制外接直流电源Vext的电压分配，从而达到调节驱动电压的效果，实现驱动电压的无级调节。
驱动芯片U3s由直流电源Vext、电容C9s、电容C10s和变压器TR1组成；
驱动芯片U3s的输入引脚从上到下引脚分别为VDD、IN1、IN2；输出引脚从上到下引脚分别为GND、OUT1、OUT2；
直流电源Vext与驱动芯片U3s的输入引脚VDD连接；
电容C9s的一端与直流电源Vext连接，另一端接地；
驱动芯片U3s的输入引脚IN2与施密特触发器U2s的输出引脚OUT2连接；
驱动芯片U3s的输入引脚IN1与信号输入部分连接；
驱动芯片U2s的输出引脚OUT1依次与电容C10s、变压器TR1串联后，再与驱动芯片U2s的输出引脚OUT2连接；
变压器TR1的副边分为两部分，上半部分是由共模电感L1s、二极管D1s和二极管D2s组成的第一整流器所构成，且上半部分连接驱动电路的下半桥驱动电路的输出侧；下半部分是由共模电感L2s、二极管D3s和二极管D4s组成的第二整流器所构成，且下半部分连接上半桥驱动电路的输出侧；
驱动供电主电路的主电路输出侧由上下两部分组成，上半部分给驱动电路的上半桥驱动电路供电，下半部分给驱动电路的下半桥驱动电路供电。
图4是本发明实施例中的系统电路连接图，由图4可知，整个系统共包括一个功率电路、两个驱动电路和两个驱动供电电路，两个驱动电路分别驱动功率电路中支路A和支路B上下半桥的MOSFET，两个驱动供电电路分别给驱动电路供电。
通过上述实施例可见，本系统可以测量延迟时间来测量对并联MOSFET电流分布的影响。
操作方式
步骤a、将功率电路、驱动电路和驱动供电电路设计成PCB电路板，在设计PCB电路板时，保证功率电路板的并联部分一致，目的是使得两个并联支路寄生参数一致；
步骤b、利用电焊技术将功率电路板、驱动电路板、驱动供电板上的器件焊接完成；
步骤c、将功率电路板、驱动电路板、驱动供电板通过排针排母相连接；
步骤d、测量中可以根据实际电路应用来设置相应的电压、电阻等电路参数的大小。功率板连接0～1200V的直流母线电压，因此需要选取相应电压等级金属-氧化物半导体场效应晶体管MOSFET，来测量相应的器件参数。功率电路板上并联支路分别连接shunt电阻和MMCX接口，MMCX接口可直接与示波器相连，通过设置示波器的衰减比和电流信号类型可直接读取每个支路的电流大小；
步骤e、驱动电路板通过排针排母插在功率板上金属-氧化物半导体场效应晶体管MOSFET附近，其上方是通过排针排母连接的驱动供电板。驱动供电路板连接0-20V左右的直流电压，可通过调节驱动供电板上滑动变阻器的阻值来调节施密特触发器的占空比，最终达到调节驱动电压的目的。驱动板上连接双脉冲信号，此信号可由信号发生器提供，也可以由DSP提供，并且通过调节驱动板上滑动变阻器阻值大小来调节信号的延时时间，同时，可以改变驱动板上驱动电阻的阻值大小来控制金属-氧化物半导体场效应晶体管MOSFET开关速度；
步骤f、功率板上在MOSFET的门极、漏极和源极端分别留有寄生参数接口，可根据实际应用分别加上电感电阻电容来探究对SIC MOSFET并联均流的影响。

Claims (1)

1.一种基于并联SiC MOSFET动静态参数影响下的电流测量系统，其特征是，所述测量系统包括：功率电路、驱动电路和驱动供电电路；
所述功率电路由直流母线侧电路和测量器件电路组成；
所述直流母线侧电路包括：直流电源接口(1)、支撑电容(4)以及去耦电容(2)；
所述直流电源接口(1)的正极DC+和负极DC-之间并联有所述支撑电容(4)以及去耦电容(2)；其中，支撑电容(4)和去耦电容(2)分别由N1个电容和N2个电容并联而成；
所述测量器件电路是由两条相互对称的支路A和支路B并联成的半桥电路，并与所述直流母线侧电路并联；
所述支路A和支路B均由上、下半桥串联组成，其中，支路A和支路B的上半桥分别由金属-氧化物半导体场效应晶体管MOSFET1和金属-氧化物半导体场效应晶体管MOSFET3组成；
支路A的下半桥由金属-氧化物半导体场效应晶体管MOSFET2和第一电流测量电路(3a)串联而组成；
所述第一电流测量电路(3a)由N个相互并联且阻值相同的电阻R1～RN以及与所述电阻R1～RN并联的MMCX接口RF1组成；
所述支路A中的金属-氧化物半导体场效应晶体管MOSFET1的漏极与所述正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET1的源极和金属-氧化物半导体场效应晶体管MOSFET2的漏极相连；金属-氧化物半导体场效应晶体管MOSFET2的源极与所述第一电流测量电路(3a)的一端相连；所述第一电流测量电路(3a)的另一端与所述负极DC-相连；
支路A的金属-氧化物半导体场效应晶体管MOSFET1的门极、漏极和源极分别预留有无源器件插口soc1-soc3；支路A的金属-氧化物半导体场效应晶体管MOSFET2的门极、漏极和源极分别预留有无源器件插口soc7-soc9；
支路B的下半桥由金属-氧化物半导体场效应晶体管MOSFET4和第二电流测量电路(3b)组成；
所述第二电流测量电路(3b)由N个相互并联且阻值相同的电阻以及与所述电阻并联的MMCX接口RF2组成；
所述支路B中的金属-氧化物半导体场效应晶体管MOSFET3的漏极与所述正极DC+相连，金属-氧化物半导体场效应晶体管MOSFET3的源极和金属-氧化物半导体场效应晶体管MOSFET4的漏极相连；金属-氧化物半导体场效应晶体管MOSFET4的源极与所述第二电流测量电路(3b)的一端相连；所述第二电流测量电路(3b)的另一端与所述负极DC-相连；
支路B的金属-氧化物半导体场效应晶体管MOSFET3的门极、漏极和源极分别预留有无源器件插口soc4-soc6；支路B的金属-氧化物半导体场效应晶体管MOSFET4的门极、漏极和源极分别预留有无源器件插口soc10-soc12，所述无源器件插口用来测量无源器件的不均衡性对并联MOSFET电流的影响；
所述金属-氧化物半导体场效应晶体管MOSFET1～金属-氧化物半导体场效应晶体管MOFET4的门极和源极分别与驱动电路相连；
所述驱动电路为功率电路中的四个金属-氧化物半导体场效应晶体管提供驱动信号，用于驱动所述功率电路中的四个金属-氧化物半导体场效应晶体管的开通和关断，其中，功率电路的支路A和支路B上、下半桥的金属-氧化物半导体场效应晶体管分别用两个完全相同的驱动电路驱动，所述驱动电路分为两部分完全相同的上半桥驱动电路和下半桥驱动电路，分别驱动功率电路中支路A或支路B上、下半桥的金属-氧化物半导体场效应晶体管；
任意一个上半桥驱动电路或下半桥驱动电路是由四部分组成，分别为：信号输入侧、延迟环节(5)、隔离型门极驱动器和输出侧；
所述信号输入侧用于将信号PWM输入电路中；
所述隔离型门极驱动器由隔离型门极驱动芯片U1d构成，所述隔离型门极驱动芯片U1d左侧从上到下引脚依次为VCC1、GND1、IN1、IN2；隔离型门极驱动芯片U1d右侧从上到下引脚依次为VCC2、VEE2、OUT1、OUT2；
所述延迟环节(5)是由肖特基二极管D1、电容C1d与可变电阻器R1组成的RC电路；所述RC电路的可变电阻器R1连接所述隔离型门极驱动芯片U1d的IN1引脚；肖特基二极管D1和电容C1d串联后，再与可变电阻器R1并联连接所述隔离型门极驱动芯片U1d的GND1引脚，所述GND1引脚连接地；
信号输入侧与所述RC电路相连接，其中，电源Vd连接所述隔离型门极驱动芯片U1d的VCC 1引脚；电源GND_TOP和电容C2d并联后再与电源VCC_TOP并联连接所述隔离型门极驱动芯片U1d的VCC2引脚；电源GND_TOP(S_HS)和电容C3d并联后再与电源VEE_TOP并联连接所述隔离型门极驱动芯片U1d的VEE2引脚；由所述驱动供电电路供电；
所述输出侧与N3个驱动电阻(6)相并联；N3个驱动电阻(6)分为两部分电阻后分别连接所述隔离型门极驱动芯片U1d的OUT1引脚和OUT2引脚；
所述驱动供电电路由电压Vd发生电路和驱动供电主电路组成；
所述电压Vd发生电路由外接直流电源Vext、稳压器芯片U1s、N4个电容并联的输入侧、N5个电容并联的输出侧组成；
所述稳压器芯片U1s的左、右引脚分别为IN和OUT，底部引脚为GND；
所述N4个电容并联的输入侧与外接直流电源Vext连接后，再与所述稳压器芯片U1s的左引脚IN相连；
所述N5个电容并联的输出侧与电压Vd连接后，再与所述稳压器芯片U1s的右引脚OUT相连；IN和OUT引脚并联后与底部引脚GND连接；
所述驱动供电主电路由主电路输入侧、施密特触发器U2s、驱动芯片U3s、变压器TR1与共模电感、肖特基整流二极管和主电路输出侧组成；
所述主电路输入侧由电压Vd、所述施密特触发器U2s、电阻R3s、电容C8s以及滑动变阻器R2s和电阻R4s构成；
所述施密特触发器U2s的左侧从上到下引脚分别为VCC、IN1、IN2；右侧从上到下引脚分别为GND、OUT1、OUT2；
所述电压Vd与底盘的施密特触发器U2s的左侧引脚VCC连接；电阻R3s的一端与电压Vd连接，另一端与所述电容C8s的一端串联后，再与所述施密特触发器U2s的左侧引脚IN1连接；所述电容C8s的另一端接地；
所述滑动变阻器R2s和电阻R4s串联后的结构与所述电阻R3s和电容C8s串联后的结构并联，构成信号输入部分再连接所述施密特触发器U2s的左侧引脚IN2；
所述驱动芯片U3s由直流电源Vext、电容C9s、电容C10s和变压器TR1组成；
所述驱动芯片U3s的输入引脚从上到下引脚分别为VDD、IN1、IN2；输出引脚从上到下引脚分别为GND、OUT1、OUT2；
所述直流电源Vext与所述驱动芯片U3s的输入引脚VDD连接；
所述电容C9s的一端与直流电源Vext连接，另一端接地；
所述驱动芯片U3s的输入引脚IN2与所述施密特触发器U2s的输出引脚OUT2连接；
所述驱动芯片U3s的输入引脚IN1与所述信号输入部分连接；
所述驱动芯片U3s的输出引脚OUT1依次与电容C10s、变压器TR1串联后，再与所述驱动芯片U3s的输出引脚OUT2连接；
所述变压器TR1的副边分为两部分，上半部分是由共模电感L1s、二极管D1s和二极管D2s组成的第一整流器所构成，且上半部分连接驱动电路的下半桥驱动电路的输出侧；下半部分是由共模电感L2s、二极管D3s和二极管D4s组成的第二整流器所构成，且下半部分连接上半桥驱动电路的输出侧；
所述驱动供电主电路的主电路输出侧由上下两部分组成，上半部分给驱动电路的上半桥驱动电路供电，下半部分给驱动电路的下半桥驱动电路供电。
CN202210322334.5A 2022-03-29 2022-03-29 基于并联SiC MOSFET动静态参数影响下的电流测量系统 Active CN114578119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210322334.5A CN114578119B (zh) 2022-03-29 2022-03-29 基于并联SiC MOSFET动静态参数影响下的电流测量系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210322334.5A CN114578119B (zh) 2022-03-29 2022-03-29 基于并联SiC MOSFET动静态参数影响下的电流测量系统

Publications (2)

Publication Number Publication Date
CN114578119A CN114578119A (zh) 2022-06-03
CN114578119B true CN114578119B (zh) 2024-04-12

Family

ID=81782592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210322334.5A Active CN114578119B (zh) 2022-03-29 2022-03-29 基于并联SiC MOSFET动静态参数影响下的电流测量系统

Country Status (1)

Country Link
CN (1) CN114578119B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115037129B (zh) * 2022-06-17 2024-03-05 合肥工业大学 一种基于SiC MOSFET并联均流的控制电路
CN115441705B (zh) * 2022-09-26 2024-03-01 合肥工业大学 基于谐振门极驱动的SiC MOSFET并联的控制电路
CN117458840B (zh) * 2023-12-20 2024-04-09 天津航空机电有限公司 一种基于并联架构的mosfet驱动电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209001922U (zh) * 2018-07-19 2019-06-18 西安理工大学 一种SiC MOSFET驱动电路系统
CN110061726A (zh) * 2019-05-14 2019-07-26 湖南大学 基于SiC JFET的串联型直流保护开关
WO2021098173A1 (zh) * 2019-11-18 2021-05-27 阳光电源股份有限公司 电力变换装置的驱动电路及其应用装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639771B2 (en) * 2001-03-12 2003-10-28 Pericom Semiconductor Corp. Internet ESD-shunt diode protected by delayed external MOSFET switch
US20110101951A1 (en) * 2009-10-30 2011-05-05 Zhiliang Zhang Zero-Voltage-Switching Self-Driven Full-Bridge Voltage Regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209001922U (zh) * 2018-07-19 2019-06-18 西安理工大学 一种SiC MOSFET驱动电路系统
CN110061726A (zh) * 2019-05-14 2019-07-26 湖南大学 基于SiC JFET的串联型直流保护开关
WO2021098173A1 (zh) * 2019-11-18 2021-05-27 阳光电源股份有限公司 电力变换装置的驱动电路及其应用装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A Review of Switching Slew Rate Control for Silicon Carbide Devices Using Active Gate Drivers;Shuang Zhao 等;IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS;20210831;第9卷(第4期);4096-4114 *
MOSFET 和 IGBT 关断特性 及其对并联特性的影响;李贺龙 等;机车电传动;20210930(第5期);99-105 *
器件特性参数对SiC MOSFET静动态均流影响的实验研究;孙鹏;魏昌俊;柯俊吉;赵志斌;杨霏;;智能电网;20170810(第08期);29-36 *

Also Published As

Publication number Publication date
CN114578119A (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN114578119B (zh) 基于并联SiC MOSFET动静态参数影响下的电流测量系统
CN102439831B (zh) 用于驱动电压驱动型元件的驱动装置
CN105308864B (zh) 整流单元及其补偿电路
Anthon et al. Switching investigations on a SiC MOSFET in a TO-247 package
CN115037129B (zh) 一种基于SiC MOSFET并联均流的控制电路
CN102893525B (zh) 对电压驱动型元件进行驱动的驱动装置
Sasaki et al. Dynamic gate resistance control for current balancing in parallel connected IGBTs
KR20160086345A (ko) 동적으로 제어되는 전압 이득을 가진 커뮤테이션 셀, 전력 변환기 및 보상 회로
JP7113381B2 (ja) スイッチング回路
WO2022062191A1 (zh) 一种多路并联的超高速低压大电流脉冲式恒流源
KR20160079807A (ko) 스위칭 과전압을 제한하는 구성의 전력 변환기
KR20160086344A (ko) 전력 전자 스위치의 턴-온 및 턴-오프를 제어하는 보상 회로, 커뮤테이션 셀 및 전력 변환기
Gottschlich et al. A programmable gate driver for power semiconductor switching loss characterization
Raszmann et al. Design and test of a 6 kV phase-leg using four stacked 1.7 kV SiC MOSFET high-current modules
Haryani et al. Paralleling 650 V/60 A GaN HEMTs for high power high efficiency applications
EP3652857B1 (en) Power semiconductor module gate driver with input common mode choke
Son et al. Active gate driver with turn-off delay control for voltage balancing of series–connected SiC MOSFETs
Noge et al. High bandwidth active gate driver for simultaneous reduction of switching surge and switching loss of SiC-MOSFET
Oberdieck Measurement and mitigation of electromagnetic emissions of propulsion inverters for electric vehicles
Tu et al. Research on parallel current sharing scheme of 1200V/100A SiC MOSFET
CN102026435B (zh) 发光二极管驱动电路
Raszmann Series-connection of Silicon Carbide MOSFET modules using active gate-drivers with dv/dt control
Wittig et al. Adaption of MOSFETs current slope by systematic adjustment of common source stray inductance and gate resistance
Lv et al. Dynamic current sharing mechanism analysis of paralleled SiC MOSFETs considering parasitic mutual inductances based on an improved model
Morand et al. A trajectory control gate driver for Wide Band Gap devices in standard packages

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant