CN114567351A - 蓝牙模块及其时钟生成方法 - Google Patents

蓝牙模块及其时钟生成方法 Download PDF

Info

Publication number
CN114567351A
CN114567351A CN202210186253.7A CN202210186253A CN114567351A CN 114567351 A CN114567351 A CN 114567351A CN 202210186253 A CN202210186253 A CN 202210186253A CN 114567351 A CN114567351 A CN 114567351A
Authority
CN
China
Prior art keywords
clock
clock signal
bluetooth
transistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210186253.7A
Other languages
English (en)
Other versions
CN114567351B (zh
Inventor
厉世亮
沈慷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yizhao Micro Electronics Hangzhou Co ltd
Original Assignee
Yizhao Micro Electronics Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yizhao Micro Electronics Hangzhou Co ltd filed Critical Yizhao Micro Electronics Hangzhou Co ltd
Priority to CN202210186253.7A priority Critical patent/CN114567351B/zh
Publication of CN114567351A publication Critical patent/CN114567351A/zh
Application granted granted Critical
Publication of CN114567351B publication Critical patent/CN114567351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1218—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator being of the balanced type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明实施例公开了一种蓝牙模块及其时钟生成方法。其中，蓝牙模块包括蓝牙芯片和晶振电路，蓝牙芯片连接晶振电路；蓝牙芯片的内部设置有振荡电路和时钟换算模块，振荡电路连接时钟换算模块；晶振电路用于在正常工作状态下向蓝牙芯片提供第一时钟信号，在蓝牙芯片进入低功耗状态时停止工作；振荡电路用于生成第二时钟信号；时钟换算模块用于根据进入低功耗状态之前的第一时钟信号、第一时钟信号和第二时钟信号的频率之比以及低功耗状态下第二时钟信号的周期总数，得到蓝牙芯片退出低功耗状态时的蓝牙时钟。本发明实施例的技术方案，有助于节约蓝牙模块的制作成本，减小蓝牙模块占用的电路板面积，并维持蓝牙时钟的精确度。

Description

蓝牙模块及其时钟生成方法
技术领域
本发明实施例涉及蓝牙技术领域，尤其涉及一种蓝牙模块及其时钟生成方法。
背景技术
在蓝牙应用中，蓝牙芯片需要一直保持蓝牙时钟来维持蓝牙连接，为保持不同工作状态下的蓝牙时钟，需要在蓝牙芯片上外接两个晶振电路。
其中，一个晶振电路的工作频率较高，用于提供正常工作状态下的蓝牙时钟，另一个晶振电路的工作频率较低，用于提供低功耗状态下的蓝牙时钟。然而，两个晶振电路的设置，使得蓝牙芯片的应用电路的整体成本较高，并使其在电路板上占用的面积较大。
发明内容
本发明实施例提供了一种蓝牙模块及其时钟生成方法，以降低蓝牙模块的制作成本，减小蓝牙模块占用的电路板面积，并维持蓝牙时钟的精确度。
根据本发明的一方面，提供了一种蓝牙模块，包括：蓝牙芯片和晶振电路，所述蓝牙芯片连接所述晶振电路；所述蓝牙芯片的内部设置有振荡电路和时钟换算模块，所述振荡电路连接所述时钟换算模块；
所述晶振电路用于在正常工作状态下向所述蓝牙芯片提供第一时钟信号，在所述蓝牙芯片进入低功耗状态时停止工作；
所述振荡电路用于生成第二时钟信号；
所述时钟换算模块用于根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
可选地，所述振荡电路包括分压模块、第一开关、第二开关、第三开关、第四开关、第一存储模块、第二存储模块、第一比较器、第二比较器和触发器；
所述分压模块的第一端、所述第一开关的第一端和所述第二开关的第一端接入电流，所述第一开关的第二端连接所述第三开关的第一端，所述第二开关的第二端连接所述第四开关的第一端，所述分压模块的第二端连接所述第三开关的第二端和所述第四开关的第二端，所述第一存储模块与所述第三开关并联，所述第二存储模块与所述第四开关并联；
所述第一比较器的第一输入端连接所述第一开关的第二端，所述第二比较器的第一输入端连接所述第二开关的第二端，所述第一比较器和所述第二比较器的第二输入端均连接所述分压模块的第一端，所述第一比较器的输出端连接所述触发器的复位端，所述第二比较器的输出端连接所述触发器的置位端，所述触发器的正相输出端连接所述第二开关和所述第四开关的控制端，所述触发器的反相输出端连接所述第一开关和所述第三开关的控制端；
所述触发器的正相输出端和/或反相输出端输出的信号作为所述第二时钟信号。
可选地，所述分压模块包括第一电阻，所述第一开关包括第一晶体管，所述第二开关包括第二晶体管，所述第三开关包括第三晶体管，所述第四开关包括第四晶体管，所述第一存储模块包括第一电容，所述第二存储模块包括第二电容；
所述第一电阻的第一端、所述第一晶体管的第一极和所述第二晶体管的第一极接入电流，所述第一晶体管的第二极连接所述第三晶体管的第一极，所述第二晶体管的第二极连接所述第四晶体管的第一极，所述第一电阻的第二端连接所述第三晶体管的第二极和所述第四晶体管的第二极，所述第一晶体管和所述第三晶体管的栅极连接所述触发器的反相输出端，所述第二晶体管和所述第四晶体管的栅极连接所述触发器的正相输出端，所述第一电容与所述第三晶体管并联，所述第二电容与所述第四晶体管并联；
所述第一比较器的第一输入端连接所述第一晶体管的第二极，所述第二比较器的第一输入端连接所述第二晶体管的第二极，所述第一比较器和所述第二比较器的第二输入端均连接所述第一电阻的第一端；
所述第一晶体管和所述第二晶体管的类型相同，所述第一晶体管和所述第三晶体管的类型不同，所述第三晶体管和所述第四晶体管的类型相同。
可选地，所述晶振电路包括第一晶振、第三电容和第四电容；
所述第一晶振连接于所述蓝牙芯片的第一引脚和第二引脚之间，所述第三电容的第一端连接所述第一晶振的第一端，所述第四电容的第一端连接所述第一晶振的第二端，所述第三电容和所述第四电容的第二端均接地。
根据本发明的另一方面，提供了一种蓝牙模块的时钟生成方法，所述蓝牙模块包括：蓝牙芯片和晶振电路，所述蓝牙芯片连接所述晶振电路；所述蓝牙芯片的内部设置有振荡电路和时钟换算模块，所述振荡电路连接所述时钟换算模块；
所述蓝牙模块的时钟生成方法包括：
通过所述晶振电路在正常工作状态下向所述蓝牙芯片提供第一时钟信号，在所述蓝牙芯片进入低功耗状态时停止工作；
通过所述振荡电路生成第二时钟信号；
通过所述时钟换算模块根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
可选地，通过所述时钟换算模块根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟，包括：
根据所述蓝牙芯片进入低功耗状态之前的所述第一时钟信号，得到第一蓝牙时钟；
将所述第一时钟信号和所述第二时钟信号的频率之比确定为时钟比例系数；
根据所述时钟比例系数与低功耗状态下所述第二时钟信号的周期总数的乘积，确定低功耗状态的维持时间；
根据所述第一蓝牙时钟与所述低功耗状态的维持时间之和，确定所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
可选地，蓝牙模块的时钟生成方法还包括：
按预设周期重新获取所述第一时钟信号和所述第二时钟信号当前的频率，并根据所述第一时钟信号和所述第二时钟信号当前的频率，更新所述时钟比例系数。
可选地，蓝牙模块的时钟生成方法还包括：
获取所述蓝牙芯片接收到数据包的目标时间和实际时间，并计算所述目标时间与所述实际时间的差值；
在所述目标时间与所述实际时间的差值大于所述第一时钟信号时，基于所述目标时间和所述实际时间之间的关系，根据所述目标时间与所述实际时间的差值和所述第一时钟信号的频率，对所述时钟比例系数进行调整。
可选地，在所述目标时间与所述实际时间的差值大于所述第一时钟信号的周期，且所述实际时间早于所述目标时间时，调整后的所述时钟比例系数表示为：
P1＝P0-△/f1；
其中，P1为调整后的所述时钟比例系数，P0为调整前的所述时钟比例系数，△为所述目标时间与所述实际时间的差值的绝对值，f1为所述第一时钟信号的频率。
可选地，在所述目标时间与所述实际时间的差值大于所述第一时钟信号的周期，且所述实际时间晚于所述目标时间时，调整后的所述时钟比例系数表示为：
P1＝P0+△/f1；
其中，P1为调整后的所述时钟比例系数，P0为调整前的所述时钟比例系数，△为所述目标时间与所述实际时间的差值的绝对值，f1为所述第一时钟信号的频率。
本发明实施例提供的蓝牙模块及其时钟生成方法，通过在蓝牙芯片的内部集成振荡电路和时钟换算模块，可以使蓝牙芯片少连接一个晶振电路，从而节约蓝牙模块的制作成本，并减小蓝牙模块占用的电路板面积。通过时钟换算模块根据晶振电路生成的第一时钟信号和振荡电路生成的第二时钟信号的频率之比，以及低功耗状态下第二时钟信号的周期总数进行换算，能够得到蓝牙芯片在低功耗状态下的维持时间，有助于通过比例换算来提升蓝牙芯片的低功耗状态维持时间的精确度，根据蓝牙芯片在低功耗状态下的维持时间及其进入低功耗状态之前的第一时钟信号，得到蓝牙芯片退出低功耗状态时的蓝牙时钟，还有助于维持蓝牙时钟的精确度，从而缓解振荡电路的振荡频率精确度对于蓝牙时钟精确度的影响。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种蓝牙模块的结构示意图；
图2是本发明实施例提供的一种振荡电路的结构示意图；
图3是本发明实施例提供的另一种振荡电路的结构示意图；
图4是本发明实施例提供的一种振荡电路中的信号波形示意图；
图5是本发明实施例提供的另一种蓝牙模块的结构示意图；
图6是本发明实施例提供的一种蓝牙模块的时钟生成方法的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供了一种蓝牙模块。图1是本发明实施例提供的一种蓝牙模块的结构示意图。参见图1，该蓝牙模块包括：蓝牙芯片10和晶振电路20，蓝牙芯片10连接晶振电路20；蓝牙芯片10的内部设置有振荡电路30和时钟换算模块40，振荡电路30连接时钟换算模块40。
其中，晶振电路20用于在正常工作状态下向蓝牙芯片10提供第一时钟信号，在蓝牙芯片10进入低功耗状态时停止工作；振荡电路30用于生成第二时钟信号；时钟换算模块40用于根据进入低功耗状态之前的第一时钟信号、第一时钟信号和第二时钟信号的频率之比以及低功耗状态下第二时钟信号的周期总数，得到蓝牙芯片10退出低功耗状态时的蓝牙时钟。
具体地，蓝牙芯片10的工作状态包括正常工作状态和低功耗状态。在正常工作状态下，可通过晶振电路20向蓝牙芯片10提供第一时钟信号，以根据第一时钟信号得到正常工作状态下的蓝牙时钟。由于蓝牙芯片10进行周期性地收/发数据包就可以维持蓝牙连接，在收/发数据包的间隙中，蓝牙芯片10可以进入低功耗状态，以降低整体功耗。在低功耗状态下，晶振电路20停止工作，蓝牙时钟会停止计数，为了保证蓝牙连接，在蓝牙芯片10退出低功耗状态后，需要恢复蓝牙时钟。
振荡电路30可以是RC振荡电路，RC振荡电路具有成本低的优势，便于集成在蓝牙芯片10内部。由于RC振荡电路的振荡频率设计值与实际值存在一定的误差，且蓝牙芯片10之间也存在个体差异，会影响到振荡频率的精确度。为缓解上述问题，可以在蓝牙芯片10内部设置时钟换算模块40，通过时钟换算模块40计算出第一时钟信号的频率和第二时钟信号的频率之间的比例关系，由于晶振电路20生成的第一时钟信号的频率的精确度较高，因此，可以通过时钟换算模块40根据第一时钟信号的频率和第二时钟信号的频率之间的比例关系以及低功耗状态下第二时钟信号的周期总数进行换算，从而得到蓝牙芯片10的低功耗状态的维持时间，以提升低功耗状态的维持时间的精确度。根据进入低功耗状态之前的第一时钟信号，可以得到进入低功耗状态之前的蓝牙时钟，以根据低功耗状态之前的蓝牙时钟和低功耗状态的维持时间，计算出蓝牙芯片10退出低功耗状态时的蓝牙时钟。
现有技术通常需要在蓝牙芯片上外接两个晶振电路，来保持不同工作状态下的蓝牙时钟。本发明实施例的技术方案，通过在蓝牙芯片的内部集成振荡电路和时钟换算模块，可以使蓝牙芯片少连接一个晶振电路，从而节约蓝牙模块的制作成本，并减小蓝牙模块占用的电路板面积。通过时钟换算模块根据晶振电路生成的第一时钟信号和振荡电路生成的第二时钟信号的频率之比，以及低功耗状态下第二时钟信号的周期总数进行换算，能够得到蓝牙芯片在低功耗状态下的维持时间，有助于通过比例换算来提升蓝牙芯片的低功耗状态维持时间的精确度，根据蓝牙芯片在低功耗状态下的维持时间及其进入低功耗状态之前的第一时钟信号，得到蓝牙芯片退出低功耗状态时的蓝牙时钟，还有助于维持蓝牙时钟的精确度，从而缓解振荡电路的振荡频率精确度对于蓝牙时钟精确度的影响。
图2是本发明实施例提供的一种振荡电路的结构示意图。参见图2，可选地，振荡电路包括分压模块300、第一开关310、第二开关320、第三开关330、第四开关340、第一存储模块350、第二存储模块360、第一比较器CMP1、第二比较器CMP2和触发器370。
其中，分压模块300的第一端、第一开关310的第一端和第二开关320的第一端接入电流I0，第一开关310的第二端连接第三开关330的第一端，第二开关320的第二端连接第四开关340的第一端，分压模块300的第二端连接第三开关330的第二端和第四开关340的第二端，第一存储模块350与第三开关330并联，第二存储模块360与第四开关340并联。
第一比较器CMP1的第一输入端连接第一开关310的第二端，第二比较器CMP2的第一输入端连接第二开关320的第二端，第一比较器CMP1和第二比较器CMP2的第二输入端均连接分压模块300的第一端，第一比较器CMP1的输出端连接触发器370的复位端R，第二比较器CMP2的输出端连接触发器370的置位端S，触发器370的正相输出端Q连接第二开关320和第四开关340的控制端，触发器370的反相输出端Qn连接第一开关310和第三开关330的控制端。
触发器370的正相输出端Q和/或反相输出端Qn输出的信号作为第二时钟信号。
具体地，参见图2，分压模块300用于进行分压。第一开关310、第二开关320、第三开关330、第四开关340分别响应各自控制端的信号而导通或关断。第一存储模块350和第二存储模块360用于进行充放电。“+”表示第一比较器CMP1和第二比较器CMP2的第一输入端，“-”表示第一比较器CMP1和第二比较器CMP2的第二输入端。第一比较器CMP1和第二比较器CMP2分别用于对各自的第一输入端和第二输入端接入的信号进行比较，并通过输出端输出比较结果。触发器370可以是RS触发器。
图3是本发明实施例提供的另一种振荡电路的结构示意图。参见图3，在上述实施例的基础上，可选地，设置分压模块包括第一电阻R1，第一开关包括第一晶体管S1，第二开关包括第二晶体管S2，第三开关包括第三晶体管S3，第四开关包括第四晶体管S4，第一存储模块包括第一电容C1，第二存储模块包括第二电容C2。
其中，第一电阻R1的第一端、第一晶体管S1的第一极和第二晶体管S2的第一极接入电流I0，第一晶体管S1的第二极连接第三晶体管S3的第一极，第二晶体管S2的第二极连接第四晶体管S4的第一极，第一电阻R1的第二端连接第三晶体管S3的第二极和第四晶体管S4的第二极，第一晶体管S1和第三晶体管S3的栅极连接触发器370的反相输出端Qn，第二晶体管S2和第四晶体管S4的栅极连接触发器370的正相输出端Q，第一电容C1与第三晶体管S3并联，第二电容C2与第四晶体管S4并联；
第一比较器CMP1的第一输入端连接第一晶体管S1的第二极，第二比较器CMP2的第一输入端连接第二晶体管S2的第二极，第一比较器CMP1和第二比较器CMP2的第二输入端均连接第一电阻R1的第一端；
第一晶体管S1和第二晶体管S2的类型相同，第一晶体管S1和第三晶体管S3的类型不同，第三晶体管S3和第四晶体管S4的类型相同。图3中以第一晶体管S1和第二晶体管S2是P型晶体管，第三晶体管S3和第四晶体管S4是N型晶体管为例进行示意，在其他实施方式中，还可以设置第一晶体管S1和第二晶体管S2是N型晶体管，第三晶体管S3和第四晶体管S4是P型晶体管。
图4是本发明实施例提供的一种振荡电路中的信号波形示意图，其中，V1表示第一比较器CMP1的第一输入端接入的信号，V2表示第二比较器CMP2的第一输入端接入的信号，Vref表示第一电阻R1的第一端的电压值，SW1表示触发器370的反相输出端Qn输出的信号，即第一晶体管S1和第三晶体管S3的栅极信号，SW2表示触发器370的正相输出端Q输出的信号，即第二晶体管S2和第四晶体管S4的栅极信号。SW1和/或SW2可作为第二时钟信号。
下面结合图3和图4，对图3所示的振荡电路的工作原理进行说明。示例性地，电流I0流入第一电阻R1，由于第一电阻R1的分压作用，使得第一电阻R1的第一端的电压为参考电压Vref，第一比较器CMP1和第二比较器CMP2的第二输入端均接入参考电压Vref。第一控制信号SW1用于控制第一晶体管S1和第三晶体管S3的导通和关断，第二控制信号SW2用于控制第二晶体管S2和第四晶体管S4的导通和关断。当第一控制信号SW1为低电平，第二控制信号SW2为高电平时，第一晶体管S1和第四晶体管S4导通，第一电容C1进行充电，第二电容C2进行放电，第一电压V1逐渐变大，直到第一电压V1等于参考电压Vref时，第一控制信号SW1变为高电平，第二控制信号SW2变为低电平，此时第二电容C2进行充电，第一电容C1进行放电，第二电压V2逐渐变大，直到第二电压V2等于参考电压Vref时，第一控制信号SW1变为低电平，第二控制信号SW2变为高电平，如此反复。
图5是本发明实施例提供的另一种蓝牙模块的结构示意图。参见图5，可选地，晶振电路20包括第一晶振Y1、第三电容C3和第四电容C4；第一晶振Y1连接于蓝牙芯片10的第一引脚XC1和第二引脚XC2之间，第三电容C3的第一端连接第一晶振Y1的第一端，第四电容C4的第一端连接第一晶振Y1的第二端，第三电容C3和第四电容C4的第二端均接地。其中，晶振电路20通过第一晶振Y1生成第一时钟信号，第三电容C3和第四电容C4为负载电容。
本发明实施例还提供了一种蓝牙模块的时钟生成方法。图6是本发明实施例提供的一种蓝牙模块的时钟生成方法的流程示意图。本发明实施例提供的蓝牙模块的时钟生成方法，可以由本发明任意实施例所提供的蓝牙模块来执行。参见图6，本发明实施例提供的蓝牙模块的时钟生成方法具体包括如下步骤：
S110、通过晶振电路在正常工作状态下向蓝牙芯片提供第一时钟信号，在蓝牙芯片进入低功耗状态时停止工作。
S120、通过振荡电路生成第二时钟信号。
S130、通过时钟换算模块根据进入低功耗状态之前的第一时钟信号、第一时钟信号和第二时钟信号的频率之比以及低功耗状态下第二时钟信号的周期总数，得到蓝牙芯片退出低功耗状态时的蓝牙时钟。
本发明实施例的技术方案，通过在蓝牙芯片的内部集成振荡电路和时钟换算模块，可以使蓝牙芯片少连接一个晶振电路，从而节约蓝牙模块的制作成本，并减小蓝牙模块占用的电路板面积。通过时钟换算模块根据晶振电路生成的第一时钟信号和振荡电路生成的第二时钟信号的频率之比，以及低功耗状态下第二时钟信号的周期总数进行换算，能够得到蓝牙芯片在低功耗状态下的维持时间，有助于通过比例换算来提升蓝牙芯片的低功耗状态维持时间的精确度，根据蓝牙芯片在低功耗状态下的维持时间及其进入低功耗状态之前的第一时钟信号，得到蓝牙芯片退出低功耗状态时的蓝牙时钟，还有助于维持蓝牙时钟的精确度，从而缓解振荡电路的振荡频率精确度对于蓝牙时钟精确度的影响。
在上述实施例的基础上，可选地，步骤S130具体包括：
根据蓝牙芯片进入低功耗状态之前的第一时钟信号，得到第一蓝牙时钟；将第一时钟信号和第二时钟信号的频率之比确定为时钟比例系数；根据时钟比例系数与低功耗状态下第二时钟信号的周期总数的乘积，确定低功耗状态的维持时间；根据第一蓝牙时钟与低功耗状态的维持时间之和，确定蓝牙芯片退出低功耗状态时的蓝牙时钟。
示例性地，参见图1，在蓝牙芯片10进入低功耗状态之前，控制时钟换算模块40计算出第一时钟信号的频率f1和第二时钟信号的频率f2之比P，将P确定为时钟比例系数。在蓝牙芯片10进入低功耗状态时，通过时钟换算模块40根据蓝牙芯片10进入低功耗状态之前的第一时钟信号，得到第一蓝牙时钟。在蓝牙芯片10进入低功耗状态之后，晶振电路20停止工作，振荡电路30继续保持工作。在蓝牙芯片10退出低功耗状态之后，通过时钟换算模块40获取低功耗状态下晶振电路20的工作次数，即低功耗状态下第二时钟信号的周期总数，并计算时钟比例系数P与低功耗状态下第二时钟信号的周期总数的乘积，从而得到蓝牙芯片10在低功耗状态的维持时间。通过时钟换算模块40计算第一蓝牙时钟与低功耗状态的维持时间之和，即可得到蓝牙芯片10退出低功耗状态时的蓝牙时钟。
在上述实施例的基础上，可选地，蓝牙模块的时钟生成方法还包括：
按预设周期重新获取第一时钟信号和第二时钟信号当前的频率，并根据第一时钟信号和第二时钟信号当前的频率，更新时钟比例系数。
其中，预设周期的大小可以根据需求进行设置。每间隔预设周期即重新获取第一时钟信号当前的频率及第二时钟信号当前的频率，并计算第一时钟信号当前的频率与第二时钟信号当前的频率之比，以得到当前的时钟比例系数P。通过对时钟比例系数P进行更新，能够使时钟换算模块40根据当前的时钟比例系数P计算蓝牙芯片10退出低功耗状态时的蓝牙时钟，有助于维持蓝牙时钟的精确度。
可选地，蓝牙模块的时钟生成方法还包括：
获取蓝牙芯片接收到数据包的目标时间和实际时间，并计算目标时间与实际时间的差值；在目标时间与实际时间的差值大于第一时钟信号的周期时，基于目标时间和实际时间之间的关系，根据目标时间与实际时间的差值和第一时钟信号的频率，对时钟比例系数进行调整。
示例性地，蓝牙芯片可以与终端设备(例如手机等)建立蓝牙连接，以实现蓝牙芯片与终端设备之间的数据包收发。在蓝牙芯片与终端设备连接的过程中，终端设备的蓝牙时钟也可以作为蓝牙芯片的蓝牙时钟的校准源。在蓝牙芯片退出低功耗状态时，蓝牙芯片根据自身的蓝牙时钟可以确定终端设备发送数据包的时间，即蓝牙芯片接收到数据包的实际时间。蓝牙芯片还可以对接收到数据包的目标时间进行预估，以计算目标时间与实际时间的差值△。
在目标时间与实际时间的差值△大于第一时钟信号的周期1/f1，且蓝牙芯片接收到数据包的实际时间早于目标时间时，可以将时钟比例系数减去△/f1，以得到调整后的时钟比例系数。可选地，调整后的时钟比例系数表示为：
P1＝P0-△/f1；
其中，P1为调整后的时钟比例系数，P0为调整前的时钟比例系数，△为目标时间与实际时间的差值的绝对值，f1为第一时钟信号的频率。
在目标时间与实际时间的差值△大于第一时钟信号的周期1/f1，且蓝牙芯片接收到数据包的实际时间晚于目标时间时，可以将时钟比例系数加上△/f1，以得到调整后的时钟比例系数。可选地，调整后的时钟比例系数表示为：
P1＝P0+△/f1
本发明实施例的技术方案，通过在蓝牙芯片与终端设备进行连接的过程中对时钟比例系数进行调整，有助于抵消振荡电路长时间工作带来的温漂等误差，从而提升时钟比例系数的精确度，进而维持蓝牙时钟的精确度。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种蓝牙模块，其特征在于，包括：蓝牙芯片和晶振电路，所述蓝牙芯片连接所述晶振电路；所述蓝牙芯片的内部设置有振荡电路和时钟换算模块，所述振荡电路连接所述时钟换算模块；
所述晶振电路用于在正常工作状态下向所述蓝牙芯片提供第一时钟信号，在所述蓝牙芯片进入低功耗状态时停止工作；
所述振荡电路用于生成第二时钟信号；
所述时钟换算模块用于根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
2.根据权利要求1所述的蓝牙模块，其特征在于，所述振荡电路包括分压模块、第一开关、第二开关、第三开关、第四开关、第一存储模块、第二存储模块、第一比较器、第二比较器和触发器；
所述分压模块的第一端、所述第一开关的第一端和所述第二开关的第一端接入电流，所述第一开关的第二端连接所述第三开关的第一端，所述第二开关的第二端连接所述第四开关的第一端，所述分压模块的第二端连接所述第三开关的第二端和所述第四开关的第二端，所述第一存储模块与所述第三开关并联，所述第二存储模块与所述第四开关并联；
所述第一比较器的第一输入端连接所述第一开关的第二端，所述第二比较器的第一输入端连接所述第二开关的第二端，所述第一比较器和所述第二比较器的第二输入端均连接所述分压模块的第一端，所述第一比较器的输出端连接所述触发器的复位端，所述第二比较器的输出端连接所述触发器的置位端，所述触发器的正相输出端连接所述第二开关和所述第四开关的控制端，所述触发器的反相输出端连接所述第一开关和所述第三开关的控制端；
所述触发器的正相输出端和/或反相输出端输出的信号作为所述第二时钟信号。
3.根据权利要求2所述的蓝牙模块，其特征在于，所述分压模块包括第一电阻，所述第一开关包括第一晶体管，所述第二开关包括第二晶体管，所述第三开关包括第三晶体管，所述第四开关包括第四晶体管，所述第一存储模块包括第一电容，所述第二存储模块包括第二电容；
所述第一电阻的第一端、所述第一晶体管的第一极和所述第二晶体管的第一极接入电流，所述第一晶体管的第二极连接所述第三晶体管的第一极，所述第二晶体管的第二极连接所述第四晶体管的第一极，所述第一电阻的第二端连接所述第三晶体管的第二极和所述第四晶体管的第二极，所述第一晶体管和所述第三晶体管的栅极连接所述触发器的反相输出端，所述第二晶体管和所述第四晶体管的栅极连接所述触发器的正相输出端，所述第一电容与所述第三晶体管并联，所述第二电容与所述第四晶体管并联；
所述第一比较器的第一输入端连接所述第一晶体管的第二极，所述第二比较器的第一输入端连接所述第二晶体管的第二极，所述第一比较器和所述第二比较器的第二输入端均连接所述第一电阻的第一端；
所述第一晶体管和所述第二晶体管的类型相同，所述第一晶体管和所述第三晶体管的类型不同，所述第三晶体管和所述第四晶体管的类型相同。
4.根据权利要求1所述的蓝牙模块，其特征在于，所述晶振电路包括第一晶振、第三电容和第四电容；
所述第一晶振连接于所述蓝牙芯片的第一引脚和第二引脚之间，所述第三电容的第一端连接所述第一晶振的第一端，所述第四电容的第一端连接所述第一晶振的第二端，所述第三电容和所述第四电容的第二端均接地。
5.一种蓝牙模块的时钟生成方法，其特征在于，所述蓝牙模块包括：蓝牙芯片和晶振电路，所述蓝牙芯片连接所述晶振电路；所述蓝牙芯片的内部设置有振荡电路和时钟换算模块，所述振荡电路连接所述时钟换算模块；
所述蓝牙模块的时钟生成方法包括：
通过所述晶振电路在正常工作状态下向所述蓝牙芯片提供第一时钟信号，在所述蓝牙芯片进入低功耗状态时停止工作；
通过所述振荡电路生成第二时钟信号；
通过所述时钟换算模块根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
6.根据权利要求5所述的蓝牙模块的时钟生成方法，其特征在于，通过所述时钟换算模块根据进入低功耗状态之前的所述第一时钟信号、所述第一时钟信号和所述第二时钟信号的频率之比以及低功耗状态下所述第二时钟信号的周期总数，得到所述蓝牙芯片退出低功耗状态时的蓝牙时钟，包括：
根据所述蓝牙芯片进入低功耗状态之前的所述第一时钟信号，得到第一蓝牙时钟；
将所述第一时钟信号和所述第二时钟信号的频率之比确定为时钟比例系数；
根据所述时钟比例系数与低功耗状态下所述第二时钟信号的周期总数的乘积，确定低功耗状态的维持时间；
根据所述第一蓝牙时钟与所述低功耗状态的维持时间之和，确定所述蓝牙芯片退出低功耗状态时的蓝牙时钟。
7.根据权利要求6所述的蓝牙模块的时钟生成方法，其特征在于，还包括：
按预设周期重新获取所述第一时钟信号和所述第二时钟信号当前的频率，并根据所述第一时钟信号和所述第二时钟信号当前的频率，更新所述时钟比例系数。
8.根据权利要求6所述的蓝牙模块的时钟生成方法，其特征在于，还包括：
获取所述蓝牙芯片接收到数据包的目标时间和实际时间，并计算所述目标时间与所述实际时间的差值；
在所述目标时间与所述实际时间的差值大于所述第一时钟信号时，基于所述目标时间和所述实际时间之间的关系，根据所述目标时间与所述实际时间的差值和所述第一时钟信号的频率，对所述时钟比例系数进行调整。
9.根据权利要求8所述的蓝牙模块的时钟生成方法，其特征在于，在所述目标时间与所述实际时间的差值大于所述第一时钟信号的周期，且所述实际时间早于所述目标时间时，调整后的所述时钟比例系数表示为：
P1＝P0-△/f1；
其中，P1为调整后的所述时钟比例系数，P0为调整前的所述时钟比例系数，△为所述目标时间与所述实际时间的差值的绝对值，f1为所述第一时钟信号的频率。
10.根据权利要求8所述的蓝牙模块的时钟生成方法，其特征在于，在所述目标时间与所述实际时间的差值大于所述第一时钟信号的周期，且所述实际时间晚于所述目标时间时，调整后的所述时钟比例系数表示为：
P1＝P0+△/f1；
其中，P1为调整后的所述时钟比例系数，P0为调整前的所述时钟比例系数，△为所述目标时间与所述实际时间的差值的绝对值，f1为所述第一时钟信号的频率。
CN202210186253.7A 2022-02-28 2022-02-28 蓝牙模块及其时钟生成方法 Active CN114567351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210186253.7A CN114567351B (zh) 2022-02-28 2022-02-28 蓝牙模块及其时钟生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210186253.7A CN114567351B (zh) 2022-02-28 2022-02-28 蓝牙模块及其时钟生成方法

Publications (2)

Publication Number Publication Date
CN114567351A true CN114567351A (zh) 2022-05-31
CN114567351B CN114567351B (zh) 2023-04-07

Family

ID=81715639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210186253.7A Active CN114567351B (zh) 2022-02-28 2022-02-28 蓝牙模块及其时钟生成方法

Country Status (1)

Country Link
CN (1) CN114567351B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045868A1 (en) * 1997-11-26 2001-11-29 Masato Takeyabu Frequency comparator and clock regenerating device using the same
JP2007201654A (ja) * 2006-01-25 2007-08-09 Nec Access Technica Ltd クロック共有回路、クロック共有方法及び通信機器
CN108650663A (zh) * 2018-03-23 2018-10-12 珠海慧联科技有限公司 一种低时钟要求的蓝牙模块及其时钟工作方法
CN112953514A (zh) * 2021-03-09 2021-06-11 炬芯科技股份有限公司 校准蓝牙时钟的方法和装置
CN113641214A (zh) * 2021-08-24 2021-11-12 维沃移动通信有限公司 时钟校准电路、时钟校准方法及相关设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010045868A1 (en) * 1997-11-26 2001-11-29 Masato Takeyabu Frequency comparator and clock regenerating device using the same
JP2007201654A (ja) * 2006-01-25 2007-08-09 Nec Access Technica Ltd クロック共有回路、クロック共有方法及び通信機器
CN108650663A (zh) * 2018-03-23 2018-10-12 珠海慧联科技有限公司 一种低时钟要求的蓝牙模块及其时钟工作方法
CN112953514A (zh) * 2021-03-09 2021-06-11 炬芯科技股份有限公司 校准蓝牙时钟的方法和装置
CN113641214A (zh) * 2021-08-24 2021-11-12 维沃移动通信有限公司 时钟校准电路、时钟校准方法及相关设备

Also Published As

Publication number Publication date
CN114567351B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US9188491B2 (en) Semiconductor device including a temperature sensor circuit
CN101782439B (zh) 用于温度传感器的比率计
US10168719B2 (en) Digital low dropout regulator and control method thereof
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
US7750612B2 (en) Voltage-pulse converting circuit and charge control system
CN102664605B (zh) 一种低温漂特性的张弛振荡器及其调试方法
CN102356549A (zh) 工艺、电压、温度补偿振荡器
KR102095432B1 (ko) 배터리 제어 ic 및 이를 위한 제어 방법
US8723506B2 (en) Utility meter with capacitor charging circuit responsive to a regulated DC voltage
EP3852268A1 (en) Oscillation circuit, chip, and electronic device
JP2006086997A (ja) 発振回路及びこの発振回路を有する半導体装置
CN102931913B (zh) 高精度振荡器
US8712709B2 (en) Delta-sigma AD converter circuit and battery pack
US6661204B2 (en) Battery charge monitor
CN111934395B (zh) 切换控制电路、充电芯片及电子装置
US10756745B2 (en) Electrical circuit for biasing or measuring current from a sensor
CN114567351B (zh) 蓝牙模块及其时钟生成方法
CN111061333B (zh) 基准比较电路
US10041841B2 (en) Semiconductor device
CN109314489A (zh) 振荡电路及用户设备
US8258798B2 (en) On chip duty cycle measurement module
CN114531114A (zh) 一种温度补偿实时时钟电路以及集成电路
US20030231021A1 (en) Dynamic trimming technique for variations in oscillator parameters
CN111813172A (zh) 一种应用于数模转换器的线性稳压器
CN109283966B (zh) 一种时钟电路及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant