CN114566571B - 基于温度补偿的半导体外延片的制备方法及半导体外延片 - Google Patents

基于温度补偿的半导体外延片的制备方法及半导体外延片 Download PDF

Info

Publication number
CN114566571B
CN114566571B CN202210448690.1A CN202210448690A CN114566571B CN 114566571 B CN114566571 B CN 114566571B CN 202210448690 A CN202210448690 A CN 202210448690A CN 114566571 B CN114566571 B CN 114566571B
Authority
CN
China
Prior art keywords
temperature
heat treatment
growth
layer
structural layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210448690.1A
Other languages
English (en)
Other versions
CN114566571A (zh
Inventor
闫其昂
王国斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202210448690.1A priority Critical patent/CN114566571B/zh
Publication of CN114566571A publication Critical patent/CN114566571A/zh
Application granted granted Critical
Publication of CN114566571B publication Critical patent/CN114566571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明公开了一种基于温度补偿的半导体外延片的制备方法及半导体外延片。所述制备方法包括：在保护性气氛中对衬底进行多次热处理，得到热处理的加热电流，热处理的温度不高于半导体外延片中指定结构层的最低生长温度，确定热处理的加热电流与指定结构层生长参考的加热电流之间的差值，依据该差值对相应工艺的预设温度进行温度补偿，之后再于衬底上生长半导体外延片，使得补偿调整后实际工艺温度满足外延片性能需求。本发明可通过监控至少一次热处理时加热电流变化情况，提前判定在生长外延片相应结构层时的温度波动，及时进行工艺温度补偿，进而有效提高外延生长均匀性和良率，适用于对波长均匀性要求更高的Micro‑LED外延片生长工艺。

Description

基于温度补偿的半导体外延片的制备方法及半导体外延片
技术领域
本发明涉及一种半导体外延片的制备方法，尤其涉及一种基于温度补偿的半导体外延片的制备方法及相应的半导体外延片，属于半导体技术领域。
背景技术
GaN基发光二极管LED是一种半导体发光器件，具有寿命长、能耗低、体积小、可靠性高等优点，在大屏幕彩色显示、交通信号灯和照明领域发挥了越来越重要的作用。
Micro-LED技术即LED微缩化和矩阵化技术，集成的高密度微小尺寸的LED阵列，具有自发光、高效率、低功耗、高集成度、高稳定性等诸多优点，且体积小、灵活性高、易于拆解与合并，能够应用于现有从小尺寸到大尺寸的任何显示应用场合中，符合显示技术高度微型化和集成化的发展趋势，被誉为具有颠覆性的显示技术。
目前GaN基半导体材料MOCVD外延都是异质衬底上生长的外延技术，由于衬底与外延层间的晶格与热膨胀失配导致外延生长的外延层应力较大，波长均匀性较差，随着半导体照明与显示等市场发展，在市场以及工艺成本驱动下衬底需求越来越转向更大尺寸，6英寸及更大尺寸LED晶圆逐渐成为主流，随着衬底尺寸的加大，外延生长过程中的波长均匀性控制越来越成为挑战。
在外延片生长过程中，MOCVD设备反应腔内部温度影响外延材料的均匀性直接影响到外延最终产品的质量，但是外延材料生长温度检测受到外延片生长托盘表面状况及反应腔状况影响，温度控制过程总会出现温度波动，所以对于外延生长技术人员来讲，如何精准控制并对外延生长温度波动做出提前预判进而改进生长工艺参数是至关重要的一门学问，这对于外延材料生长有着重要的指导意义，可以提高外延产品均匀性和降低外延产品报废率，进而降低生产成本，最终提高企业产品竞争力优势。但迄今未见能对外延生长温度波动提前做出准确预判的方法，这也已经成为本领域亟待解决的难题。
发明内容
本发明的主要目的在于提供一种提高波长均匀性和良率的、基于温度补偿的半导体外延片的制备方法及相应的半导体外延片，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例的一个方面提供了一种基于温度补偿的半导体外延片的制备方法，其包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底进行至少一次热处理，并得到该一次热处理的加热电流，其中该一次热处理的温度不高于半导体外延片中一指定结构层的最低生长温度，确定该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值；
依据该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值，对相应工艺的预设温度进行第一温度补偿，其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上生长半导体外延片，其中，补偿调整后实际工艺温度满足外延片性能需求。
在一些实施方案中，所述半导体外延片的制备方法包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底依次进行第一热处理、第二热处理和第三热处理，并得到每一热处理过程中对应的加热电流，其中第一热处理的温度不高于外延片中第一结构层的最低生长温度，第二热处理的温度不高于外延片中第二结构层的最低生长温度，第三热处理的温度不高于外延片中第三结构层的最低生长温度，确定每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值；
依据每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值，对生长所述第三结构层、第一结构层或第二结构层的相应工艺的预设温度进行第一温度补偿；其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上依次生长第三结构层、第一结构层、第二结构层，从而形成半导体外延片。
本发明实施例的另一个方面提供了由前述制备方法制得的半导体外延片。
相较于现有技术，本发明提高了一种可以提高波长均匀性和良率的基于温度补偿的半导体外延片的制备方法，通过在外延片生长外延层前预先对衬底进行多次热处理，通过监控至少一次热处理时的加热（bake）电流变化情况，提前判定在生长外延片中相应结构层时，外延生长设备的机台温度波动，从而可及时进行工艺温度补偿，并且可以通过监控加热（bake）电流状况，判定加热丝不同圈的温度控制波动状况，这对于外延材料生长有着重要的指导意义，可以提高外延产品均匀性和降低外延产品报废率，进而降低生产成本，可适用于对波长均匀性要求更高的Micro-LED外延片生长工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一典型实施案例中半导体外延片的结构示意图。
图2是本发明一典型实施案例中半导体外延片制备过程中生长温度曲线图。
附图标记说明：100-衬底，200-氮化物缓冲层，300-n型氮化物层，400-氮化物量子阱发光层，500-p型氮化物层；1-第一热处理温度；2-第二热处理温度；3-第三热处理温度；4-H2热处理温度，5-氮化物缓冲层生长温度，6-n型氮化物层生长第一温度，7-n型氮化物层生长第二温度，8-氮化物量子阱发光层的量子阱层生长温度，9-氮化物量子阱发光层的量子垒层生长温度，10-p型氮化物层生长温度。
具体实施方式
鉴于现有技术的不足，本案发明人经长期研究和实践，得以提出本发明的技术方案，如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明的一些实施例提供的一种半导体外延片的制备方法，其包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底进行至少一次热处理，并得到该一次热处理的加热电流，其中该一次热处理的温度不高于半导体外延片中一指定结构层的最低生长温度，确定该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值；
依据该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值，对相应工艺的预设温度进行第一温度补偿，其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上生长半导体外延片，其中，补偿调整后实际工艺温度满足外延片性能需求。
具体地，该指定结构层生长参考的加热电流可以是：首次生长该指定结构层的加热电流作为参考的加热电流；或者是目标波长对应的指定结构层生长的加热电流作为参考的加热电流。
在一些实施方案之中，所述半导体外延片的制备方法可以包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底依次进行第一热处理、第二热处理和第三热处理，并得到每一热处理过程中对应的加热电流，其中第一热处理的温度不高于外延片中第一结构层的最低生长温度，第二热处理的温度不高于外延片中第二结构层的最低生长温度，第三热处理的温度不高于外延片中第三结构层的最低生长温度，确定每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值；
依据每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值，基于所述差值提前对生长所述第三结构层、第一结构层或第二结构层的相应工艺的预设温度进行第一温度补偿，重新加载程序工艺菜单，调整实际工艺温度使其满足外延片性能需求；其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上依次生长第三结构层、第一结构层、第二结构层，从而形成半导体外延片。
本发明在对衬底进行外延生长前，先对衬底进行多次热处理（亦可称为“bake工艺热处理”）并进行温度补偿的机理在于：
多次热处理通过加热丝设定需要的工艺温度，加热时电源供应器（PSU）会根据工艺温度设定对应不同的加热电流输出，不同的工艺设定温度对应不同的加热电流，因为MOCVD反应腔的状况，尤其石墨盘洁净程度差异影响外延生长过程中温度的探测，这就导致了工艺设定温度和探测温度存在差异，导致外延生长设定温度和探测温度不一致，从而影响外延生长工艺；所以本案发明人可以根据监控电源供应器（PSU）实际加热电流的大小判断实际生长工艺过程中温度的高低，从加热电流的大小做出工艺温度补偿。在本发明可以根据bake工艺热处理过程中电源供应器（PSU）的加热电流输出即bake电流的大小判断实际生长工艺过程中温度的高低。
进一步地，本发明采用的多次热处理的温度不高于对应层的生长温度的原因，主要是考虑实际生长工艺角度出发，首先考虑的是第三热处理温度不高于第三结构层可以缩短第三热处理温度升温时间，热处理结束直接升温到第三层生长温度即可，在第三热处理温度不高于第三结构层的前提下，三个热处理温度保持相对低的温度设定，降低加热丝功率消耗，同时三个相应的温度差区间设定，可以观察高低温不同区间内加热丝的状况，判定加热丝异常状况，在加热丝异常的状况下可以在生长工艺运行前及时终止生长工艺更换加热丝，降低异常报废率。
在一个实施例中，所述第三结构层包括氮化物缓冲层和/或第一导电类型的氮化物层。
在一个实施例中，所述第二结构层包括第二导电类型的氮化物层。
其中，所述第一导电类型、第二导电类型分别是n型、p型，或者是p型、n型。
在一个实施例中，所述第一结构层包括氮化物量子阱发光层。
在一个实施例中，所述制备方法包括：先对衬底进行第一热处理、第二热处理和第三热处理，之后再于所述衬底上依次生长氮化物缓冲层、n型氮化物层、氮化物量子阱发光层和p型氮化物层。在本发明中，对衬底进行第一热处理，对应氮化物量子阱发光层的温度补偿，和波长关系比较大，可以提高波长良率。其中，第二热处理和第三热处理可以影响半导体外延片的电学性能，比如漏电、ESD等。
在一个实施例中，根据第一热处理对应的加热电流与氮化物量子阱发光层生长参考的加热电流之间的差值，对生长氮化物量子阱发光层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（0.2~0.5）℃。
具体的，若将氮化物量子阱发光层生长参考的加热电流记作A0，将第一热处理对应的加热电流记作A1，则第一热处理对应的加热电流与氮化物量子阱发光层生长参考的加热电流之间的差值为A1-A0，将生长氮化物量子阱发光层的预设温度记作T1，由于差值与额外补偿的温度值之间的比例对应关系为1A：（0.2~0.5）℃，即A1-A0=1A时，需要在T1的基础上额外增加或减少0.2~0.5℃，则最后按照温度补偿后的实际工艺温度来生长氮化物量子阱发光层。
在一个实施例中，所述第二导电类型的氮化物层为p型氮化物层，根据第二热处理对应的加热电流与p型氮化物层生长参考的加热电流之间的差值，对生长p型氮化物层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（2~5）℃，具体可参照前述对生长氮化物量子阱发光层的预设温度进行温度补偿的解释说明。
在一个实施例中，所述第一导电类型的氮化物层为n型氮化物层，根据第三热处理对应的加热电流与n型氮化物层生长参考的加热电流之间的差值，对生长n型氮化物层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（3~8）℃，具体可参照前述对生长氮化物量子阱发光层的预设温度进行温度补偿的解释说明。
在一个实施例中，所述第一热处理的温度不高于外延片中第一结构层（如氮化物量子阱发光层）的生长温度，且当所述第一结构层在不同温度生长时，所述第一热处理的温度不高于第一结构层的最低生长温度。
在一个更具体的实施例中，所述制备方法包括：在温度为700~900℃、压力为100~600torr的条件下，对所述衬底进行第一热处理1~5min。
在一个实施例中，所述第二热处理的温度不高于外延片中第二结构层（如p型氮化物层）的生长温度，且当所述第二结构层在不同温度生长时，所述第二热处理的温度不高于第二结构层的最低生长温度。
在一个更具体的实施例中，所述制备方法包括：在温度为900~1000℃、压力为10~600torr的条件下，对经过第一热处理的衬底进行第二热处理1~5min。
在一个实施例中，所述第三热处理的温度不高于外延片中第三结构层（如n型氮化物层）的生长温度，且当所述第三结构层在不同温度生长时，所述第三热处理的温度不高于第三结构层的最低生长温度。
在一个实施例中，所述第三热处理的温度不高于氮化物缓冲层的生长温度，且当所述氮化物缓冲层在不同温度生长时，所述第三热处理的温度不高于氮化物缓冲层的最低生长温度。
在一个更具体的实施例中，所述制备方法包括：在温度为1000~1100℃、压力为10~600torr的条件下，对经过第二热处理的衬底进行第三热处理1~5min。
在一个实施例中，所述制备方法还包括：在对衬底进行所述第一热处理、第二热处理和第三热处理之前或之后，确定指定结构层的参考波长与目标波长之间的差值；
依据该指定结构层的参考波长与目标波长之间的差值，对相应工艺的预设温度进行第二温度补偿，其中，所述差值与第二温度补偿的温度值之间具有比例对应关系。
在一个更具体的实施例中，所述指定结构层的参考波长与目标波长之间的差值与第二温度补偿的温度值之间的比例对应关系为1nm：0.2~0.6℃。
在一个实施例中，所述制备方法还包括：在对衬底进行所述第一热处理、第二热处理和第三热处理之前或之后，还对衬底表面进行氢气热处理。本发明采用氢气热处理的目的是清洁衬底表面的氧及有机物杂质。
进一步地，所述制备方法包括：在氢气气氛中，在温度为1050~1150℃的条件下对衬底表面进行氢气热处理1~10min。
在一个较为具体的实施方案中，本发明提供了一种外延片的制备方法，所述外延片包括衬底、氮化物缓冲层、n型氮化物层（即前述“第三结构层”）、氮化物量子阱发光层（即前述“第一结构层”）和p型氮化物层（即前述“第二结构层”），所述外延片的制备方法至少包括以下步骤：
S1、提供衬底置于MOCVD反应腔；
S2、对所述衬底进行bake工艺热处理，并进行相应的温度补偿；
S3、对所述衬底进行氢气热处理；
S4、在所述衬底上生长氮化物缓冲层；
S5、在所述氮化物缓冲层上生长n型氮化物层；
S6、在所述n型氮化物层上生长氮化物量子阱发光层；
S7、在所述氮化物量子阱发光层上生长p型氮化物层。
进一步地，所述bake工艺热处理的氛围可以是氮气，但不仅限于此。
在一个较为具体的实施方案中，所述半导体外延片制备过程中生长温度曲线图可参阅图2所示，其中示出了第一热处理温度1低于第二热处理温度2，第二热处理温度2低于第三热处理温度3，第三热处理温度3低于H2热处理温度4，并且，第一热处理温度1均低于氮化物量子阱发光层的量子阱层生长温度8和氮化物量子阱发光层的量子垒层生长温度9，第二热处理温度2低于p型氮化物层生长温度10，第三热处理温度3均低于n型氮化物层生长第一温度6和n型氮化物层生长第二温度7，第三热处理温度3低于氮化物缓冲层生长温度5。
在一个实施例中，所述氮化物缓冲层（优选为GaN缓冲层）的生长工艺可以包括：在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的GaN缓冲层，生长气氛为H2气氛。
在一个实施例中，所述n型氮化物层（优选为n型GaN层）的生长工艺可以包括：在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的n型GaN层，Si的掺杂浓度1×1018 cm-3~8×1018 cm-3，生长气氛为H2气氛。
在一个实施例中，所述氮化物量子阱发光层（优选为InGaN/GaN多量子阱发光层）为周期性重复交替生长的InGaN量子阱层和GaN量子垒层，发光层重复周期为1~9，InGaN量子阱层的厚度为1~6nm，GaN量子垒层的厚度为6~15nm，其生长工艺条件为：发光层生长压力为250torr，其中InGaN量子阱层的生长温度为700~900℃，GaN量子垒层的生长温度为750~1000℃。
在一个实施例中，所述p型氮化物层（优选为p型GaN层）的生长工艺可以包括：在压力为200~600torr、温度为950~1050℃的条件下生长p型GaN层，Mg掺杂浓度1×1019 cm-3~1×1020cm-3，生长气氛切换为H2气氛。
本申请的一些实施例还提供了一种基于温度补偿的半导体外延片的制备方法，其包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底进行至少一次热处理，并得到该一次热处理的加热电流，其中该一次热处理的温度不高于半导体外延片中一指定结构层的最低生长温度，确定该一次热处理的加热电流与目标波长对应的指定结构层生长参考的加热电流之间的差值；
依据该一次热处理的加热电流与目标波长对应的指定结构层生长参考的加热电流之间的差值，对相应工艺的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据温度补偿后的工艺条件于所述衬底上生长半导体外延片，其中，补偿调整后实际工艺温度满足外延片性能需求。
在本方案中，本案发明人发现还可以直接以最优的目标波长对应的指定结构层生长参考的加热电流和对应热处理加热电流的差值，来对相应工艺的预设温度进行温度补偿。
本申请的一些实施例还提供了由前述制备方法制得的半导体外延片，请参阅图1所示，该半导体外延片包括依次层叠设置的衬底100、氮化物缓冲层200、n型氮化物层300、氮化物量子阱发光层400和p型氮化物层500。
进一步地，所述半导体外延片可以是Micro-LED外延片，但不仅限于此。
综上所述，本发明通过在外延片生长外延层前预先对衬底进行多次热处理，可以通过监控第一热处理、第二热处理和第三热处理下的加热电流（bake电流）提前判定外延片各层生长时MOCVD机台温度波动并及时在线对外延生长时各层进行温度补偿，提高外延片生长均匀性，波长良率在95%以上（提升10%以上），并且可以通过监控bake电流状况，判定加热丝不同圈的温度控制波动状况，这对于外延材料生长有着重要的指导意义，可以提高外延产品均匀性和降低外延产品报废率，进而降低生产成本，可适用于对波长均匀性要求更高的Micro-LED外延片生长工艺。
以下将结合附图及若干实施例对本申请的技术方案进行更详细的描述，但应当理解，如下实施例仅仅是为了解释和说明该技术方案，但不限制本申请的范围。又及，若非特别说明，如下实施例中所采用的各种原料、反应设备、检测设备及方法等均是本领域已知的。
对照例1
1）提供衬底，将衬底置于MOCVD反应腔；
2）对所述衬底进行H2热处理，在H2氛围、温度为1050~1150℃的条件下进行H2热处理衬底表面；
3）在所述衬底上，在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的GaN缓冲层，生长气氛为H2气氛；
4）在所述GaN缓冲层上，在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的n型GaN层，Si的掺杂浓度1×1018~8×1018 cm-3，生长气氛为H2气氛；
5）在所述n型GaN层上生长InGaN/GaN多量子阱发光层，其为周期性重复交替生长的InGaN量子阱层和GaN量子垒层，发光层重复周期为1~9，InGaN量子阱层的厚度为1~6nm，GaN量子垒层的厚度为6~15nm，其生长工艺条件为：发光层生长压力为250torr，其中InGaN量子阱层的生长温度为700~900℃，GaN量子垒层的生长温度为750~1000℃；
6）在所述InGaN/GaN多量子阱发光层上，在压力为200~600torr、温度为950~1050℃的条件下生长p型GaN层，Mg掺杂浓度1×1019~1×1020 cm-3，生长气氛切换为H2气氛。
实施例1
1）提供衬底，将衬底置于MOCVD反应腔；
2）对所述衬底进行电流bake热处理，至少包括以下步骤：
在温度为700~900℃、压力为100~600torr的条件下进行第一热处理，时间为1~5min；
在温度为900~1000℃、压力为10~600torr的条件下进行第二热处理，时间为1~5min；
在温度为1000~1100℃、压力为10~600torr的条件下进行第三热处理，时间为1~5min；
其中，第一热处理的温度不高于外延片中InGaN/GaN多量子阱发光层的最低生长温度，第二热处理的温度不高于外延片中p型GaN层的最低生长温度，第三热处理的温度不高于外延片中n型GaN层和GaN缓冲层的最低生长温度；
3）对所述衬底进行H2热处理，在H2氛围、温度为1050~1150℃的条件下进行H2热处理衬底表面1~10min；
4）在所述衬底上，在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的GaN缓冲层，生长气氛为H2气氛；
5）在所述GaN缓冲层上，在压力为100~300torr、温度为1050~1200℃的条件下生长厚度为1~3μm的n型GaN层，Si的掺杂浓度1×1018~8×1018 cm-3，生长气氛为H2气氛；
6）在所述n型GaN层上生长InGaN/GaN多量子阱发光层，其为周期性重复交替生长的InGaN量子阱层和GaN量子垒层，发光层重复周期为1~9，InGaN量子阱层的厚度为1~6nm，GaN量子垒层的厚度为6~15nm，其生长工艺条件为：发光层生长压力为250torr，其中InGaN量子阱层的生长温度为700~900℃，GaN量子垒层的生长温度为750~1000℃；
7）在所述InGaN/GaN多量子阱发光层上，在压力为200~600torr、温度为950~1050℃的条件下生长p型GaN层，Mg掺杂浓度1×1019~1×1020 cm-3，生长气氛切换为H2气氛。
以上实施例1中的第一热处理、第二热处理和第三热处理分别对应氮化物量子阱发光层、p型氮化物层和n型氮化物层，根据第一热处理、第二热处理和第三热处理分别进行对应的氮化物量子阱发光层、p型氮化物层和n型氮化物层三层温度补偿，实施例1和对照例1就是氮化物量子阱发光层影响的波长均匀性。通过以上结果可以看出，预先对衬底进行多次热处理，能够提高所获外延片的波长均匀性。
实施例2
在实施例1的基础上，本案发明人还进行了如下研究：
一、在本实施例中，本案发明人通过采用德国爱思强31片MOCVD设备连续生长本发明实施例1和对照例1的外延片各5个run，外延片目标波长470nm，记录各个run的波长良率如下表1：
表1实施例1和对照例1所获外延片的波长和良率测试结果
Figure 990332DEST_PATH_IMAGE001
从上述数据可以看出本发明实施例1所获外延片具有更高的波长均匀性，并且连续生长平均波长良率较常规波长良率高10%，下表2和表3分别说明了常规工艺调整和电流bake工艺热处理连续生长5个run的波长良率和温度调节情况，分析数据如下：
首先常规工艺调整（前述的第二温度补偿），即不采用bake工艺热处理，数据如下表2：
表2常规工艺调整对应波长良率和温度调节情况
Figure 742518DEST_PATH_IMAGE002
采用常规工艺调整即直接通过base run的波长测试数据进行温度补偿，具体为：确定InGaN/GaN多量子阱发光层的参考波长与目标波长之间的差值，依据该差值对预设温度进行第二温度补偿，差值与第二温度补偿的温度值之间的对应关系为1nm对应补偿0.5℃。在本实施例中，目标波长为470nm，参考波长（即base run波长）为471.5nm，偏离目标波长1.5nm，要将波长调整到470nm，预示往下的生长run要按照常规工艺进行氮化物量子阱发光层的温度修订0.75℃，连续5个run的波长良率为89.0%。
需要说明的是：本实施例中波长波动和温度补偿之间的关系为1nm：0.5℃，即波长出现1nm的波动，氮化物量子阱发光层需要进行0.5℃的温度补偿，当然不同的设备型号可能会出现其他比例对应关系。进一步地，波长波动和温度补偿之间的关系可以为1：（0.2~0.6）℃。
如果采用bake工艺热处理，即除了前述常规温度修订，还要额外根据bake电流的变化对InGaN/GaN多量子阱发光层温度进行补偿（即前述的第一温度补偿），即前述记载的：以生长InGaN/GaN多量子阱发光层的加热电流作为参考的加热电流，进行第一温度补偿，并且，还先以目标波长为基准，进行第二温度补偿。其中，所述第二温度补偿还可以在bake工艺热处理之后进行。具体如下表3所示：
表3常规工艺调整+电流bake工艺热处理对应波长良率和温度调节情况
Figure 534894DEST_PATH_IMAGE003
在表3中，目标波长为470nm，参考波长（即base run波长）为471.5nm，与InGaN/GaN多量子阱发光层温度修订常规补偿的分析说明可参见表2，即对InGaN/GaN多量子阱发光层温度修订补偿0.75℃，对应表中“+”或“-”前的数字，而当下一个run进行电流bake工艺热处理时考虑到bake电流（即InGaN/GaN多量子阱发光层生长参考的加热电流值）波动，需要对InGaN/GaN多量子阱发光层进行bake电流预判额外温度补偿，对应表3中“+”或“-”后的数字（实际工艺中补偿采用四舍五入）。
需要说明的是：本实施例中bake电流波动和额外温度修订的关系为1：0.3，即bake电流出现1A的波动，氮化物量子阱发光层需要进行0.3℃的温度额外补偿，当然不同的设备型号可能会出现其他比例对应关系。进一步地，bake电流波动和额外温度修订关系可以为1：（0.2~0.5）。
以表3中的Run1一行为例进行分析，具体为：
（1）加热丝bake电流的内圈电流180.0A相比于base的180.1A减少了0.1A，则内圈额外温度补偿在0.75℃的基础上再对应减少0.03℃；
（2）加热丝bake电流的中圈电流192.1A相比于base的192.2A减少了0.1A，则中圈额外温度补偿在0.75℃的基础上再对应减少0.03℃；
（3）加热丝bake电流的外圈电流185.1A相比于base的185.0A增加了0.1A，则外圈额外温度补偿在0.75℃的基础上再对应增加0.03℃。
从上表可以看出，在衬底进行电流bake工艺热处理过程中提前预判InGaN/GaN多量子阱发光层温度趋势，在对量子阱温度做出调整时，根据bake电流变化做出额外的温度补偿，将波长控制在1.5nm变化范围，从上表中可以看出若是对照例1不进行额外的温度补偿，连续5个run的波长变化要达到3nm，因此，本发明实施例1可以补偿MOCVD机台系统温度波动带来的工艺波动，提高波长均匀性和波长良率。
需要说明的是：本发明还可以根据第二热处理温度和第三热处理温度bake电流波动额外修订n型氮化物层和p型氮化物层，再次不做具体说明。
需要进一步说明的是：1）本发明各实施例步骤2）对所述衬底进行电流bake工艺热处理和步骤3）对所述衬底进行H2热处理的顺序不做要求，理论上电流bake工艺热处理位于H2热处理之后也可以起到同样的技术效果；2）本发明中还可以根据电流bake工艺热处理过程bake电流状况判定机台稳定性和加热丝状况，若是出现bake电流出现跳变，可以判定加热丝出现异常，需要中断外延生长工艺进行加热丝更换等异常排查，降低MOCVD设备异常时未能及时发现造成的生长报废。
二、本案发明人还对采用第二热处理工艺对p型氮化物层进行温度补偿，以及与未对p型氮化物层进行温度补偿的对照例所获外延片进行了测试，结果如表4所示。
表4采用第二热处理工艺对p型氮化物层进行温度补偿及对照例所获外延片测试结果
Figure 938193DEST_PATH_IMAGE004
从表4的对比数据看出，本案发明人对p型氮化物层进行了温度补偿，降低了p型氮化物层生长过程中因反应腔温度差异造成的工艺波动，连续生长5个run的ESD良率相比对照例提高了3%以上。
需要说明的是：本实施例中bake电流波动和额外温度修订关系为1：（2~5）℃，即bake电流出现1A的波动，p型氮化物层对应需要进行2~5℃的温度额外补偿，当然不同的设备型号可能会出现其他比例对应关系。
三、本案发明人还对采用第三热处理工艺对n型氮化物层进行温度补偿，以及与未对n型氮化物层进行温度补偿的对照例所获外延片进行了测试，结果如表5所示。
表5采用第三热处理工艺对n型氮化物层进行温度补偿及对照例所获外延片测试结果
Figure 728294DEST_PATH_IMAGE005
从表5的对比数据看出，本案发明人对n型氮化物层进行了温度补偿，降低了n型氮化物层生长过程中因反应腔温度差异造成的工艺波动，连续生长5个run的ESD良率相比对照例提高了1%以上。
需要说明的是：本实施例中bake电流波动和额外温度修订关系为1：（3~8）℃，即bake电流出现1A的波动，n型氮化物层对应需要进行3~8℃的温度额外补偿，当然不同的设备型号可能会出现其他比例对应关系。
以上实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。

Claims (10)

1.一种基于温度补偿的半导体外延片的制备方法，其特征在于，包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底进行至少一次热处理，并得到该一次热处理的加热电流，其中该一次热处理的温度不高于半导体外延片中一指定结构层的最低生长温度，确定该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值；
依据该一次热处理的加热电流与该指定结构层生长参考的加热电流之间的差值，对所述指定结构层的生长工艺的预设温度进行第一温度补偿，其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上生长半导体外延片中的所述指定结构层，其中，补偿调整后实际工艺温度满足外延片性能需求。
2.根据权利要求1所述的制备方法，其特征在于，包括：
将衬底置入外延设备的生长腔室，并在保护性气氛中，对衬底依次进行第一热处理、第二热处理和第三热处理，并得到每一热处理过程中对应的加热电流，其中第一热处理的温度不高于外延片中第一结构层的最低生长温度，第二热处理的温度不高于外延片中第二结构层的最低生长温度，第三热处理的温度不高于外延片中第三结构层的最低生长温度，确定每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值；
依据每一热处理过程对应的加热电流与其对应指定结构层生长参考的加热电流之间的差值，对所述第三结构层、第一结构层或第二结构层的生长工艺的预设温度进行第一温度补偿；其中，所述差值与额外补偿的温度值之间具有比例对应关系；
在所述外延设备的生长腔室内，依据第一温度补偿后的工艺条件于所述衬底上依次生长第三结构层、第一结构层、第二结构层，从而形成半导体外延片。
3.根据权利要求2所述的制备方法，其特征在于：所述第三结构层包括氮化物缓冲层和/或第一导电类型的氮化物层，所述第二结构层包括第二导电类型的氮化物层，所述第一结构层包括氮化物量子阱发光层，其中，所述第一导电类型、第二导电类型分别是n型、p型，或者是p型、n型。
4.根据权利要求3所述的制备方法，其特征在于：根据第一热处理对应的加热电流与氮化物量子阱发光层生长参考的加热电流之间的差值，对生长氮化物量子阱发光层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（0.2~0.5）℃。
5.根据权利要求3所述的制备方法，其特征在于：所述第二导电类型的氮化物层为p型氮化物层，根据第二热处理对应的加热电流与p型氮化物层生长参考的加热电流之间的差值，对生长p型氮化物层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（2~5）℃。
6.根据权利要求3所述的制备方法，其特征在于：所述第一导电类型的氮化物层为n型氮化物层，根据第三热处理对应的加热电流与n型氮化物层生长参考的加热电流之间的差值，对生长n型氮化物层的预设温度进行温度补偿，其中，所述差值与额外补偿的温度值之间的比例对应关系为1A：（3~8）℃。
7.根据权利要求2所述的制备方法，其特征在于，包括：在温度为700~900℃、压力为100~600torr的条件下，对所述衬底进行第一热处理1~5min；
在温度为900~1000℃、压力为10~600torr的条件下，对经过第一热处理的衬底进行第二热处理1~5min；以及，
在温度为1000~1100℃、压力为10~600torr的条件下，对经过第二热处理的衬底进行第三热处理1~5min。
8.根据权利要求2所述的制备方法，其特征在于，还包括：在对衬底进行所述第一热处理、第二热处理和第三热处理之前或之后，确定指定结构层的参考波长与目标波长之间的差值；
依据该指定结构层的参考波长与目标波长之间的差值，对所述指定结构层的生长工艺的预设温度进行第二温度补偿，其中，所述差值与第二温度补偿的温度值之间具有比例对应关系。
9.根据权利要求8所述的制备方法，其特征在于：所述指定结构层的参考波长与目标波长之间的差值与第二温度补偿的温度值之间的比例对应关系为1nm：0.2~0.6℃；
和/或，所述制备方法还包括：在对衬底进行所述第一热处理、第二热处理和第三热处理之前或之后，还对衬底表面进行氢气热处理。
10.由权利要求1-9中任一项所述的制备方法制得的半导体外延片，所述半导体外延片的波长良率在95%以上。
CN202210448690.1A 2022-04-24 2022-04-24 基于温度补偿的半导体外延片的制备方法及半导体外延片 Active CN114566571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210448690.1A CN114566571B (zh) 2022-04-24 2022-04-24 基于温度补偿的半导体外延片的制备方法及半导体外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210448690.1A CN114566571B (zh) 2022-04-24 2022-04-24 基于温度补偿的半导体外延片的制备方法及半导体外延片

Publications (2)

Publication Number Publication Date
CN114566571A CN114566571A (zh) 2022-05-31
CN114566571B true CN114566571B (zh) 2022-07-26

Family

ID=81721138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210448690.1A Active CN114566571B (zh) 2022-04-24 2022-04-24 基于温度补偿的半导体外延片的制备方法及半导体外延片

Country Status (1)

Country Link
CN (1) CN114566571B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116334751B (zh) * 2023-03-16 2024-02-09 浙江求是创芯半导体设备有限公司 外延控制方法、装置、电子设备及存储介质
CN116497443B (zh) * 2023-06-29 2023-09-05 江西兆驰半导体有限公司 一种外延片波长良率的调整方法及系统、外延片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492852A (en) * 1983-02-11 1985-01-08 At&T Bell Laboratories Growth substrate heating arrangement for UHV silicon MBE
US6031211A (en) * 1997-07-11 2000-02-29 Concept Systems Design, Inc. Zone heating system with feedback control
US7598150B2 (en) * 2006-11-20 2009-10-06 Applied Materials, Inc. Compensation techniques for substrate heating processes
CN102067286B (zh) * 2009-03-06 2013-03-06 松下电器产业株式会社 氮化物半导体的晶体生长方法和半导体装置的制造方法
CN103451621B (zh) * 2012-06-05 2016-04-20 北京北方微电子基地设备工艺研究中心有限责任公司 Mocvd反应腔及工艺设备
KR20140055338A (ko) * 2012-10-31 2014-05-09 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
FR3002631B1 (fr) * 2013-02-22 2018-11-02 Ulis Detecteur bolometrique a polarisation adaptative en temperature

Also Published As

Publication number Publication date
CN114566571A (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN114566571B (zh) 基于温度补偿的半导体外延片的制备方法及半导体外延片
CN108987538B (zh) Led外延结构及其制备方法和半导体器件
RU2643176C1 (ru) Неполярная светодиодная эпитаксиальная пластина синего свечения на подложке из lao и способ ее получения
JP2013062492A (ja) 窒化物半導体テンプレート及び発光ダイオード
CN114284406B (zh) 一种氮化物发光二极管的制备方法
CN109244202A (zh) 一种含有应变补偿结构的GaN基量子阱LED外延结构
CN117410402B (zh) 一种发光二极管外延片及其制备方法、Micro-LED芯片
KR100604617B1 (ko) Ⅲ-ⅴ족화합물반도체의제조방법
CN109461800A (zh) 一种具有应变补偿结构的InGaN量子点LED外延结构
CN111341887B (zh) 一种GaN基础层及其制备方法和应用
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
TW202144631A (zh) 化合物半導體磊晶晶圓及其製造方法
CN111223971A (zh) 一种降低量子阱位错密度的led外延生长方法
JP5309949B2 (ja) 化合物半導体基板および発光素子ならびに化合物半導体基板の製造方法および発光素子の製造方法
JP2003212695A (ja) 窒化物系化合物半導体ウェハの製造方法、および窒化物系化合物半導体ウェハ、ならびに窒化物系半導体デバイス
CN115050866B (zh) 极化可控的量子点Micro-LED同质外延结构及其制备方法
CN116632137B (zh) 抗静电能力改善层及其制备方法、外延片及发光二极管
JP2008311500A (ja) 発光素子用エピタキシャルウエハおよびその製造方法
CN213925126U (zh) 环形mocvd反应器结构及iii-v族化合物半导体材料生产系统
JPH05343740A (ja) りん化ひ化ガリウムエピタキシャルウエハ
TWI411126B (zh) A method for manufacturing a high luminance light emitting diode, a light emitting element substrate, and a high luminance light emitting diode
JP2009212112A (ja) エピタキシャルウェーハ
KR20030001416A (ko) 질소함유 반도체 결정물질을 성장시키는 방법
CN105304773A (zh) 一种led外延层生长方法
CN104157764A (zh) 一种降低驱动电压的外延片，生长方法及led结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant