CN114565099A

CN114565099A - 基于fpga生成超导量子门线路的方法

Info

Publication number: CN114565099A
Application number: CN202210195226.6A
Authority: CN
Inventors: 孙丽华; 林金; 徐昱; 陈厦微; 李少炜; 郭成; 李宇怀; 李东东; 彭承志; 朱晓波; 潘建伟
Original assignee: University of Science and Technology of China USTC
Current assignee: University of Science and Technology of China USTC
Priority date: 2022-02-28
Filing date: 2022-02-28
Publication date: 2022-05-31
Anticipated expiration: 2042-02-28
Also published as: CN114565099B

Abstract

本公开提供一种基于FPGA生成超导量子门线路的方法，包括：操作S1：创建量子门指令集；操作S2：通过上位机传递量子门指令；操作S3：逐条解析量子门指令，计算得出门波形数据，并获得序列数据；操作S4：在输出内核中根据序列数据控制门波形数据的输出，经数模转换后输出量子线路。

Description

基于FPGA生成超导量子门线路的方法

技术领域

本公开涉及量子计算、自动化控制技术领域，尤其涉及一种基于FPGA生成超导量子门线路的方法。

背景技术

在超导量子计算系统中，超导量子比特的测量是通过一条条量子线路实现的，量子线路由一系列的量子门操作组成，比如用X门、X/2门等调控量子比特，用测量门读取量子比特状态。这些量子门本质上是一段段的微波信号，需通过电子学仪器产生。目前通常的做法是先计算出微波信号对应的数字波形，再通过数模转换芯片转成模拟微波信号。

量子门对应的微波信号是一些基础包络函数与标准正弦函数的乘积，基础包络函数有正弦、高斯、flattop波等多种类型。常规的做法是在上位机的CPU中计算好所有量子门对应的数字波形数据，再通过网络传输至电子学仪器转换成模拟微波信号输出。这种做法简单易开发，无论是基于C还是python这些高级语言都有现成的函数库实现基础包络函数。但是在大规模的超导量子计算系统中，量子比特的数量将达到几百个或上千个，需要生成的量子门的种类和数量也极其庞大，比如一个66bit的超导量子计算系统，量子线路按100μs计算，需要产生的量子门数据量约为1Gb。上位机中的CPU是基于冯诺依曼结构串行的执行一系列指令，这种串行结构的CPU在数学计算上不具备天然优势，而且通过网络传输量子门数据也消耗了大量的时间。

因此，在基于CPU的上位机中生成量子门线路，其无法优化的计算和传输时间成为了影响量子计算实验效率的瓶颈。

发明内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种基于FPGA生成超导量子门线路的方法，以缓解现有技术中基于CPU的上位机中生成量子门线路效率较差等技术问题。

(二)技术方案

根据本公开实施例，所述FPGA包括：MCU，MPU，输出内核；逐条解析并计算量子门指令，获得序列数据和门波形数据，包括：通过上位机将线路指令发送至DDR中；通过MCU从DDR中取值，逐条解析并生成序列数据暂存至DDR中；通过MPU计算得出门波形数据暂存至DDR中。

根据本公开实施例，所述量子门指令集包括：线路描述指令、基础波形描述指令、量子门描述指令、以及直接波形描述指令。

根据本公开实施例，所述量子门指令集包括：5条线路描述指令、6条基础波形描述指令、13条量子门描述指令、以及2条直接波形描述指令。

根据本公开实施例，所述线路描述指令包括：线路复位标志、线路开始标志、线路结束标志、线路触发参数、线路波形参数。

根据本公开实施例，所述基础波形描述指令用于生成载波以及量子门的包络波形。

根据本公开实施例，所述包络波形类型包括：cos包络、矩形包络、高斯包络、flattop包络，以及RRING包络中至少一种。

根据本公开实施例，所述量子门描述指令用于执行的操作包括：给出量子门在量子线路中的输出时刻、载波调制的频率、突变相位以及量子门的drag变形、量子线路的拖尾矫正中至少一种。

根据本公开实施例，MCU、MPU之间均采用AXI4_STREAM接口进行数据交互，采用AXI4_LITE接口进行指令交互。

根据本公开实施例，所述MPU内部包含多个封装成标准AXI4_STREAM接口的函数计算模块，所述函数计算模块包括：正弦波生成、高斯波生成、乘法、累乘加中至少一种。

(三)有益效果

从上述技术方案可以看出，本公开基于FPGA生成超导量子门线路的方法至少具有以下有益效果其中之一或其中一部分：

(1)可显著提升线路的计算速度、缩短网络传输耗时；

(2)实现量子线路的流水化输出，提升实现效率，轻松应对超大规模、多实验、多线路应用场景下的量子计算任务；

(3)便于扩展、及和不同电子学仪器间的移植。

附图说明

图1是本公开实施例的基于量子门的指令集格式定义示意图；

图2是本公开实施例的基于FPGA生成量子门线路的架构示意图。

图3是本公开实施例的执行计算任务的MPU逻辑框架示意图。

图4是本公开实施例的基于FPGA生成超导量子门线路的方法的流程图。

具体实施方式

本公开提供了一种基于FPGA生成超导量子门线路的方法，包括提出了一套基于量子门的指令集，并提出基于FPGA的微控制器MCU+微处理器MPU架构来解析并计算量子门指令，获得量子线路数字波形。上位机只需传递量子门指令，微控制器MCU控制取值、解析流程，微处理器MPU利用FPGA的并行计算优势，完成复杂的函数计算任务。整个指令传输、取值、指令解析、计算的任务可与量子门线路的输出过程并行执行，即在量子门线路输出的同时，其余线路的生成任务可并行进行，确保当前线路输出完毕时，下一条线路的数据已准备就绪。该指令集包含线路描述、基础波形描述、量子门描述和直接波形写入四大类，可实现一条量子线路的完整波形描述，支持多用户、多线路的实验描述，并且支持实验清除。微控制器MCU基于FPGA Microblaze软核实现，控制指令解析、线路输出两个并行进程，实现量子线路的流水化输出。微处理器MPU利用FPGA的逻辑资源实现，根据MCU解析出的控制命令，完成指定的函数计算任务。MPU内部包含若干个封装成标准AXI4_STREAM接口的函数计算模块，比如正弦波生成、高斯波生成、乘法、累乘加等，有新增函数类型时可直接扩展。MCU、MPU之间均采用标准的AXI4_STREAM接口进行数据交互，采用AXI4_LITE接口进行指令交互，便于在不同系统间移植。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

在本公开实施例中，提供一种基于FPGA生成超导量子门线路的方法，如结合图1至图4所示，所述基于FPGA生成超导量子门线路的方法，包括：

操作S1：创建量子门指令集；

操作S2：通过上位机传递量子门指令；

操作S3：逐条解析量子门指令，计算得出门波形数据，并获得序列数据；

操作S4：在输出内核中根据序列数据控制门波形数据的输出，经数模转换后输出量子线路。

所述FPGA包括：MCU，MPU，输出内核；

根据本公开实施例，逐条解析并计算量子门指令，获得序列数据和门波形数据，包括：

通过上位机将线路指令发送至DDR中；

通过MCU从DDR中取值，逐条解析并生成序列数据暂存至DDR；

通过MPU计算得出门波形数据暂存至DDR中。

根据本公开实施例，所述量子门指令集包括：线路描述指令、基础波形描述指令、量子门描述指令、以及直接波形描述指令。例如如图1所示的指令集包含5条线路描述、6条基础波形描述、13条量子门描述和2条直接波形描述共26条指令。指令长度不固定，由指令内容中的具体参数决定，可根据指令类型推算出指令长度；对于变长指令，如直接波形写入，需在指令内容中指明指令的长度。其中线路描述指令包含线路复位标志、线路开始标志、线路结束标志、线路触发参数(触发延时、触发次数)、线路波形参数、实验ID、线路编号、线路循环次数等线路相关信息的描述。基础波形描述指令用于生成载波以及量子门的包络波形，目前支持cos、矩形、高斯、flattop和RRING共5种包络，可随系统需求扩展新的包络类型。量子门描述指令给出量子门在量子线路中的输出时刻、载波调制的频率、突变相位以及量子门的drag变形、量子线路的拖尾矫正等操作，根据该指令可获得量子门的最终数字波形。2条直接波形描述指令是一个兼容上位机生成量子门线路的设计，上位机生成好的线路波形封装成该指令形式，可同样工作于本系统中。

根据本公开实施例，图2所示架构中，上位机将线路指令发送至DDR中，MCU从DDR中取值，逐条解析并生成序列数据，解析过程中，将量子门的计算命令发送给MPU，MPU计算得出门波形数据暂存至DDR中，由MCU将单个的门波形拼接成完整的量子线路存放至DDR。同时，MCU根据上位机的线路执行命令，控制输出内核从DDR中读取相应的线路波形数据和序列数据，根据序列数据控制线路波形数据的输出，经数模转换后输出量子线路。

根据本公开实施例，图3是MPU的核心逻辑框架，包含各基础波形生成，以及用于生成最终量子门的加法、乘法、乘加等操作模块。MPU与MCU、DDR之间，以及MPU内部各模块之间，均采用标准的AXI4_STREAM、AXI4_LITE总线接口，便于移植和扩展。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开基于FPGA生成超导量子门线路的方法有了清楚的认识。

综上所述，本公开提供了一种基于FPGA生成超导量子门线路的方法，采用本方法实现的量子门线路数字波形生成，可显著提升线路的计算速度、缩短网络传输耗时，实现量子线路的流水化输出，提升实现效率，轻松应对超大规模、多实验、多线路应用场景下的量子计算任务。并且便于扩展、和不同电子学仪器间的移植。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims

1.一种基于FPGA生成超导量子门线路的方法，包括：

操作S1：创建量子门指令集；

操作S2：通过上位机传递量子门指令；

2.根据权利要求1所述的基于FPGA生成超导量子门线路的方法，所述FPGA包括：MCU，MPU，输出内核；

逐条解析并计算量子门指令，获得序列数据和门波形数据，包括：

通过上位机将线路指令发送至DDR中；

通过MCU从DDR中取值，逐条解析并生成序列数据暂存至DDR中；

通过MPU计算得出门波形数据暂存至DDR中。

3.根据权利要求1所述的基于FPGA生成超导量子门线路的方法，所述量子门指令集包括：线路描述指令、基础波形描述指令、量子门描述指令、以及直接波形描述指令。

4.根据权利要求2所述的基于FPGA生成超导量子门线路的方法，所述量子门指令集包括：5条线路描述指令、6条基础波形描述指令、13条量子门描述指令、以及2条直接波形描述指令。

5.根据权利要求3所述的基于FPGA生成超导量子门线路的方法，所述线路描述指令包括：线路复位标志、线路开始标志、线路结束标志、线路触发参数、线路波形参数。

6.根据权利要求3所述的基于FPGA生成超导量子门线路的方法，所述基础波形描述指令用于生成载波以及量子门的包络波形。

7.根据权利要求6所述的基于FPGA生成超导量子门线路的方法，所述包络波形类型包括：cos包络、矩形包络、高斯包络、flattop包络，以及RRING包络中至少一种。

8.根据权利要求3所述的基于FPGA生成超导量子门线路的方法，所述量子门描述指令用于执行的操作包括：给出量子门在量子线路中的输出时刻、载波调制的频率、突变相位以及量子门的drag变形、量子线路的拖尾矫正中至少一种。

9.根据权利要求2所述的基于FPGA生成超导量子门线路的方法，MCU、MPU之间均采用AXI4_STREAM接口进行数据交互，采用AXI4_LITE接口进行指令交互。

10.根据权利要求2所述的基于FPGA生成超导量子门线路的方法，所述MPU内部包含多个封装成标准AXI4_STREAM接口的函数计算模块，所述函数计算模块包括：正弦波生成、高斯波生成、乘法、累乘加中至少一种。