CN114530499A - 一种InP HEMT外延结构 - Google Patents

一种InP HEMT外延结构 Download PDF

Info

Publication number
CN114530499A
CN114530499A CN202210096964.5A CN202210096964A CN114530499A CN 114530499 A CN114530499 A CN 114530499A CN 202210096964 A CN202210096964 A CN 202210096964A CN 114530499 A CN114530499 A CN 114530499A
Authority
CN
China
Prior art keywords
layer
gas
equal
epitaxial structure
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210096964.5A
Other languages
English (en)
Inventor
周书星
曹文彧
魏彦锋
陈传亮
张欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei University of Arts and Science
Original Assignee
Hubei University of Arts and Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei University of Arts and Science filed Critical Hubei University of Arts and Science
Priority to CN202210096964.5A priority Critical patent/CN114530499A/zh
Publication of CN114530499A publication Critical patent/CN114530499A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种InP HEMT外延结构，包括由下至上依次层叠设置的InP衬底、第一缓冲层、第二缓冲层、第一势垒层、第一Si‑δ掺杂层、第一隔离层、第一沟道层、第二沟道层、第三沟道层、第二隔离层、第二Si‑δ掺杂层、第二势垒层、刻蚀停止层、第一接触层和第二接触层；其中，所述第一沟道层的材料为InxGa1‑xAs，0.5≤x≤0.8，所述第二沟道层的材料为InyGa1‑yAs，0.7≤y≤1，所述第三沟道层的材料为InzGa1‑zAs，0.5≤z≤0.8，所述第一Si‑δ掺杂层和所述第二Si‑δ掺杂层的掺杂浓度均为3×1012～7×1012cm‑2。本发明提供的InP HEMT外延结构，增强InP HEMT的抗辐射能力，对实现强抗辐射高性能InP HEMT电路具有重要意义。

Description

一种InP HEMT外延结构
技术领域
本发明涉及三五族化合物半导体外延材料及空间抗辐射领域，特别涉及一种InPHEMT外延结构。
背景技术
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是上世纪80年代初发展起来的一种异质结半导体器件，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。这种器件及其集成电路都能够工作于超高频(毫米波)、超高速领域，原因就在于它是利用具有很高迁移率的所谓二维电子气来(2DEG)工作的。PHEMT是对高电子迁移率晶体管(HEMT)的一种改进结构，也称为赝调制掺杂异质结场效应晶体管(PMODFET)。
以InP基材料为基础的高电子迁移率晶体管利用InGaAs沟道具有的高迁移率二维电子气(2DEG)来工作，使其具有高速高频、高功率增益、低噪声及低功耗等特点，非常适合制作毫米波太赫兹波低噪声放大器电路和系统，广泛应用在雷达、通信、导航、安全、射电天文和医疗等与国民经济和国家安全息息相关的领域。然而现有的InP HEMT外延结构的抗辐射能力都较低。
发明内容
本发明的主要目的是提出一种InP HEMT外延结构，旨在解决现有的InP HEMT外延结构的抗辐射能力都较低的问题。
为实现上述目的，本发明提出一种InP HEMT外延结构，包括由下至上依次层叠设置的InP衬底、第一缓冲层、第二缓冲层、第一势垒层、第一Si-δ掺杂层、第一隔离层、第一沟道层、第二沟道层、第三沟道层、第二隔离层、第二Si-δ掺杂层、第二势垒层、刻蚀停止层、第一接触层和第二接触层；
其中，所述第一沟道层的材料为InxGa1-xAs，0.5≤x≤0.8，所述第二沟道层的材料为InyGa1-yAs，0.7≤y≤1，所述第三沟道层的材料为InzGa1-zAs，0.5≤z≤0.8，所述第一Si-δ掺杂层和所述第二Si-δ掺杂层的掺杂浓度均为3×1012～7×1012cm-2。
可选地，所述第二沟道层的材料为InAs。
可选地，还包括第三Si-δ掺杂层，所述第三Si-δ掺杂层设于所述第一隔离层和所述第一沟道层之间，所述第三Si-δ掺杂层的掺杂浓度为3×1012～7×1012cm-2。
可选地，所述第二缓冲层为超晶格缓冲层。
可选地，所述超晶格缓冲层的材料为InmA11-mAs或InmGa1-mAs，0.5≤m≤0.8。
可选地，所述第二接触层的材料为掺杂Si的N型InnGa1-nAs，0.65≤n≤1。
可选地，所述第一接触层的材料为掺杂Si的N型InjA11-jAs，0.5≤j≤0.8。
可选地，所述第一势垒层的材料为InaA11-aAs，0.5≤a≤0.8；和/或，
所述第二势垒层的材料为InbA11-bAs，0.5≤b≤0.8；和/或，
所述刻蚀停止层的材料为InP。
可选地，所述第一缓冲层的材料为InkA11-kAs，0.4≤k≤0.6。
可选地，所述第一缓冲层的厚度为10～500nm；和/或，
所述第二缓冲层的厚度为0～500nm；和/或，
所述第一势垒层的厚度为20～500nm；和/或，
所述第一隔离层的厚度为1～4nm；和/或，
所述第一沟道层的厚度为2～20nm；和/或，
所述第二沟道层的厚度为2～10nm；和/或，
所述第三沟道层的厚度为2～20nm；和/或，
所述第二隔离层的厚度为1～4nm；和/或，
所述第二势垒层的厚度为6～20nm；和/或，
所述刻蚀停止层的厚度为2～4nm；和/或，
所述第一接触层的厚度为10～20nm；和/或，
所述第二接触层的厚度为10～20nm。
本发明的技术方案中，所述第一沟道层、所述第二沟道层和所述第三沟道层构成复合沟道层，通过在复合沟道层的上侧的第二隔离层和第二势垒层之间设置所述第二Si-δ掺杂层，并在复合沟道层的下侧的第一势垒层和第一隔离层之间设置所述第一Si-δ掺杂层，两侧的Si-δ掺杂可以极大提高复合沟道层内二维电子气浓度，增强InP HEMT的抗辐射能力，对实现强抗辐射高性能InP HEMT电路具有重要意义。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅为本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明提出的InP HEMT外延结构的第一实施例的结构示意图；
图2为本发明提出的InP HEMT外延结构的第二实施例的结构示意图；
图3为本发明实施例1的InP PHEMT外延结构的XRD(X-ray diffraction，X射线衍射仪技术)表征图；
图4为本发明实施例2的InP PHEMT外延结构的XRD表征图；
图5为本发明实施例3的InP PHEMT外延结构的XRD表征图；
图6为本发明实施例4的InP PHEMT外延结构的XRD表征图；
图7为本发明实施例5的InP PHEMT外延结构的XRD表征图。
附图标号说明：
标号 名称 标号 名称
1 InP衬底 9 第三沟道层
2 第一缓冲层 10 第二隔离层
3 第二缓冲层 11 第二Si-δ掺杂层
4 第一势垒层 12 第二势垒层
5 第一Si-δ掺杂层 13 刻蚀停止层
6 第一隔离层 14 第一接触层
7 第一沟道层 15 第二接触层
8 第二沟道层 16 第三Si-δ掺杂层
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)是上世纪80年代初发展起来的一种异质结半导体器件，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。这种器件及其集成电路都能够工作于超高频(毫米波)、超高速领域，原因就在于它是利用具有很高迁移率的所谓二维电子气来(2DEG)工作的。PHEMT是对高电子迁移率晶体管(HEMT)的一种改进结构，也称为赝调制掺杂异质结场效应晶体管(PMODFET)。
以InP基材料为基础的高电子迁移率晶体管利用InGaAs沟道具有的高迁移率二维电子气(2DEG)来工作，使其具有高速高频、高功率增益、低噪声及低功耗等特点，非常适合制作毫米波太赫兹波低噪声放大器电路和系统，广泛应用在雷达、通信、导航、安全、射电天文和医疗等与国民经济和国家安全息息相关的领域。然而现有的InP HEMT外延结构的抗辐射能力都较低。
鉴于此，本发明提出一种InP HEMT外延结构，图1和图2为本发明提出的InP HEMT外延结构的实施例。
如图1所示，InP HEMT外延结构包括由下至上依次层叠设置的InP衬底1、第一缓冲层2、第二缓冲层3、第一势垒层4、第一Si-δ掺杂层5、第一隔离层6、第一沟道层7、第二沟道层8、第三沟道层9、第二隔离层10、第二Si-δ掺杂层11、第二势垒层12、刻蚀停止层13、第一接触层14和第二接触层15；其中，所述第一沟道层7的材料为InxGa1-xAs，0.5≤x≤0.8，所述第二沟道层8的材料为InyGa1-yAs，0.7≤y≤1，所述第三沟道层9的材料为InzGa1-zAs，0.5≤z≤0.8，所述第一Si-δ掺杂层5和所述第二Si-δ掺杂层11的掺杂浓度均为3×1012～7×1012cm-2。
本发明的技术方案中，所述第一沟道层7、所述第二沟道层8和所述第三沟道层9构成复合沟道层，通过在复合沟道层的上侧的第二隔离层10和第二势垒层12之间设置所述第二Si-δ掺杂层11，并在复合沟道层的下侧的第一势垒层4和第一隔离层6之间设置所述第一Si-δ掺杂层5，两侧的Si-δ掺杂可以极大提高复合沟道层内二维电子气浓度，增强InP HEMT的抗辐射能力，对实现强抗辐射高性能InP HEMT电路具有重要意义。
本发明对所述第二沟道层8的材料InyGa1-yAs中的y不做限制，只要满足0.7≤y≤1即可，如，y＝0.7，y＝0.9，y＝1等，在本发明实施例中优选y＝1，也即所述第二沟道层8的材料为InAs，有助于生长高质量高In组分的复合沟道层。
进一步地，如图2所示，所述InP HEMT外延结构还包括第三Si-δ掺杂层16，所述第三Si-δ掺杂层16设于所述第一隔离层6和所述第一沟道层7之间，所述第三Si-δ掺杂层16的掺杂浓度为3×1012～7×1012cm-2。通过在所述第一隔离层6和所述第一沟道层7之间设置所述第三Si-δ掺杂层16，相当于在复合沟道层内设置所述第三Si-δ掺杂层16，所述第三Si-δ掺杂层16与第一Si-δ掺杂层5和第二Si-δ掺杂层11协同作用，进一步提高复合沟道层内二维电子气浓度，进一步增强InP HEMT的抗辐射能力。
进一步地，所述第二缓冲层3为超晶格缓冲层，采用超晶格结构的缓冲层，可以增大虚拟衬底1晶格常数，降低晶体生长界面缺陷，有利于高In组分的复合沟道层的生长，提高复合沟道层的生长质量。
进一步地，所述超晶格缓冲层的材料为InmA11-mAs或InmGa1-mAs，0.5≤m≤0.8。也即，所述超晶格缓冲层的材料为InmA11-mAs，0.5≤m≤0.8，或者，所述超晶格缓冲层的材料为InmGa1-mAs，0.5≤m≤0.8，通过使用上述材料，有助于进一步提高复合沟道层的生长质量。
不仅如此，所述第二接触层15的材料为掺杂Si的N型InnGa1-nAs，0.65≤n≤1，相比于将第二接触层15的材料选为掺杂Si的N型InAs，本实施例将第二接触层15的材料选为掺杂Si的N型InnGa1-nAs，进一步降低了金半接触势垒，进一步提高了器件的接触性。需要说明的是，第二接触层15的掺杂浓度大于1019cm-3，优选1×1019～2×1019cm-3。
所述第一接触层14的材料为掺杂Si的N型InjA11-jAs，0.5≤j≤0.8。将第一接触层14的材料选为掺杂Si的N型InjA11-jAs，其中，j为恒定值，并处于0.5～0.8之间，InjA11-jAs的第一接触层14与第二接触层15结合，进一步优化了器件的接触性。需要说明的是，第一接触层14的掺杂浓度大于1019cm-3，优选1×1019～2×1019cm-3。
所述第一势垒层4的材料为InaA11-aAs，0.5≤a≤0.8；所述第二势垒层12的材料为InbA11-bAs，0.5≤b≤0.8；所述刻蚀停止层13的材料为InP。其中，第一势垒层4的材料选为InaA11-aAs，a为恒定值，并处于0.5～0.8之间，第二势垒层12的材料选为InbA11-bAs，a为恒定值，并处于0.5～0.8之间，所述刻蚀停止层13的材料选为InP。
所述第一缓冲层2的材料为InkA11-kAs，0.4≤k≤0.6。将第一缓冲层2的材料选为InkA11-kAs，并且k为恒定值，k在0.4～0.6范围内，将InkA11-kAs的第一缓冲层2设置在InP衬底1和第二缓冲层3之间，大大减少异质外延引起的缺陷和位错，进一步提高复合沟道层的生长质量。
此外，上述的第一隔离层6的材料为IncA11-cAs，0.5≤c≤0.8，上述的第二隔离层10的材料为IndA11-dAs，0.5≤d≤0.8。
所述第一缓冲层2的厚度为10～500nm；所述第二缓冲层3的厚度为0～500nm，优选50～500mm，如50mm、100mm、500mm等；所述第一势垒层4的厚度为20～500nm；所述第一隔离层6的厚度为1～4nm；所述第一沟道层7的厚度为2～20nm；所述第二沟道层8的厚度为2～10nm；所述第三沟道层9的厚度为2～20nm；所述第二隔离层10的厚度为1～4nm；所述第二势垒层12的厚度为6～20nm；所述刻蚀停止层13的厚度为2～4nm；所述第一接触层14的厚度为10～20nm；所述第二接触层15的厚度为10～20nm。具体的厚度请参阅表1，表1为第二实施例的InP PHEMT外延结构的参数表，其中Un是指无掺杂，第一Si-δ掺杂层5、第二Si-δ掺杂层11、第一接触层14、第二接触层15和第三Si-δ掺杂层16分别掺杂有Si。
表1第二实施例的InP PHEMT外延结构的参数表
Figure BDA0003490866660000071
以下结合具体实施例和附图对本发明的技术方案作进一步详细说明，应当理解，以下实施例仅用以解释本发明，并不用于限定本发明。
实施例1
实施例1的InP PHEMT外延结构的具体参数如表2所示。
表2实施例1的InP PHEMT外延结构的参数表
Figure BDA0003490866660000081
实施例2
实施例2的InP PHEMT外延结构的具体参数如表3所示。
表3实施例2的InP PHEMT外延结构的参数表
Figure BDA0003490866660000082
Figure BDA0003490866660000091
实施例3
实施例3的InP PHEMT外延结构的具体参数如表4所示。
表4实施例3的InP PHEMT外延结构的参数表
Figure BDA0003490866660000092
实施例4
实施例4的InP PHEMT外延结构的具体参数如表5所示。
表5实施例4的InP PHEMT外延结构的参数表
Figure BDA0003490866660000093
Figure BDA0003490866660000101
实施例5
实施例5的InP PHEMT外延结构的具体参数如表6所示。
表6实施例5的InP PHEMT外延结构的参数表
Figure BDA0003490866660000102
实施例1的InP PHEMT外延结构的XRD表征图如图3所示；实施例2的InP PHEMT外延结构的XRD表征图如图4所示；实施例3的InP PHEMT外延结构的XRD表征图如图5所示；实施例4的InP PHEMT外延结构的XRD表征图如图6所示；实施例5的InP PHEMT外延结构的XRD表征图如图7所示。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的专利保护范围内。

Claims (10)

1.一种InP HEMT外延结构，其特征在于，包括由下至上依次层叠设置的InP衬底、第一缓冲层、第二缓冲层、第一势垒层、第一Si-δ掺杂层、第一隔离层、第一沟道层、第二沟道层、第三沟道层、第二隔离层、第二Si-δ掺杂层、第二势垒层、刻蚀停止层、第一接触层和第二接触层；
其中，所述第一沟道层的材料为InxGa1-xAs，0.5≤x≤0.8，所述第二沟道层的材料为InyGa1-yAs，0.7≤y≤1，所述第三沟道层的材料为InzGa1-zAs，0.5≤z≤0.8，所述第一Si-δ掺杂层和所述第二Si-δ掺杂层的掺杂浓度均为3×1012～7×1012cm-2。
2.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第二沟道层的材料为InAs。
3.如权利要求1所述的InP HEMT外延结构，其特征在于，还包括第三Si-δ掺杂层，所述第三Si-δ掺杂层设于所述第一隔离层和所述第一沟道层之间，所述第三Si-δ掺杂层的掺杂浓度为3×1012～7×1012cm-2。
4.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第二缓冲层为超晶格缓冲层。
5.如权利要求4所述的InP HEMT外延结构，其特征在于，所述超晶格缓冲层的材料为InmA11-mAs或InmGa1-mAs，0.5≤m≤0.8。
6.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第二接触层的材料为掺杂Si的N型InnGa1-nAs，0.65≤n≤1。
7.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第一接触层的材料为掺杂Si的N型InjA11-jAs，0.5≤j≤0.8。
8.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第一势垒层的材料为InaA11-aAs，0.5≤a≤0.8；和/或，
所述第二势垒层的材料为InbA11-bAs，0.5≤b≤0.8；和/或，
所述刻蚀停止层的材料为InP。
9.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第一缓冲层的材料为InkA11-kAs，0.4≤k≤0.6。
10.如权利要求1所述的InP HEMT外延结构，其特征在于，所述第一缓冲层的厚度为10～500nm；和/或，
所述第二缓冲层的厚度为0～500nm；和/或，
所述第一势垒层的厚度为20～500nm；和/或，
所述第一隔离层的厚度为1～4nm；和/或，
所述第一沟道层的厚度为2～20nm；和/或，
所述第二沟道层的厚度为2～10nm；和/或，
所述第三沟道层的厚度为2～20nm；和/或，
所述第二隔离层的厚度为1～4nm；和/或，
所述第二势垒层的厚度为6～20nm；和/或，
所述刻蚀停止层的厚度为2～4nm；和/或，
所述第一接触层的厚度为10～20nm；和/或，
所述第二接触层的厚度为10～20nm。
CN202210096964.5A 2022-01-26 2022-01-26 一种InP HEMT外延结构 Pending CN114530499A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210096964.5A CN114530499A (zh) 2022-01-26 2022-01-26 一种InP HEMT外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210096964.5A CN114530499A (zh) 2022-01-26 2022-01-26 一种InP HEMT外延结构

Publications (1)

Publication Number Publication Date
CN114530499A true CN114530499A (zh) 2022-05-24

Family

ID=81622070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210096964.5A Pending CN114530499A (zh) 2022-01-26 2022-01-26 一种InP HEMT外延结构

Country Status (1)

Country Link
CN (1) CN114530499A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101585A (zh) * 2022-08-22 2022-09-23 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115101585A (zh) * 2022-08-22 2022-09-23 江西兆驰半导体有限公司 氮化镓基高电子迁移率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
US8169002B2 (en) High electron mobility transistor and method for fabricating the same
EP1875515B1 (en) Binary group iii-nitride based high electron mobility transistors and methods of fabricating same
TW200406065A (en) Ga/A1Gan heterostructure field effect transistor with dielectric recessed gate
US5596211A (en) Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas
CN114530499A (zh) 一种InP HEMT外延结构
CN113793868B (zh) GaN基HEMT器件、器件外延结构及其制备方法
TW201824459A (zh) 整合場效電晶體與異質接面雙極電晶體的結構
JP3470054B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
CN112736132B (zh) InP PHEMT外延结构及其制备方法
Jeon et al. DC and RF performance of LP-MOCVD grown Al/sub 0.25/Ga/sub 0.75/As/In/sub x/Ga/sub 1-x/As (x= 0.15-0.28) P-HEMT's with Si-delta doped GaAs layer
KR19980079943A (ko) 전계 효과형 트랜지스터
JP2964637B2 (ja) 電界効果トランジスタ
CN114373804A (zh) 赝配高迁移率晶体管、低噪声放大器及相关装置
WO2004040638A1 (ja) 窒化砒化ガリウムインジウム系ヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置
JP2530496B2 (ja) 半導体ヘテロ構造およびその製造方法
EP0718890B1 (en) Field effect transistor
CN111243953B (zh) 一种利用分子束外延制备半导体器件的方法及半导体器件
Lee et al. High-Quality AlGaN/GaN HEMTs Growth on Silicon Using Al0. 07Ga0. 93N as Interlayer for High RF Applications
JP2003332353A (ja) 通信機器用半導体装置及び通信システム用機器
JP2000164852A (ja) 窒化砒化ガリウムインジウム系エピタキシャルウェハ及びそれを用いた高電子移動度トランジスタ
van der Zanden et al. Comparison of Metamorphic InGaAs/InAlAs HEMT’s on GaAs with InP based LM HEMT’s
US20220344474A1 (en) Superlattice structure
US20230133164A1 (en) Enhancement-type semiconductor structure and manufacturing method thereof
JP2616634B2 (ja) 電界効果トランジスタ
JP2730511B2 (ja) ヘテロ接合電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination