CN114530134A - 显示面板及显示终端 - Google Patents

显示面板及显示终端 Download PDF

Info

Publication number
CN114530134A
CN114530134A CN202210210559.1A CN202210210559A CN114530134A CN 114530134 A CN114530134 A CN 114530134A CN 202210210559 A CN202210210559 A CN 202210210559A CN 114530134 A CN114530134 A CN 114530134A
Authority
CN
China
Prior art keywords
port
multiplexing unit
compensation capacitor
electrically connected
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210210559.1A
Other languages
English (en)
Other versions
CN114530134B (zh
Inventor
刘倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210210559.1A priority Critical patent/CN114530134B/zh
Publication of CN114530134A publication Critical patent/CN114530134A/zh
Application granted granted Critical
Publication of CN114530134B publication Critical patent/CN114530134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请涉及一种显示面板及显示终端，其中显示面板包括像素单元阵列以及分时复用单元，分时复用单元包括多条选通线及多个开关晶体管，部分开关晶体管的第一端口与第三端口设第一补偿电容，开关晶体管的第一端口与其他开关晶体管的第三端口设第二补偿电容；或者部分开关晶体管的第一端口与第二端口之间设第三补偿电容，开关晶体管的第一端口与其他开关晶体管的第二端口设第四补偿电容。通过在分时复用单元中设第一补偿电容、第二补偿电容、第三补偿电容及第四补偿电容，本申请能够对分时复用单元的各条数据线上的数据信号进行补偿，保证数据信号的一致性，避免各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象。

Description

显示面板及显示终端
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及显示终端。
背景技术
在液晶显示(Liquid Crystal Display，LCD)领域，为节约成本，一般采用减少驱动芯片的方式或Demux(多路复用)技术。例如，在GOA(Gate on Array)电路中去除栅极驱动芯片，或者采用Demux技术，通过分时复用减少栅极驱动芯片或源极驱动芯片的数量。
然而，相关技术中采用Demux电路，虽然能够减少源极驱动芯片的数量，但Demux电路中不同晶体管之间存在的耦合电容不同，导致对应的数据线上的数据信号出现差异，使得显示画面可能出现竖纹、横纹等不良现象，影响显示画面的均匀性。
发明内容
有鉴于此，本申请提出了一种显示面板及显示终端，能够对分时复用单元输出的各条数据线上的数据信号进行补偿，保证所述各条数据线上的数据信号的一致性，进而避免所述各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象。
根据本申请的一方面，提供了一种显示面板，所述显示面板包括像素单元阵列以及多个分时复用单元，各个所述分时复用单元分别与所述像素单元阵列电连接，所述像素单元阵列中的各个像素单元分别包括一个或多个子像素单元，各个所述分时复用单元包括多条选通线以及多个开关晶体管，其中，各个所述开关晶体管的第一端口分别与一条选通线电连接，各个所述开关晶体管的第二端口与对应的驱动信号电连接；至少两个开关晶体管各自的第三端口分别电连接到同一像素单元中不同的子像素单元，或者，至少两个开关晶体管各自的第三端口分别电连接到不同像素单元中的子像素单元，形成所述至少两个开关晶体管对应的数据线的交叉；所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置有第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置有一个或多个第二补偿电容；或者，所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置有第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置有一个或多个第四补偿电容。
进一步地，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的源极，各个所述开关晶体管的第三端口为该开关晶体管的漏极，或者，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的漏极，各个所述开关晶体管的第三端口为该开关晶体管的源极。
进一步地，各个所述分时复用单元包括第一复用单元以及第二复用单元，所述第一复用单元以及第二复用单元分别与所述像素单元阵列电连接，其中，所述第一复用单元以及第二复用单元中的选通线的数量以及开关晶体管的数量均为N，N为大于或等于2的自然数，其中，所述第一复用单元以及第二复用单元中各自补偿电容的数量均为N-1。
进一步地，所述第一复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，第一补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第1个开关晶体管的第三端口电连接；第N-2个第二补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口之间电连接。
进一步地，所述第二复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，第一补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第二复用单元中的第1个开关晶体管的第三端口电连接；第N-2个第二补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第二复用单元中的第N个开关晶体管的第三端口之间电连接。
进一步地，所述第一补偿电容的容值以及所述第二补偿电容的容值均为所述交叉的两条数据线之间的耦合电容的预设倍数，所述第一补偿电容的容值与所述第二补偿电容的容值不同。
进一步地，所述第一复用单元中，所述N-1个补偿电容包括第三补偿电容以及N-2个第四补偿电容，其中，第三补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口电连接；第N-2个第四补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第N-2个第四补偿电容的另一端与该第一复用单元中的第N-1个开关晶体管的第二端口之间电连接。
进一步地，所述第二复用单元中，所述N-1个补偿电容包括N-1个第四补偿电容，其中，第N-1个第四补偿电容的一端与该第二复用单元中的第N个开关晶体管的第一端口电连接，第N-1个第四补偿电容的另一端与该第二复用单元中的第N-1个开关晶体管的第二端口之间电连接。
进一步地，所述第三补偿电容的容值以及所述第四补偿电容的容值均为所述交叉的两条数据线之间的耦合电容的预设倍数，所述第三补偿电容的容值与所述第四补偿电容的容值不同。
根据本申请的另一方面，提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。
通过在有数据线相互交叉的分时复用单元的多个开关晶体管中，将部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置一个或多个第二补偿电容，或者部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置一个或多个第四补偿电容，根据本申请的各方面能够对分时复用单元输出的各条数据线上的数据信号进行补偿，保证所述各条数据线上的数据信号的一致性，进而避免所述各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1示出相关技术的Demux驱动架构的示意图。
图2示出相关技术的Demux驱动架构的示意图。
图3示出本申请实施例的显示面板的示意图。
图4示出本申请实施例的分时复用单元的示意图。
图5示出本申请实施例的分时复用单元的示意图。
图6示出本申请实施例的分时复用单元的示意图。
图7示出本申请实施例的分时复用单元的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。
图1示出相关技术的Demux驱动架构的示意图。
如图1所示，相关技术中，Demux电路可将源极驱动芯片(即，Source Driver IC)输出的驱动信号(即，Signal 1)以1:2的方式，通过晶体管T1、晶体管T2依次开启和关闭，分时传输至显示区的2列数据线DL1、DL2；也可将源极驱动芯片输出的另一路驱动信号(即，Signal 2)以1:2的方式，通过晶体管T3、晶体管T4依次开启和关闭，分时传输至显示区的2列数据线DL3、DL4。
在图1中，显示区可以包括多个像素单元，每个像素单元包括红色子像素单元、绿色子像素单元以及蓝色子像素单元。红色子像素单元11、绿色子像素单元12以及蓝色子像素单元13可位于显示面板的显示区的同一个像素单元中。红色子像素单元14可以与红色子像素单元11位于不同的像素单元中。每个子像素单元中可设置有对应的薄膜晶体管，每个子像素单元中的薄膜晶体管可与对应的数据线电连接。例如，红色子像素单元11中的薄膜晶体管的漏极可与数据线DL1电连接，绿色子像素单元12中的薄膜晶体管的漏极可与数据线DL2电连接，蓝色子像素单元13中的薄膜晶体管的漏极可与数据线DL3电连接，红色子像素单元14中的薄膜晶体管的漏极可与数据线DL4电连接。
参见图1，De1、De2可以是不同的选通线，栅极线GL1可分别与一行子像素单元中各个薄膜晶体管的栅极电连接。第一个晶体管T1的漏极与数据线DL1电连接，第三个晶体管T3的漏极与DL2电连接，第二个晶体管T2的漏极与数据线DL3电连接，第四个晶体管T4的漏极与DL4电连接。
在实际工作时，在栅极线GL1的高电平期间，De1、De2可以依次为脉冲信号，以控制晶体管T1、晶体管T2依次开启，进而将数据信号Signal 1分时传输至数据线DL1、DL3上，最终将显示数据分时写入到子像素单元11、子像素单元13中，实现显示画面的显示。对于Signal2，也有类似的工作过程。
然而，在图1中，晶体管T2的漏极与晶体管T3的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容(或称寄生电容)Cp0。由于晶体管T2以及晶体管T3之间的耦合电容的存在，使得不同的数据线DL1、DL2、DL3以及DL4各自之间的耦合状况并不一致。在选通线开启或关闭晶体管T1、晶体管T2、晶体管T3以及晶体管T4时，数据线DL1、DL2、DL3以及DL4上的数据信号出现差异，进而使得显示画面可能出现竖纹、横纹等显示不均匀的现象。
图2示出相关技术的Demux驱动架构的示意图。
如图2所示，相关技术中，Demux电路可将源极驱动芯片(即，Source Driver IC)输出的驱动信号(即，Signal 1)以1:3的方式，通过晶体管T1、晶体管T2以及晶体管T3依次开启和关闭，分时传输至显示区的3列数据线DL1、DL2以及DL3；也可将源极驱动芯片输出的另一路驱动信号(即，Signal 2)以1:3的方式，通过晶体管T4、晶体管T5以及晶体管T6依次开启和关闭，分时传输至显示区的3列数据线DL4、DL5以及DL6。
与图1类似，在图2中，显示区可以包括多个像素单元，每个像素单元包括红色子像素单元、绿色子像素单元以及蓝色子像素单元。红色子像素单元21、绿色子像素单元22以及蓝色子像素单元23可位于显示面板的显示区的同一个像素单元中。红色子像素单元24、绿色子像素单元25以及蓝色子像素单元26可位于显示面板的显示区的另一个像素单元中。每个子像素单元中可设置有对应的薄膜晶体管，每个子像素单元中的薄膜晶体管可与对应的数据线电连接。
参见图2，De1、De2以及De3可以是不同的选通线，栅极线GL1可分别与一行子像素单元中各个薄膜晶体管的栅极电连接。第一个晶体管T1的漏极与数据线DL1电连接，第五个晶体管T5的漏极与DL2电连接，第三个晶体管T3的漏极与DL3电连接，第四个晶体管T4的漏极与DL4电连接，第二个晶体管T2的漏极与数据线DL5电连接，第六个晶体管T6的漏极与DL6电连接。
在实际工作时，在栅极线GL1的高电平期间，De1、De2以及De3可以依次为脉冲信号，以控制晶体管T1、晶体管T2以及晶体管T3依次开启，进而将数据信号Signal 1分时传输至数据线DL1、DL5以及DL3上，最终将显示数据分时写入到子像素单元21、子像素单元25以及子像素单元23中，实现显示画面的显示。对于Signal2，也有类似的工作过程。
然而，在图2中，晶体管T3的漏极与晶体管T5的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容(或称寄生电容)Cp0。由于晶体管T3以及晶体管T5之间的耦合电容的存在，使得不同的数据线DL1-DL6各自之间的耦合状况并不一致。在选通线开启或关闭晶体管T1-T6时，数据线DL1-DL6上的数据信号出现差异，进而使得显示画面可能出现竖纹、横纹等显示不均匀的现象。
因此，对于图1，同一个像素单元中不同颜色的子像素单元对应的数据线相互交叉的情况，相互交叉的两条数据线之间的耦合电容影响较大；对于图2，不同像素单元中同种颜色的子像素单元对应的数据线相互交叉的情况，靠前交叉的数据线(如DL2)与邻近的后一数据线(如DL3)之间的耦合电容影响较大。
有鉴于此，本申请提供了一种显示面板，所述显示面板包括像素单元阵列以及多个分时复用单元，各个所述分时复用单元分别与所述像素单元阵列电连接，所述像素单元阵列中的各个像素单元分别包括一个或多个子像素单元，各个所述分时复用单元包括多条选通线以及多个开关晶体管，其中，各个所述开关晶体管的第一端口分别与一条选通线电连接，各个所述开关晶体管的第二端口与对应的驱动信号电连接；至少两个开关晶体管各自的第三端口分别电连接到同一像素单元中不同的子像素单元，或者，至少两个开关晶体管各自的第三端口分别电连接到不同像素单元中的子像素单元，形成所述至少两个开关晶体管对应的数据线的交叉；所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置有第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置有一个或多个第二补偿电容；或者，所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置有第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置有一个或多个第四补偿电容。
通过在有数据线相互交叉的分时复用单元的多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置一个或多个第二补偿电容，或者部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置一个或多个第四补偿电容，本申请能够对分时复用单元输出的各条数据线上的数据信号进行补偿，保证所述各条数据线上的数据信号的一致性，进而避免所述各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象。
图3示出本申请实施例的显示面板的示意图。
如图3所示，1可以表示像素单元阵列，2可以表示任意一个所述分时复用单元(也称Demux单元)。所述分时复用单元可以有两路驱动信号Signal 1和Signal2，分别经过第一复用单元以及第二复用单元，输出相应的数据信号至不同的子像素单元。所述第一复用单元可以包括第1个开关晶体管T1、第2个开关晶体管T2以及第3个开关晶体管T3；所述第二复用单元可以包括第1个开关晶体管T4、第2个开关晶体管T5以及第3个开关晶体管T6。
进一步地，子像素单元21可以是红色子像素单元，子像素单元22可以是绿色子像素单元，子像素单元23可以是蓝色子像素单元。子像素单元21、子像素单元22以及子像素单元23位于同一个像素单元；子像素单元24可以是红色子像素单元，子像素单元25可以是绿色子像素单元，子像素单元26可以是蓝色子像素单元。子像素单元24、子像素单元25以及子像素单元26位于另一个像素单元。
De1、De2以及De3可以是不同的选通信号。其中，C11可以是第一复用单元中的第一补偿电容，C31可以是第一复用单元中的第二补偿电容；C41可以是第二复用单元中的第一补偿电容，C61可以是第二复用单元中的第二补偿电容；C32可以是第一复用单元中的第三补偿电容，C22可以是第一复用单元中的第四补偿电容；C42以及C52均可以是第二复用单元中的第四补偿电容。需要说明的是，在本申请中，单个复用单元中的开关晶体管可以从左向右依次排序。
进一步地，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的源极，各个所述开关晶体管的第三端口为该开关晶体管的漏极，或者，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的漏极，各个所述开关晶体管的第三端口为该开关晶体管的源极。
需要说明的是，本申请实施例中的晶体管，例如开关晶体管以及薄膜晶体管，均可以是N型或P型，本申请对于晶体管的类型并不限定。以下，本申请实施例主要以N型作为示例进行说明。
具体的，本申请实施例中的分时复用单元，可以将输入到该分时复用单元中的驱动信号以1：N的方式，分时传输至子像素单元中对应的数据线上，以将数据线上的数据写入到对应的子像素单元，从而使各个子像素单元发光，实现显示画面的显示。其中，N为大于或等于2的自然数。
其中，所述分时复用单元可以设置有多个。各个所述分时复用单元控制预设数量的子像素单元进行发光。可以理解，对于各个所述分时复用单元之间的结构，本申请并不限定。
进一步地，各个所述分时复用单元包括第一复用单元以及第二复用单元，所述第一复用单元以及第二复用单元分别与所述像素单元阵列电连接，其中，所述第一复用单元以及第二复用单元中的选通线的数量以及开关晶体管的数量均为N，N为大于或等于2的自然数，其中，所述第一复用单元以及第二复用单元中各自补偿电容的数量均为N-1。例如，所述多个分时复用单元中，其中一个所述分时复用单元的选通线的数量以及开关晶体管的数量可以均为6，共有2个复用单元。此时，第一复用单元以及第二复用单元的补偿电容的数量可以均为2。
进一步地，所述第一复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，第一补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第1个开关晶体管的第三端口电连接；第N-2个第二补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口之间电连接。以所述开关晶体管均为N型为例，则所述第一补偿电容可以有1个，而第二补偿电容可以有N-2个。其中第一补偿电容的一端可与对应的开关晶体管的栅极电连接，该第一补偿电容的另一端可与对应的开关晶体管的漏极电连接。可以理解，在实际应用中，可以根据需要设置第一补偿电容以及第二补偿电容的数量，本申请对于第一补偿电容以及第二补偿电容的数量并不限定。
进一步地，所述第二复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，第一补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第二复用单元中的第1个开关晶体管的第三端口电连接；第N-2个第二补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第二复用单元中的第N个开关晶体管的第三端口之间电连接。
进一步地，所述第一补偿电容的容值以及所述第二补偿电容的容值均为所述交叉的两条数据线之间的耦合电容的预设倍数，所述第一补偿电容的容值与所述第二补偿电容的容值不同。所述第一补偿的电容的容值也可以按照其他方式进行计算，根据实际需要进行调整，本申请并不限定。
进一步地，所述第一复用单元中，所述N-1个补偿电容包括第三补偿电容以及N-2个第四补偿电容，其中，第三补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口电连接；第N-2个第四补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第N-2个第四补偿电容的另一端与该第一复用单元中的第N-1个开关晶体管的第二端口之间电连接。
进一步地，所述第二复用单元中，所述N-1个补偿电容包括N-1个第四补偿电容，其中，第N-1个第四补偿电容的一端与该第二复用单元中的第N个开关晶体管的第一端口电连接，第N-1个第四补偿电容的另一端与该第二复用单元中的第N-1个开关晶体管的第二端口之间电连接。即，所述第二复用单元中的补偿电容均可以是第四补偿电容。
图4示出本申请实施例的分时复用单元的示意图。
如图4所示，本申请实施例的一个分时复用单元可包括4个开关晶体管，第一复用单元以及第二复用单元可分别包括2个开关晶体管。例如，第一复用单元包括第一开关晶体管T1、第二开关晶体管T2。其中，第一开关晶体管的栅极与第一选通线De1电连接，第一开关晶体管的漏极与第一数据线DL1电连接；第二开关晶体管的栅极与第二选通线De2电连接，第二开关晶体管的漏极与第二数据线DL3电连接。第一开关晶体管的源极、第二开关晶体管的源极均与驱动信号Signal 1电连接。
参见图4和图1，晶体管T2的漏极与晶体管T3的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容Cp0。C11可以是第一复用单元中的第一补偿电容；C21可以是第二复用单元中的第二补偿电容。
示例性的，上述补偿电容的容值可以如下设置：
C11＝C21＝Cp0；
图5示出本申请实施例的分时复用单元的示意图。
如图5所示，本申请实施例的一个分时复用单元可包括4个开关晶体管，第一复用单元以及第二复用单元可分别包括2个开关晶体管。例如，第一复用单元包括第一开关晶体管T1、第二开关晶体管T2。其中，第一开关晶体管的栅极与第一选通线De1电连接，第一开关晶体管的漏极与第一数据线DL1电连接；第二开关晶体管的栅极与第二选通线De2电连接，第二开关晶体管的漏极与第二数据线DL3电连接。第一开关晶体管的源极、第二开关晶体管的源极均与驱动信号Signal 1电连接。
参见图5和图1，晶体管T2的漏极与晶体管T3的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容Cp0。C11可以是第一复用单元中的第一补偿电容；C21可以是第二复用单元中的第二补偿电容。
示例性的，上述补偿电容的容值可以如下设置：
C12＝C22＝Cp0；
图6示出本申请实施例的分时复用单元的示意图。
如图6所示，本申请实施例的一个分时复用单元可包括6个开关晶体管，第一复用单元以及第二复用单元可分别包括3个开关晶体管。例如，第一复用单元包括第一开关晶体管T1、第二开关晶体管T2以及开关晶体管T3。其中，第一开关晶体管的栅极与第一选通线De1电连接，第一开关晶体管的漏极与第一数据线DL1电连接；第二开关晶体管的栅极与第二选通线De2电连接，第二开关晶体管的漏极与第二数据线DL5电连接；第三开关晶体管的栅极与第三选通线De3电连接，第三开关晶体管的漏极与第三数据线DL3电连接。第一开关晶体管的源极、第二开关晶体管的源极以及第三开关晶体管的源极均与驱动信号Signal 1电连接。
参见图6和图2，晶体管T3的漏极与晶体管T5的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容Cp0。C11可以是第一复用单元中的第一补偿电容，C31可以是第一复用单元中的第二补偿电容；C41可以是第二复用单元中的第一补偿电容，C61可以是第二复用单元中的第二补偿电容。
示例性的，上述补偿电容的容值可以如下设置：
C11＝C61＝3*Cp0；C31＝C41＝2*Cp0；
图7示出本申请实施例的分时复用单元的示意图。
如图7所示，本申请实施例的一个分时复用单元可包括6个开关晶体管，第一复用单元以及第二复用单元可分别包括3个开关晶体管。例如，第一复用单元包括第一开关晶体管T1、第二开关晶体管T2以及开关晶体管T3。其中，第一开关晶体管的栅极与第一选通线De1电连接，第一开关晶体管的漏极与第一数据线DL1电连接；第二开关晶体管的栅极与第二选通线De2电连接，第二开关晶体管的漏极与第二数据线DL5电连接；第三开关晶体管的栅极与第三选通线De3电连接，第三开关晶体管的漏极与第三数据线DL3电连接。第一开关晶体管的源极、第二开关晶体管的源极以及第三开关晶体管的源极均与驱动信号Signal 1电连接。
参见图7和图2，晶体管T3的漏极与晶体管T5的漏极之间(或者数据线DL2与数据线DL3之间)存在耦合电容Cp0。C32可以是第一复用单元中的第三补偿电容，C22可以是第一复用单元中的第四补偿电容；C42以及C52均可以是第二复用单元中的第四补偿电容。
示例性的，上述补偿电容的容值可以如下设置：
C22＝C52＝3*Cp0；C32＝C42＝2*Cp0；
在一个示例中，参见图4，通过C11进行信号补偿，将进入DL3的Signal1信号拉高，从而抵消Cp0对DL3耦合造成的DL3信号降低；通过C21进行信号补偿，将进入DL2的Signal2信号拉高，从而抵消Cp0对DL2耦合造成的DL2信号降低；不同的新增补偿电容的大小等于耦合电容的大小，从而使补偿信号拉高的水准与耦合电容拉低的水准相同，使其互相抵消。
需要说明的是，对于图4，所述第三补偿电容设置在数据线与选通线之间跨线较多一侧(即靠近驱动信号的一侧)。通过在靠近驱动信号的一侧增加第三补偿电容，本申请实施例能够对分时复用单元输出的各条数据线上的数据信号进行补偿，保证所述各条数据线上的数据信号的一致性，进而避免所述各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象。
进一步地，所述显示面板还包括驱动单元，所述多个分时复用单元分别与所述驱动单元电连接，用于接收所述驱动单元输出的驱动信号。例如，所述驱动信号可以利用显示面板中的源驱动器产生。可以理解，本申请对于驱动信号如何产生并不限定。
进一步地，所述子像素单元阵列包括多个行列形式排列的子像素单元，各个所述子像素单元中设置有薄膜晶体管，其中，各个所述子像素单元中的薄膜晶体管的漏极分别与该子像素单元对应的数据线电连接。可以理解，本申请对于子像素单元阵列的具体结构并不限定。
此外，本申请还提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。
综上所述，本申请实施例通过在有数据线相互交叉的分时复用单元的多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置一个或多个第二补偿电容，或者部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置一个或多个第四补偿电容，能够对分时复用单元输出的各条数据线上的数据信号进行补偿，保证所述各条数据线上的数据信号的一致性，进而避免所述各条数据线上的数据信号出现差异，消除显示画面显示不均匀的现象，适用于多种类型的显示面板。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的显示面板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板，其特征在于，所述显示面板包括像素单元阵列以及多个分时复用单元，各个所述分时复用单元分别与所述像素单元阵列电连接，所述像素单元阵列中的各个像素单元分别包括一个或多个子像素单元，各个所述分时复用单元包括多条选通线以及多个开关晶体管，其中，
各个所述开关晶体管的第一端口分别与一条选通线电连接，各个所述开关晶体管的第二端口与对应的驱动信号电连接；至少两个开关晶体管各自的第三端口分别电连接到同一像素单元中不同的子像素单元，或者，至少两个开关晶体管各自的第三端口分别电连接到不同像素单元中的子像素单元，形成所述至少两个开关晶体管对应的数据线的交叉；
所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第三端口之间设置有第一补偿电容，该第一补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第三端口之间设置有一个或多个第二补偿电容；
或者，所述多个开关晶体管中，部分所述开关晶体管的第一端口与该开关晶体管的第二端口之间设置有第三补偿电容，该第三补偿电容对应的开关晶体管的第一端口与其他开关晶体管的第二端口之间设置有一个或多个第四补偿电容。
2.根据权利要求1所述的显示面板，其特征在于，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的源极，各个所述开关晶体管的第三端口为该开关晶体管的漏极，
或者，各个所述开关晶体管的第一端口为该开关晶体管的栅极，各个所述开关晶体管的第二端口为该开关晶体管的漏极，各个所述开关晶体管的第三端口为该开关晶体管的源极。
3.根据权利要求2所述的显示面板，其特征在于，各个所述分时复用单元包括第一复用单元以及第二复用单元，所述第一复用单元以及第二复用单元分别与所述像素单元阵列电连接，其中，
所述第一复用单元以及第二复用单元中的选通线的数量以及开关晶体管的数量均为N，N为大于或等于2的自然数，其中，所述第一复用单元以及第二复用单元中各自补偿电容的数量均为N-1。
4.根据权利要求3所述的显示面板，其特征在于，所述第一复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，
第一补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第1个开关晶体管的第三端口电连接；
第N-2个第二补偿电容的一端与该第一复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口之间电连接。
5.根据权利要求3所述的显示面板，其特征在于，所述第二复用单元中，所述N-1个补偿电容包括第一补偿电容以及N-2个第二补偿电容，其中，
第一补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第二复用单元中的第1个开关晶体管的第三端口电连接；
第N-2个第二补偿电容的一端与该第二复用单元中的第1个开关晶体管的第一端口电连接，第N-2个第二补偿电容的另一端与该第二复用单元中的第N个开关晶体管的第三端口之间电连接。
6.根据权利要求4或5所述的显示面板，其特征在于，所述第一补偿电容的容值以及所述第二补偿电容的容值均为所述交叉的两条数据线之间的耦合电容的预设倍数，所述第一补偿电容的容值与所述第二补偿电容的容值不同。
7.根据权利要求3所述的显示面板，其特征在于，所述第一复用单元中，所述N-1个补偿电容包括第三补偿电容以及N-2个第四补偿电容，其中，
第三补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第一补偿电容的另一端与该第一复用单元中的第N个开关晶体管的第三端口电连接；
第N-2个第四补偿电容的一端与该第一复用单元中的第N个开关晶体管的第一端口电连接，第N-2个第四补偿电容的另一端与该第一复用单元中的第N-1个开关晶体管的第二端口之间电连接。
8.根据权利要求7所述的显示面板，其特征在于，所述第二复用单元中，所述N-1个补偿电容包括N-1个第四补偿电容，其中，
第N-1个第四补偿电容的一端与该第二复用单元中的第N个开关晶体管的第一端口电连接，第N-1个第四补偿电容的另一端与该第二复用单元中的第N-1个开关晶体管的第二端口之间电连接。
9.根据权利要求8所述的显示面板，其特征在于，所述第三补偿电容的容值以及所述第四补偿电容的容值均为所述交叉的两条数据线之间的耦合电容的预设倍数，所述第三补偿电容的容值与所述第四补偿电容的容值不同。
10.一种显示终端，其特征在于，所述显示终端包括终端主体和如权利要求1至9中任一项权利要求所述的显示面板，所述终端主体与所述显示面板相连接。
CN202210210559.1A 2022-03-04 2022-03-04 显示面板及显示终端 Active CN114530134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210210559.1A CN114530134B (zh) 2022-03-04 2022-03-04 显示面板及显示终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210210559.1A CN114530134B (zh) 2022-03-04 2022-03-04 显示面板及显示终端

Publications (2)

Publication Number Publication Date
CN114530134A true CN114530134A (zh) 2022-05-24
CN114530134B CN114530134B (zh) 2023-08-22

Family

ID=81626524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210210559.1A Active CN114530134B (zh) 2022-03-04 2022-03-04 显示面板及显示终端

Country Status (1)

Country Link
CN (1) CN114530134B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN107301850A (zh) * 2017-07-27 2017-10-27 南京中电熊猫平板显示科技有限公司 多路分用电路、液晶显示装置以及电容补偿方法
CN109448631A (zh) * 2019-01-25 2019-03-08 南京中电熊猫平板显示科技有限公司 一种显示装置
CN109634010A (zh) * 2019-01-02 2019-04-16 南京中电熊猫平板显示科技有限公司 一种显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160063922A1 (en) * 2014-08-26 2016-03-03 Apple Inc. Organic Light-Emitting Diode Display
CN107301850A (zh) * 2017-07-27 2017-10-27 南京中电熊猫平板显示科技有限公司 多路分用电路、液晶显示装置以及电容补偿方法
CN109634010A (zh) * 2019-01-02 2019-04-16 南京中电熊猫平板显示科技有限公司 一种显示装置
CN109448631A (zh) * 2019-01-25 2019-03-08 南京中电熊猫平板显示科技有限公司 一种显示装置

Also Published As

Publication number Publication date
CN114530134B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US6690347B2 (en) Shift register and liquid crystal display using the same
US11322110B2 (en) Display panel compensating for resistance differences between transmission signal lines that are coupled to clock signal lines and have different lengths and display device
US8564523B2 (en) Shift register and liquid crystal display having the same
US20200020288A1 (en) Display panel and display device using the same for wireless signal loading compensation design
US20170075487A1 (en) Array substrate, method for driving the array substrate, display panel and display device
US20070216845A1 (en) Uniform impedance conducting lines for a liquid crystal display
US20180233096A1 (en) Mura Compensation Circuit and Method, Driving Circuit and Display Device
US20130141660A1 (en) Array substrate and display device
US8982026B2 (en) Sub-pixel circuit, display panel and driving method thereof
US20160358570A1 (en) Display apparatus
US7755591B2 (en) Display panel and device utilizing the same and pixel structure
KR20060104088A (ko) 표시 장치의 회로 기판 및 이를 포함하는 표시 장치
US20140009448A1 (en) Display panel and driving method thereof
US7551156B2 (en) Liquid crystal display device
US10782814B2 (en) Touch display panel
US6587089B1 (en) LCD panel and LCD device equipped therewith
JP4615313B2 (ja) 「ブロック・ディム」効果の低減されたディスプレイ
CN114530134A (zh) 显示面板及显示终端
US8072570B2 (en) Liquid crystal display panel
CN114530133A (zh) 显示面板及显示终端
CN114530132B (zh) 显示面板及显示终端
US8704808B2 (en) Liquid crystal display device
US8330692B2 (en) Display panel having a plurality of switches utilized for controlling the timing of turning on a single pixel and driving method thereof
WO2021012451A1 (zh) 有机发光二极体显示装置
CN110632800A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant