CN114520208A - 封装载板及其制作方法 - Google Patents

封装载板及其制作方法 Download PDF

Info

Publication number
CN114520208A
CN114520208A CN202011304070.8A CN202011304070A CN114520208A CN 114520208 A CN114520208 A CN 114520208A CN 202011304070 A CN202011304070 A CN 202011304070A CN 114520208 A CN114520208 A CN 114520208A
Authority
CN
China
Prior art keywords
layer
circuit
build
thermally conductive
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011304070.8A
Other languages
English (en)
Other versions
CN114520208B (zh
Inventor
吴明豪
陈宣玮
柏其君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202011304070.8A priority Critical patent/CN114520208B/zh
Priority claimed from CN202011304070.8A external-priority patent/CN114520208B/zh
Publication of CN114520208A publication Critical patent/CN114520208A/zh
Application granted granted Critical
Publication of CN114520208B publication Critical patent/CN114520208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种封装载板及其制作方法。封装载板包括线路结构层以及导热件。线路结构层包括缺口部。导热件包括第一导热部及垂直连接于第一导热部的第二导热部。缺口部暴露出第一导热部，而第二导热部的外表面切齐于线路结构层的侧表面。本发明的导热件的第一导热部是内埋于线路结构层内，而第二导热部贴附在线路结构层的一侧且是暴露于外界，可增加与外界的接触面积，而使本发明的封装载板可具有较佳的散热效率。

Description

封装载板及其制作方法
技术领域
本发明涉及一种半导体结构及其制作方法，尤其涉及一种封装载板及其制作方法。
背景技术
在逐层互连(Every Layer Interconnection Count,ELIC)电路板结构中，线路层较难具备散热或导热效果。为了解决上述的问题，目前可通过1.)电镀铜方式来形成导热垫(Thermal pad)/条(bar)/通孔(x-via)；2.)内埋铜块；3.)采用金属核心(Metal core)等方式将热源由垂直方向(即Z方向)导出。其中，以电镀铜形成导热垫/条/通孔，其导热路径尺寸受限于电镀能力。再者，内埋铜块是通过铜块将热导至垂直方向，不适用于介层厚度太薄的结构。此外，使用金属作为核心层材料，虽然也可为水平热传，但也是需要通过盲孔将热源导至下层金属核心，属非直接接触式导热。也就是说，对于多层板结构而言，垂直方向热传路径会被其他层别阻隔，无法大面积与外部接触，其热源将被局限在板中心，导致散热效果有限。
发明内容
本发明是针对一种封装载板，其具有较佳的导热效果。
本发明还针对一种封装载板的制作方法，用以制作上述的封装载板，可具有较佳的导热效果。
根据本发明的实施例，封装载板包括线路结构层以及导热件、发热元件以及封装胶体。线路结构层包括缺口部。导热件包括第一导热部及垂直连接于第一导热部的第二导热部。缺口部暴露出第一导热部，而第二导热部的外表面切齐于线路结构层的侧表面。
在根据本发明的实施例的封装载板中，上述的线路结构层包括线路基材。线路基材包括核心层、第一内层线路层、第二内层线路层、第一介电层、第一线路层、至少一第一导电盲孔、第二介电层、第二线路层以及至少一第二导电盲孔。第一内层线路层配置于核心层的一侧上。第二内层线路层配置于核心层的另一侧上。第一介电层覆盖第一内层线路层。第一线路层配置于第一介电层上。第一线路层通过第一导电盲孔与第一内层线路层电性连接。第二介电层覆盖第二内层线路层。第二线路层配置于第二介电层上。第二线路层通过第二导电盲孔与第二内层线路层电性连接。
在根据本发明的实施例的封装载板中，上述的导热件的第一导热部与第一线路层位于同一平面上。
在根据本发明的实施例的封装载板中，上述的导热件的第一导热部直接接触第一线路层。
在根据本发明的实施例的封装载板中，上述的线路结构层还包括第一增层结构以及第二增层结构。第一增层结构配置于线路基材的第一线路层上，且与第一线路层电性连接，其中第一增层结构包括缺口部。第二增层结构配置于线路基材的第二线路层上，且与第二线路层电性连接。
在根据本发明的实施例的封装载板中，上述的第一增层结构包括至少一介电层、至少一线路层以及至少一导电盲孔。介电层位于线路层与第一线路层之间，且线路层通过导电盲孔与第一线路层电性连接。
在根据本发明的实施例的封装载板中，上述的第二增层结构包括至少一介电层、至少一线路层以及至少一导电盲孔。介电层位于线路层与第二线路层之间，且线路层通过导电盲孔与第二线路层电性连接。
在根据本发明的实施例的封装载板中，上述的线路结构层还包括第一绝缘保护层以及第二绝缘保护层。第一绝缘保护层配置于第一增层结构上，且暴露出部分第一增层结构。第二绝缘保护层配置于第二增层结构上，且暴露出部分第二增层结构。
在根据本发明的实施例的封装载板中，上述的线路结构层还包括导电通孔，至少贯穿线路基材，且电性连接第一线路层、第一内层线路层、第二内层线路层以及第二线路层。
在根据本发明的实施例的封装载板中，上述的导热件的材质包括铜、导电金属胶或导热金属胶。
根据本发明的实施例，封装载板的制作方法其包括以下步骤。提供线路基材，其中线路基材具有贯孔。电镀导热材料层于线路基材上，其中导热材料层覆盖贯孔的内壁。分别形成第一增层结构与第二增层结构于线路基材的相对两侧上。第一增层结构与第二增层结构覆盖线路基材以及导热材料层且填满贯孔。移除部分第一增层结构、部分线路基材、部分导热材料层以及部分第二增层结构，而暴露出剩余的导热材料层，以定义出导热件及形成包括缺口部的线路结构层。导热件包括第一导热部以及垂直连接第一导热部的第二导热部。缺口部暴露出第一导热部，而第二导热部的外表面切齐于线路结构层的侧表面。
在根据本发明的实施例的封装载板的制作方法中，上述的提供线路基材的步骤，包括以下步骤。提供核心层、第一内层线路层与第二内层线路层。第一内层线路层与第二内层线路层分别位于核心层的相对两表面上。形成第一介电层及位于第一介电层上的第一铜层于第一内层线路层上，以及形成第二介电层及位于第二介电层上的第二铜层于第二内层线路层上。形成贯孔以贯穿第一铜层、第一介电层、核心层、第二介电层以及第二铜层。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法，还包括以下步骤。于电镀导热材料层于线路基材之前，形成至少一第一盲孔与至少一第二盲孔，以分别暴露出部分第一内层线路层与部分第二内层线路层。于电镀导热材料层于线路基材时，导热材料层还覆盖第一铜层、第二铜层且填满第一盲孔与第二盲孔。对导热材料层、第一铜层以及第二铜层进行图案化程序，而分别于第一介电层与第二介电层上形成第一线路层与第二线路层。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括以下步骤。于分别形成第一增层结构与第二增层结构于线路基材的相对两侧上之前，配置离型膜于部分第一线路层上。以捞空(routing)及掀离离型膜的方式移除部分第一增层结构、部分线路基材、部分导热材料层以及部分第二增层结构。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括于移除部分第一增层结构、部分线路基材、部分导热材料层以及部分第二增层结构之前，分别形成第一绝缘保护层与第二绝缘保护层于第一增层结构与第二增层结构上。
根据本发明的实施例，封装载板的制作方法其包括以下步骤。提供线路基材。线路基材包括第一铜层以及凹槽。第一铜层具有开口，而开口连通凹槽。印刷导热材料层于线路基材上，其中导热材料层填满凹槽与开口且连接第一铜层。分别形成第一增层结构与第二增层结构于线路基材的相对两侧上。第一增层结构与第二增层结构覆盖线路基材以及导热材料层。移除部分第一增层结构、部分线路基材、部分导热材料层以及部分第二增层结构，而暴露出剩余的导热材料层，以定义出导热件及形成包括缺口部的线路结构层。导热件包括第一导热部以及垂直连接第一导热部的第二导热部。缺口部暴露出第一导热部，且第二导热部的外表面切齐于线路结构层的侧表面。
在根据本发明的实施例的封装载板的制作方法中，上述的提供线路基材的步骤包括以下步骤。提供核心层、第一内层线路层与第二内层线路层。第一内层线路层与第二内层线路层分别位于核心层的相对两表面上。形成第一介电层及位于第一介电层上的第一铜层于第一内层线路层上，以及形成第二介电层及位于第二介电层上的第二铜层于第二内层线路层上。形成贯穿第一铜层的开口以及贯穿第一介电层、核心层及部分第二介电层的凹槽。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括于分别形成第一增层结构与第二增层结构于线路基材的相对两侧上之前，对第一铜层与第二铜层进行图案化程序，而分别形成第一线路层与第二线路层，导热材料层连接第一线路层。
在根据本发明的实施例的封装载板的制作方法中，上述的封装载板的制作方法还包括于移除部分第一增层结构、部分线路基材、部分导热材料层以及部分第二增层结构之前，分别形成第一绝缘保护层与第二绝缘保护层于第一增层结构与第二增层结构上。
在根据本发明的实施例的封装载板的制作方法中，上述的导热材料层的材质包括导电金属胶或导热金属胶。
基于上述，在本发明的封装载板中，导热件包括第一导热部及垂直连接于第一导热部的第二导热部。也就是说，导热件的第一导热部是内埋于线路结构层内，而第二导热部贴附在线路结构层的一侧且是暴露于外界，可增加与外界的接触面积，而使本发明的封装载板可具有较佳的散热效率。
附图说明
图1A至图1I是依照本发明的一实施例的一种封装载板的制作方法剖面示意图；
图1J与图1K是将发热元件封装于图1I的封装载板上的制作方法剖面示意图；
图2A至图2F是依照本发明的一实施例的一种封装载板的制作方法示意图；
图2G至图2I是将发热元件封装于图2F的封装载板上的制作方法剖面示意图及立体示意图。
附图标记说明
1a、1b:封装结构；
10a、10b:封装载板；
100a:线路结构层；
101、101b:侧表面；
111、113:表面；
112:核心层；
114:第一导电层；
115:第一内层线路层；
116:第二导电层；
117:第二内层线路层；
122:第一介电层；
123:第一盲孔；
124、124’:第一铜层；
125、125’:第一线路层；
132:第二介电层；
133:第二盲孔；
134:第二铜层；
135、135’:第二线路层；
140、140b:导热材料层；
145:树脂；
152:介电层；
153:导电盲孔；
154:线路层；
162:介电层；
163:导电盲孔；
164:线路层；
170:第一绝缘保护层；
180:第二绝缘保护层；
200a、200b:导热件；
210a、210b:第一导热部；
220a、220b:第二导热部；
221、221b:外表面；
300:发热元件；
310:接垫；
350:打线；
400:封装胶体；
401:周围表面；
A:离形膜；
B1:第一增层结构；
B2:第二增层结构；
C、C’:线路基材；
E1、E2:缺口部；
N:凹槽；
O:开口；
T:导电通孔；
T1、T2:贯孔。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1I是依照本发明的一实施例的一种封装载板的制作方法剖面示意图。图1J与图1K是将发热元件封装于图1I的封装载板上的制作方法剖面示意图。关于本实施例的封装载板的制作方法，首先，请参考图1D，提供线路基材C，其中线路基材C具有贯孔T2。详细来说，提供线路基材C的步骤，首先，请参考图1A，提供核心层112、第一导电层114以及第二导电层116，其中第一导电层114与第二导电层116分别位于核心层112的相对两表面111、113上。此时，第一导电层114完全覆盖在核心层112的表面111上，而第二导电层116完全覆盖在核心层112的表面113上。
接着，请同时参考图1A与图1B，对第一导电层114与第二导电层116进行图案化程序，而形成第一内层线路层115与第二内层线路层117。此处，第一内层线路层115位于核心层112的表面111上且暴露出部分表面111，而第二内层线路层117位于核心层112的表面113上且暴露出部分表面113。
接着，请参考图1C，以压合(lamination)的方式形成第一介电层122及位于第一介电层122上的第一铜层124于第一内层线路层115上，以及形成第二介电层132及位于第二介电层132上的第二铜层134于第二内层线路层117上。第一介电层122覆盖核心层112的表面111与第一内层线路层115，而第一铜层124完全覆盖在第一介电层122上。第二介电层132覆盖核心层112的表面113与第二内层线路层117，而第二铜层134完全覆盖在第二介电层132上。
接着，请参考图1D，形成贯穿第一铜层124、第一介电层122、第一内层线路层115、核心层112、第二内层线路层117、第二介电层132以及第二铜层134的贯孔T1，以及形成贯穿第一铜层124、第一介电层122、核心层112、第二介电层132以及第二铜层134的贯孔T2。此处，形成贯孔T1、T2的方法例如是雷射钻孔或机械钻孔，但不以此为限。至此，已形成线路基材C的制作。
接着，请参考图1E，对第一铜层124及第一介电层122以及对第二铜层134及第二介电层132进行钻孔程序，而形成至少一第一盲孔(示意地示出一个第一盲孔123)与至少一第二盲孔(示意地示出一个第二盲孔133)，以分别暴露出部分第一内层线路层115与部分第二内层线路层117。此处，形成第一盲孔123与第二盲孔133的方法例如是雷射钻孔，但不以此为限。
接着，请再参考图1E，电镀导热材料层140于线路基材C上，其中导热材料层C覆盖贯孔T1、T2的内壁、第一铜层124、第二铜层134且填满第一盲孔123与第二盲孔133。此时，贯孔T1中亦可填满树脂145而定义出导电通孔T。此处，贯孔T2未被填满，仅有导热材料层140覆盖在其内壁上，其中导热材料层140的材质例如是铜。换言之，导热材料层140的材质可与第一铜层124及第二铜层134相同材质。
接着，请同时参考图1E与图1F，对导热材料层140、第一铜层124以及第二铜层134进行图案化程序，而分别于第一内层线路层115与第二内层线路层117上形成第一线路层125与第二线路层135。
接着，请参考图1G，配置离型膜A于部分第一线路层125上。紧接着，以压合法分别形成第一增层结构B1与第二增层结构B2于线路基材C的相对两侧上，其中第一增层结构B1与第二增层结构B2覆盖线路基材C以及导热材料层140且填满贯孔T2。此处，第一增层结构B1包括至少一介电层(示意地示出一层介电层152)、至少一线路层(示意地示出一层线路层154)以及至少一导电盲孔(示意地示出一个导电盲孔153)。介电层152位于线路层154与第一线路层125之间，且线路层154通过导电盲孔153与第一线路层125电性连接。第二增层结构B2包括至少一介电层(示意地示出一层介电层162)、至少一线路层(示意地示出一层线路层164)以及至少一导电盲孔(示意地示出两个导电盲孔163)。介电层165位于线路层164与第二线路层135之间，且线路层164通过导电盲孔163与第二线路层135电性连接。
之后，请参考图1H，形成第一绝缘保护层170与第二绝缘保护层180于第一增层结构B1与第二增层结构B2，其中第一绝缘保护层170暴露出部分线路层154来作为接垫使用，而第二绝缘保护层180暴露出部分线路层164来作为接垫使用。
最后，请同时参考图1H与图1I，以切割成型(routing)及掀离离型膜A的方式移除部分第一增层结构B1、部分线路基材C、部分导热材料层140以及部分第二增层结构B2，而暴露出剩余的导热材料层140，以定义出导热件200a及形成包括缺口部E1的线路结构层100a，而完成封装载板10a的制作。
此处，导热件200a包括第一导热部210a以及垂直连接第一导热部210a的第二导热部220a，意即导热件200a的形状例如是倒L形。须说明的是，此处的第一导热部210a具体化是由第一铜层124(请参考图1E)及导热材料层140所组成。缺口部E1的位置实质上为对应掀离前的离型膜A的位置，其中缺口部E1暴露出第一导热部210a，而第二导热部220a的外表面221切齐于线路结构层100a的侧表面101。也就是说，本实施例的第一导热部210a内埋在线路结构层100a内，而第二导热部220a平贴在线路结构层100a的一侧，且第二导热部220a的外表面221切齐线路结构层100a的侧表面101。须说明的是，离型膜A设置的目的在于定位及方便后续移除位于离型膜A上的第一增层结构B1。
在应用上，请参考图1J，配置发热元件300于封装载板10a的线路结构层100a的缺口部E1内，其中发热元件300位于第一导热部210a上，且发热元件300电性连接至线路结构层100a。此处，发热元件300的接垫310通过打线350来电性连接与第一绝缘保护层170所暴露出的线路层154。当然，于其他实施例中，发热元件300亦可以直接接触第一线路层154的方式来电性连接，此仍属于本发明所欲保护的范围。简言之，本实施例的发热元件300通过第一导热部210a来导热，而发热元件300通过线路层154来导电，而形成热电分离的结构设计。
最后，请参考图1K，形成封装胶体400以包覆发热元件300与部分线路结构层100a，其中封装胶体400的周围表面401切齐于第二导热部220a的外表面221。至此，即可完成封装结构1a的制作。
在结构上，请再参考图1I，封装载板10a包括线路结构层100a以及导热件200a。线路结构层100a包括缺口部E1。导热件200a包括第一导热部210a及垂直连接于第一导热部210a的第二导热部220a，意即导热件200a的形状例如是倒L形。缺口部E1暴露出第一导热部210a，而第二导热部220a的外表面221切齐于线路结构层100a的侧表面101。
详细来说，本实施例的线路结构层100a包括线路基材C，其中线路基材C包括核心层112、第一内层线路层115、第二内层线路层117、第一介电层122、第一线路层125、第一导电盲孔123、第二介电层132、第二线路层135以及第二导电盲孔133。第一内层线路层115配置于核心层112的一侧上。第二内层线路层117配置于核心层112的另一侧上。第一介电层122覆盖第一内层线路层115，而第一线路层125配置于第一介电层122上。第一线路层125通过第一导电盲孔123与第一内层线路层115电性连接。第二介电层132覆盖第二内层线路层117，且第二线路层135配置于第二介电层132上。第二线路层135通过第二导电盲孔133与第二内层线路层117电性连接。此处，封装载板10a还包括导电通孔T，至少贯穿线路基材C，且电性连接第一线路层125、第一内层线路层115、第二内层线路层117以及第二线路层135。特别是，本实施例的导热件200a的第一导热部210a与第一线路层125位于同一平面上，其中导热件200a的材质例如是铜。
再者，本实施例的线路结构层100a还包括第一增层结构B1以及第二增层结构B2。第一增层结构B1配置于线路基材C的第一线路层125上，且与第一线路层125电性连接，其中第一增层结构B1包括缺口部E1。第二增层结构B2配置于线路基材C的第二线路层135上，且与第二线路层135电性连接。此处，第一增层结构B1包括介电层152、线路层154以及导电盲孔153，其中介电层152位于线路层154与第一线路层125之间，且线路层154通过导电盲孔153与第一线路层125电性连接。第二增层结构B2包括介电层162、线路层164以及导电盲孔163，其中介电层162位于线路层164与第二线路层135之间，且线路层164通过导电盲孔163与第二线路层135电性连接。
此外，本实施例的线路结构层100a还包括第一绝缘保护层170以及第二绝缘保护层180。第一绝缘保护层170配置于第一增层结构B1上，且暴露出部分第一增层结构B1。第二绝缘保护层180配置于第二增层结构B2上，且暴露出第二增层结构B2的部分第二线路层164。
简言之，本实施例的导热件200a的第一导热部210a是内埋于线路结构层100a内，而发热元件300可直接配置于第一导热部210a上或通过绝缘黏着层(未示出)而固定于第一导热部210a上，藉此可将发热元件300所产生的热经由第二导热部220a而传递至外界。再者，由于导热件200a的第二导热部220a是贴附在线路结构层100a的一侧且是暴露于外界，藉此可增加与外界的接触面积，可有效地将发热元件300所产生的热快速地传递至外界，进而使本实施例的封装载板10a可具有较佳的散热效率。另外，发热元件300是通过第一增层结构B1的第一线路层154来导电，且发热元件300是通过导热件200a来导热，藉此形成热电分离的结构。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2F是依照本发明的一实施例的一种封装载板的制作方法示意图。图2G至图2I是将发热元件封装于图2F的封装载板上的制作方法剖面示意图及立体示意图。关于本实施例的封装载板的制作方法，首先，同图1A至图1D的步骤，请参考图2A，提供核心层112、第一内层线路层115与第二内层线路层117，其中第一内层线路层115与第二内层线路层117分别位于核心层112的相对两表面111、113上。接着，形成第一介电层122及位于第一介电层122上的第一铜层124’于第一内层线路层115上，以及形成第二介电层132及位于第二介电层132上的第二铜层134于第二内层线路层117上。形成贯穿第一铜层124’的开口O以及贯穿第一介电层122、核心层112及部分第二介电层132的凹槽N，其中凹槽N的深度大于开口O的深度，且开口O的口径大于凹槽N的口径。至此，已提供线路基材C’，其中线路基材C’包括具有开口O的第一铜层124’以及与开口O相连通凹槽N。此处，如图2A所示，线路基材C’亦具有导电通孔T，以电性连接第一铜层124’、第一内层线路层115、第二内层线路层117以及第二铜层134。
接着，请参考图2B，印刷导热材料层140b于线路基材C’上，其中导热材料层140b填满凹槽N与开口O且连接第一铜层124’。此处，导热材料层140b的材质例如是导电金属胶或导热金属胶，以瞬时液相烧结(Transient Liquid Phase Sintering，TLPS)涂布制作，可具有导电与导热的效果，且适于与任何金属材质进行接合，并且不会再因受热而转变回液态。
接着，请同时参考图2B以及图2C，对第一铜层124’与第二铜层134进行图案化程序，而分别形成第一线路层125’与第二线路层135’，其中导热材料层140b直接连接第一线路层125’。
接着，请参考图2D，分别形成第一增层结构B1与第二增层结构B2于线路基材C’的相对两侧上。第一增层结构B1与第二增层结构B2覆盖线路基材C’以及导热材料层140b。此处，第一增层结构B1包括至少一介电层(示意地示出一层介电层152)、至少一线路层(示意地示出一层线路层154)以及至少一导电盲孔(示意地示出一个导电盲孔153)。介电层152位于线路层154与第一线路层125’之间，且线路层154通过导电盲孔153与第一线路层125’电性连接。第二增层结构B2包括至少一介电层(示意地示出一层介电层162)、至少一线路层(示意地示出一层线路层164)以及至少一导电盲孔(示意地示出两个导电盲孔163)。介电层165位于线路层164与第二线路层135’之间，且线路层164通过导电盲孔163与第二线路层135’电性连接。
之后，请参考图2E，形成第一绝缘保护层170与第二绝缘保护层180于第一增层结构B1与第二增层结构B2，其中第一绝缘保护层170暴露出部分线路层154来作为接垫使用，而第二绝缘保护层180暴露出部分线路层164来作为接垫使用。
最后，请同时参考图2E与图2F，以切割成型(routing)的方式移除部分第一增层结构B1、部分线路基材C’、部分导热材料层140b以及部分第二增层结构B2，而暴露出剩余的导热材料层140b，以定义出导热件200b及形成包括缺口部E2的线路结构层100b，而完成封装载板10b的制作。此处，导热件200b包括第一导热部210b以及垂直连接第一导热部210b的第二导热部220b，意即导热件200b的形状例如是倒L形。缺口部E2暴露出第一导热部210b，且第二导热部220b的外表面221b切齐于线路结构层100b的侧表面101b。
在应用上，请同时参考图2G与图2H，配置发热元件300于封装载板10b的线路结构层100b的缺口部E2内，其中发热元件300位于第一导热部210b上，且发热元件300电性连接至线路结构层100b。此处，发热元件300的接垫310通过打线350来电性连接第一绝缘保护层170所暴露出的线路层154。
最后，请参考图2I，形成封装胶体400以包覆发热元件300与部分线路结构层100b，其中封装胶体400的周围表面401切齐于第二导热部220b的外表面221，而完成封装结构1b的制作。
请再同时参考图1I以及图2F，本实施例的封装载板10b与上述的封装载板10a的相似，两者的差异在于：本实施例的封装载板10b的导热件200b的第一导热部210b直接接触第一线路层125’，且导热件200b的材质例如是导电金属胶或导热金属胶。也就是说，本实施例的导热件220b的材质不同于线路层的材质(例如是铜)，但其可兼具导电与导热的效果。
综上所述，在本发明的封装载板中，导热件包括第一导热部及垂直连接于第一导热部的第二导热部。也就是说，导热件的第一导热部是内埋于线路结构层内，而第二导热部贴附在线路结构层的一侧且是暴露于外界，可增加与外界的接触面积。因此，当发热元件配置于封装载板的第一导热部上时，第二导热部的外表面可切齐于线路结构层的侧表面及封装胶体的周围表面，可有效地将发热元件所产生的热快速地传递至外界，而使本发明的封装载板可具有较佳的散热效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (20)

1.一种封装载板，其特征在于，包括：
线路结构层，包括缺口部；以及
导热件，包括第一导热部以及垂直连接于所述第一导热部的第二导热部，其中所述缺口部暴露出所述第一导热部，而所述第二导热部的外表面切齐于所述线路结构层的侧表面。
2.根据权利要求1所述的封装载板，其特征在于，所述线路结构层包括线路基材，所述线路基材包括：
核心层；
第一内层线路层，配置于所述核心层的一侧上；
第二内层线路层，配置于所述核心层的另一侧上；
第一介电层，覆盖所述第一内层线路层；
第一线路层，配置于所述第一介电层上；
至少一第一导电盲孔，所述第一线路层通过所述至少一第一导电盲孔与所述第一内层线路层电性连接；
第二介电层，覆盖所述第二内层线路层；
第二线路层，配置于所述第二介电层上；以及
至少一第二导电盲孔，所述第二线路层通过所述至少一第二导电盲孔与所述第二内层线路层电性连接。
3.根据权利要求2所述的封装载板，其特征在于，所述导热件的所述第一导热部与所述第一线路层位于同一平面上。
4.根据权利要求3所述的封装载板，其特征在于，所述导热件的所述第一导热部直接接触所述第一线路层。
5.根据权利要求2所述的封装载板，其特征在于，所述线路结构层还包括：
第一增层结构，配置于所述线路基材的所述第一线路层上，且与所述第一线路层电性连接，其中所述第一增层结构包括所述缺口部；以及
第二增层结构，配置于所述线路基材的所述第二线路层上，且与所述第二线路层电性连接。
6.根据权利要求5所述的封装载板，其特征在于，所述第一增层结构包括至少一介电层、至少一线路层以及至少一导电盲孔，所述至少一介电层位于所述至少一线路层与所述第一线路层之间，且所述至少一线路层通过所述至少一导电盲孔与所述第一线路层电性连接。
7.根据权利要求5所述的封装载板，其特征在于，所述第二增层结构包括至少一介电层、至少一线路层以及至少一导电盲孔，所述至少一介电层位于所述至少一线路层与所述第二线路层之间，且所述至少一线路层通过所述至少一导电盲孔与所述第二线路层电性连接。
8.根据权利要求5所述的封装载板，其特征在于，所述线路结构层还包括：
第一绝缘保护层，配置于所述第一增层结构上，且暴露出部分所述第一增层结构；以及
第二绝缘保护层，配置于所述第二增层结构上，且暴露出部分所述第二增层结构。
9.根据权利要求2所述的封装载板，其特征在于，所述线路结构层还包括：
导电通孔，至少贯穿所述线路基材，且电性连接所述第一线路层、所述第一内层线路层、所述第二内层线路层以及所述第二线路层。
10.根据权利要求1所述的封装载板，其特征在于，所述导热件的材质包括铜、导电金属胶或导热金属胶。
11.一种封装载板的制作方法，其特征在于，包括：
提供线路基材，所述线路基材具有贯孔；
电镀导热材料层于所述线路基材上，其中所述导热材料层覆盖所述贯孔的内壁；
分别形成第一增层结构与第二增层结构于所述线路基材的相对两侧上，其中所述第一增层结构与所述第二增层结构覆盖所述线路基材以及所述导热材料层且填满所述贯孔；以及
移除部分所述第一增层结构、部分所述线路基材、部分所述导热材料层以及部分所述第二增层结构，而暴露出剩余的所述导热材料层，以定义出导热件及形成包括缺口部的线路结构层，其中所述导热件包括第一导热部以及垂直连接所述第一导热部的第二导热部，所述缺口部暴露出所述第一导热部，而所述第二导热部的外表面切齐于所述线路结构层的侧表面。
12.根据权利要求11所述的封装载板的制作方法，其特征在于，提供所述线路基材的步骤，包括：
提供核心层、第一内层线路层与第二内层线路层，所述第一内层线路层与所述第二内层线路层分别位于所述核心层的相对两表面上；
形成第一介电层及位于所述第一介电层上的第一铜层于所述第一内层线路层上，以及形成第二介电层及位于所述第二介电层上的第二铜层于所述第二内层线路层上；以及
形成所述贯孔以贯穿所述第一铜层、所述第一介电层、所述核心层、所述第二介电层以及所述第二铜层。
13.根据权利要求12所述的封装载板的制作方法，其特征在于，还包括：
在电镀所述导热材料层于所述线路基材之前，形成至少一第一盲孔与至少一第二盲孔，以分别暴露出部分所述第一内层线路层与部分所述第二内层线路层；
在电镀所述导热材料层于所述线路基材时，所述导热材料层还覆盖所述第一铜层、所述第二铜层且填满所述第一盲孔与所述第二盲孔；以及
对所述导热材料层、所述第一铜层以及所述第二铜层进行图案化程序，而分别于所述第一介电层与所述第二介电层上形成第一线路层与第二线路层。
14.根据权利要求13所述的封装载板的制作方法，其特征在于，还包括：
在分别形成所述第一增层结构与所述第二增层结构于所述线路基材的相对两侧上之前，配置离型膜于部分所述第一线路层上；以及
以捞空及掀离所述离型膜的方式移除部分所述第一增层结构、部分所述线路基材、部分所述导热材料层以及部分所述第二增层结构。
15.根据权利要求11所述的封装载板的制作方法，其特征在于，还包括：
在移除部分所述第一增层结构、部分所述线路基材、部分所述导热材料层以及部分所述第二增层结构之前，分别形成第一绝缘保护层与第二绝缘保护层于所述第一增层结构与所述第二增层结构上。
16.一种封装载板的制作方法，其特征在于，包括：
提供线路基材，所述线路基材包括第一铜层以及凹槽，所述第一铜层具有开口，而所述开口连通所述凹槽；
印刷导热材料层于所述线路基材上，其中所述导热材料层填满所述凹槽与所述开口且连接所述第一铜层；
分别形成第一增层结构与第二增层结构于所述线路基材的相对两侧上，其中所述第一增层结构与所述第二增层结构覆盖所述线路基材以及所述导热材料层；以及
移除部分所述第一增层结构、部分所述线路基材、部分所述导热材料层以及部分所述第二增层结构，而暴露出剩余的所述导热材料层，以定义出导热件及形成包括缺口部的线路结构层，其中所述导热件包括第一导热部以及垂直连接所述第一导热部的第二导热部，所述缺口部暴露出所述第一导热部，且所述第二导热部的外表面切齐于所述线路结构层的侧表面。
17.根据权利要求16所述的封装载板的制作方法，其特征在于，提供所述线路基材的步骤，包括：
提供核心层、第一内层线路层与第二内层线路层，所述第一内层线路层与所述第二内层线路层分别位于所述核心层的相对两表面上；
形成第一介电层及位于所述第一介电层上的所述第一铜层于所述第一内层线路层上，以及形成第二介电层及位于所述第二介电层上的第二铜层于所述第二内层线路层上；以及
形成贯穿所述第一铜层的所述开口以及贯穿所述第一介电层、所述核心层及部分所述第二介电层的所述凹槽。
18.根据权利要求17所述的封装载板的制作方法，其特征在于，还包括：
在分别形成所述第一增层结构与所述第二增层结构于所述线路基材的相对两侧上之前，对所述第一铜层与所述第二铜层进行图案化程序，而分别形成第一线路层与第二线路层，所述导热材料层连接所述第一线路层。
19.根据权利要求16所述的封装载板的制作方法，其特征在于，还包括：
在移除部分所述第一增层结构、部分所述线路基材、部分所述导热材料层以及部分所述第二增层结构之前，分别形成第一绝缘保护层与第二绝缘保护层于所述第一增层结构与所述第二增层结构上。
20.根据权利要求16所述的封装载板的制作方法，其特征在于，所述导热材料层的材质包括导电金属胶或导热金属胶。
CN202011304070.8A 2020-11-19 封装载板及其制作方法 Active CN114520208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011304070.8A CN114520208B (zh) 2020-11-19 封装载板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011304070.8A CN114520208B (zh) 2020-11-19 封装载板及其制作方法

Publications (2)

Publication Number Publication Date
CN114520208A true CN114520208A (zh) 2022-05-20
CN114520208B CN114520208B (zh) 2025-02-18

Family

ID=

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101413655A (zh) * 2008-11-18 2009-04-22 南京蓝摩科技有限公司 led灯背光装置的散热结构
US20100072510A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with post/base/cap heat spreader
US20150366102A1 (en) * 2014-06-13 2015-12-17 Ibiden Co., Ltd. Electronic circuit apparatus and method for manufacturing electronic circuit apparatus
US20160007469A1 (en) * 2014-07-02 2016-01-07 Nan Ya Pcb Corporation Embedded component substrate and method for fabricating the same
JP2019161084A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 リードフレーム
CN209472927U (zh) * 2018-09-18 2019-10-08 深圳古瑞瓦特新能源股份有限公司 一种晶体管散热器
CN111225494A (zh) * 2018-11-26 2020-06-02 西安智盛锐芯半导体科技有限公司 一种散热电路板
CN210899817U (zh) * 2019-11-28 2020-06-30 深圳市优创鑫电子有限公司 一种高效散热的线路板模组
CN211128382U (zh) * 2019-11-22 2020-07-28 台州市永硕汽车部件有限公司 高效导热车用电路板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072510A1 (en) * 2008-03-25 2010-03-25 Lin Charles W C Semiconductor chip assembly with post/base/cap heat spreader
CN101413655A (zh) * 2008-11-18 2009-04-22 南京蓝摩科技有限公司 led灯背光装置的散热结构
US20150366102A1 (en) * 2014-06-13 2015-12-17 Ibiden Co., Ltd. Electronic circuit apparatus and method for manufacturing electronic circuit apparatus
US20160007469A1 (en) * 2014-07-02 2016-01-07 Nan Ya Pcb Corporation Embedded component substrate and method for fabricating the same
JP2019161084A (ja) * 2018-03-15 2019-09-19 トヨタ自動車株式会社 リードフレーム
CN209472927U (zh) * 2018-09-18 2019-10-08 深圳古瑞瓦特新能源股份有限公司 一种晶体管散热器
CN111225494A (zh) * 2018-11-26 2020-06-02 西安智盛锐芯半导体科技有限公司 一种散热电路板
CN211128382U (zh) * 2019-11-22 2020-07-28 台州市永硕汽车部件有限公司 高效导热车用电路板
CN210899817U (zh) * 2019-11-28 2020-06-30 深圳市优创鑫电子有限公司 一种高效散热的线路板模组

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
胡高芮等: "基于ANSYS 的印刷电路板散热片结构优化设计研究", 《机械装备研发》, vol. 50, no. 4, 28 February 2019 (2019-02-28), pages 134 *

Similar Documents

Publication Publication Date Title
CN101499445B (zh) 半导体器件及其制造方法
KR102565119B1 (ko) 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
CN108074883A (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
CN105280601B (zh) 封装结构及封装基板结构
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
US10319610B2 (en) Package carrier
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
CN106257966A (zh) 电路板及其制造方法
CN111554648B (zh) 管芯封装以及形成管芯封装的方法
US20210280490A1 (en) Heat Removal Mechanism for Stack-based Electronic Device With Process Control Component and Processing Components
TWI556382B (zh) 封裝基板及其製法
TWI544850B (zh) 內埋散熱塊的線路結構的製作方法
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
CN103219317B (zh) 集成电路封装以及用于制造集成电路封装的方法
CN114520208B (zh) 封装载板及其制作方法
CN101853818B (zh) 具有凹穴的封装基板结构及其制作方法
CN114520208A (zh) 封装载板及其制作方法
TWI728940B (zh) 封裝載板及其製作方法
TW201735290A (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
US11545412B2 (en) Package structure and manufacturing method thereof
TWI753468B (zh) 具散熱結構之基板結構及其製造方法
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
TWI825870B (zh) 電子封裝結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant