CN114520201A - 半导体散热封装构造及其制造方法 - Google Patents
半导体散热封装构造及其制造方法 Download PDFInfo
- Publication number
- CN114520201A CN114520201A CN202110144595.8A CN202110144595A CN114520201A CN 114520201 A CN114520201 A CN 114520201A CN 202110144595 A CN202110144595 A CN 202110144595A CN 114520201 A CN114520201 A CN 114520201A
- Authority
- CN
- China
- Prior art keywords
- layer
- adhesive layer
- substrate
- chip
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 230000017525 heat dissipation Effects 0.000 title claims description 36
- 239000003292 glue Substances 0.000 claims abstract description 20
- 239000012790 adhesive layer Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 9
- 238000001816 cooling Methods 0.000 abstract 4
- 230000005855 radiation Effects 0.000 abstract 2
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 238000012797 qualification Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种半导体散热封装构造及其制造方法，其是将散热片设置于基板，该散热片以散热层接触设置于该基板的芯片，以对该芯片进行散热，且该散热片并以贴附部贴附设置在该基板上且环绕该芯片的粘着层，使该贴附部与该基板之间形成容胶空间，该容胶空间并环绕该粘着层，该容胶空间用以容纳被挤压变形的该粘着层，以避免该粘着层溢流出或凸出于该散热片。
Description
技术领域
本发明关于一种半导体散热封装构造及其制造方法，尤其是一种可避免溢胶而污染封装构造的半导体散热封装构造及其制造方法。
背景技术
由于电子产品的效能提升，因此会造成芯片运算时产生高热，当芯片温度过热时，将造成芯片损坏，使得电子产品无法使用。
请参阅中国台湾申请第109209860号专利揭露一种「薄膜覆晶封装结构」，其揭露以第一散热件13的粘着层贴附于芯片12及薄膜基板11上，以对该芯片12进行散热，请参阅图1C，该粘着层的边缘与基材、导热层、金属层的边缘平齐，因此，当该薄膜覆晶封装结构被挤压时，该粘着层将会因外力施压，而溢流或变形而凸出该基材、该导热层、该金属层的该边缘，进而污染该薄膜覆晶封装结构。
此外，当卷收多个薄膜覆晶封装结构时，溢流或变形而凸出该基材、该导热层、该金属层的该边缘的该粘着层，会造成薄膜覆晶封装结构互相粘着，其影响了该薄膜覆晶封装结构的品质及合格率。
发明内容
本发明的主要目的是避免设置于基板与散热片之间的粘着层溢流或凸出该散热片，而污染半导体散热封装构造，且可避免卷收多个半导体散热封装构造时，溢流或凸出该散热片的各该粘着层，造成各该半导体散热封装构造互相粘着。
本发明的一种半导体散热封装构造包含基板、芯片、粘着层及散热片，该基板具有电路层，该芯片与该基板的该电路层电性连接，且该芯片显露出显露表面，该粘着层设置于该基板，且该粘着层环绕该芯片，该散热片包含载体及散热层，该散热层设置于该载体，该散热片以该散热层接触该芯片的该显露表面，且该散热片以贴附部贴附于该粘着层，并使该贴附部与该基板之间形成容胶空间，该容胶空间并环绕该粘着层。
较佳地，该散热层以接触面接触该显露表面，该接触面的接触面积不小于该显露表面的表面积。
较佳地，该贴附部环绕该芯片，且该贴附部的边缘垂直投影至该基板，并在该基板形成该容胶空间的极限边缘。
较佳地，该容胶空间的该极限边缘与该粘着层的外侧边缘之间具有间距，该间距不小于20微米。
较佳地，该散热片以位于该贴附部的该散热层贴附于该粘着层。
较佳地，该散热片以位于该贴附部的该载体贴附于该粘着层。
本发明的一种半导体散热封装构造的制造方法包含提供结合有芯片的基板，该芯片与该基板的电路层电性连接，且该芯片显露出显露表面；将粘着层设置于该基板，该粘着层环绕该芯片；将包含有载体及散热层的散热片设置于该基板，并使该散热层接触该芯片的该显露表面，该散热片并以贴附部贴附于该粘着层，以在该贴附部与该基板之间形成容胶空间，且该容胶空间并环绕该粘着层。
较佳地，该散热层以接触面接触该显露表面，该接触面的接触面积不小于该显露表面的表面积。
较佳地，该贴附部环绕该芯片，且该贴附部的边缘垂直投影至该基板，并在该基板形成该容胶空间的极限边缘。
较佳地，该容胶空间的该极限边缘与该粘着层的外侧边缘之间具有间距，该间距不小于20微米。
较佳地，该散热片以位于该贴附部的该散热层贴附于该粘着层。
较佳地，该散热片以位于该贴附部的该载体贴附于该粘着层。
本发明借由位于该贴附部与该基板之间且环绕该粘着层的该容胶空间，使得该粘着层受压时，能容纳被压力挤出的该粘着层，以避免该粘着层溢流出或凸出于该散热片，并可避免卷收多个半导体散热封装构造时，造成所述半导体散热封装构造互相粘着，而影响所述半导体散热封装构造的品质及合格率。
附图说明
图1、图3及图5：本发明制造半导体散热封装构造的剖视图。
图2、图4及图6：本发明制造半导体散热封装构造的俯视图。
图7：本发明另一实施例的半导体散热封装构造的剖视图。
【主要元件符号说明】
100:半导体散热封装构造 110:基板
111:电路层 111a:内接脚
112:保护层 113:填充胶
120:芯片 121:凸块
122:显露表面 130:粘着层
131:外侧边缘 140:散热片
140a:贴附部 140b:边缘
141:载体 142:散热层
142a:接触面 S:容胶空间
S1:极限边缘
具体实施方式
本发明的一种半导体散热封装构造100的制造方法，请参阅图1至图6，首先，请参阅图1及图2，提供结合有芯片120的基板110，该芯片120与该基板110的电路层111电性连接，在本实施例中，该电路层111设置于该基板110 的表面，保护层112覆盖该电路层111，且该保护层112并显露出该电路层111 的多个内接脚111a，该芯片120以多个凸块121结合于该电路层111的所述内接脚111a，且该芯片120显露出显露表面122，较佳地，以填充胶113填充于该基板110与该芯片120之间，该填充胶113并包覆所述凸块121。
接着，请参阅图3及图4，将粘着层130设置于该基板110，并使该粘着层130环绕该芯片120，在本实施例中，该粘着层130除了设置于该基板110 外，该粘着层130也可同时设置于该填充胶113上。
将该粘着层130设置于该基板110的方法可选自于涂布，但不以此为限，例如可预先行形成环状粘着层130，再将该环状粘着层130贴附于该基板110 上，并使该环状粘着层130环绕该芯片120。
之后，请参阅图5及图6，将散热片140设置于该基板110，以形成该半导体散热封装构造100，该散热片140包含有载体141及散热层142，该散热片140以该散热层142的接触面142a接触该芯片120的该显露表面122，较佳地，该接触面142a的接触面积不小于该显露表面122的表面积，以使该散热层142能全面性地覆盖该芯片120的该显露表面122，以增加散热/导热面积及散热效能。
请参阅图5及图6，该散热片140以贴附部140a贴附环绕该芯片120的该粘着层130，该贴附部140a并环绕该芯片120，以在该贴附部140a与该基板 110之间形成容胶空间S，该容胶空间S并环绕该粘着层130，在本实施例中，该散热片140以位于该贴附部140a的该散热层142贴附于该粘着层130，或者，请参阅图7，在不同的实施例中，该散热片140以位于该贴附部140a的该载体141贴附于该粘着层130。
请参阅图5及图6，在本实施例中，该贴附部140a的边缘140b垂直投影至该基板110，并在该基板110形成该容胶空间S的极限边缘S1，较佳地，该容胶空间S的该极限边缘S1与该粘着层130的外侧边缘131之间具有间距，该间距不小于20微米。
请参阅图5，本发明借由位于该贴附部140a与该基板110之间且环绕该粘着层130的该容胶空间S容纳受压变形或溢流的该粘着层130，以避免该粘着层130溢流出或凸出该散热片140，而污染该半导体散热封装构造100，且可避免卷收多个半导体散热封装构造100时，造成所述半导体散热封装构造 100互相粘着，而影响所述半导体散热封装构造100的品质及合格率。
以上所述，仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (12)
1.一种半导体散热封装构造，其特征在于，包含：
基板，具有电路层；
芯片，与该基板的该电路层电性连接，且该芯片显露出显露表面；
粘着层，设置于该基板，且该粘着层环绕该芯片；以及
散热片，包含载体及散热层，该散热层设置于该载体，该散热片以该散热层接触该芯片的该显露表面，且该散热片以贴附部贴附于该粘着层，并使该贴附部与该基板之间形成容胶空间，该容胶空间并环绕该粘着层。
2.根据权利要求1所述的半导体散热封装构造，其特征在于，该散热层以接触面接触该显露表面，该接触面的接触面积不小于该显露表面的表面积。
3.根据权利要求1所述的半导体散热封装构造，其特征在于，该贴附部环绕该芯片，且该贴附部的边缘垂直投影至该基板，并在该基板形成该容胶空间的极限边缘。
4.根据权利要求3所述的半导体散热封装构造，其特征在于，该容胶空间的该极限边缘与该粘着层的外侧边缘之间具有间距，该间距不小于20微米。
5.根据权利要求1所述的半导体散热封装构造，其特征在于，该散热片以位于该贴附部的该散热层贴附于该粘着层。
6.根据权利要求1所述的半导体散热封装构造，其特征在于，该散热片以位于该贴附部的该载体贴附于该粘着层。
7.一种半导体散热封装构造的制造方法，其特征在于，包含：
提供结合有芯片的基板，该芯片与该基板的电路层电性连接，且该芯片显露出显露表面；
将粘着层设置于该基板，该粘着层环绕该芯片；以及
将包含有载体及散热层的散热片设置于该基板，并使该散热层接触该芯片的该显露表面，该散热片并以贴附部贴附于该粘着层，以在该贴附部与该基板之间形成容胶空间，且该容胶空间并环绕该粘着层。
8.根据权利要求7所述的半导体散热封装构造的制造方法，其特征在于，该散热层以接触面接触该显露表面，该接触面的接触面积不小于该显露表面的表面积。
9.根据权利要求8所述的半导体散热封装构造的制造方法，其特征在于，该贴附部环绕该芯片，且该贴附部的边缘垂直投影至该基板，并在该基板形成该容胶空间的极限边缘。
10.根据权利要求9所述的半导体散热封装构造的制造方法，其特征在于，该容胶空间的该极限边缘与该粘着层的外侧边缘之间具有间距，该间距不小于20微米。
11.根据权利要求7所述的半导体散热封装构造的制造方法，其特征在于，该散热片以位于该贴附部的该散热层贴附于该粘着层。
12.根据权利要求7所述的半导体散热封装构造的制造方法，其特征在于，该散热片以位于该贴附部的该载体贴附于该粘着层。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109140448A TWI751797B (zh) | 2020-11-19 | 2020-11-19 | 電路板及其散熱貼片 |
| TW109140448 | 2020-11-19 | ||
| TW109145666A TWI738596B (zh) | 2020-12-23 | 2020-12-23 | 撓性半導體封裝構造 |
| TW109145666 | 2020-12-23 | ||
| TW109147118 | 2020-12-31 | ||
| TW109147118A TWI744156B (zh) | 2020-12-31 | 2020-12-31 | 半導體散熱封裝構造及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114520201A true CN114520201A (zh) | 2022-05-20 |
Family
ID=79145372
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110144595.8A Pending CN114520201A (zh) | 2020-11-19 | 2021-02-02 | 半导体散热封装构造及其制造方法 |
| CN202120299508.1U Active CN215008198U (zh) | 2020-11-19 | 2021-02-02 | 半导体散热封装构造 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120299508.1U Active CN215008198U (zh) | 2020-11-19 | 2021-02-02 | 半导体散热封装构造 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN114520201A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114520201A (zh) * | 2020-11-19 | 2022-05-20 | 颀邦科技股份有限公司 | 半导体散热封装构造及其制造方法 |
| CN114721188B (zh) * | 2022-03-29 | 2024-05-17 | 颀中科技（苏州）有限公司 | 覆晶封装结构的形成方法、覆晶封装结构及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308827A (zh) * | 2007-05-18 | 2008-11-19 | 矽品精密工业股份有限公司 | 散热型半导体封装件 |
| CN101887872A (zh) * | 2009-05-12 | 2010-11-17 | 日月光半导体制造股份有限公司 | 半导体芯片的散热封装构造 |
| KR20120025751A (ko) * | 2010-09-08 | 2012-03-16 | 앰코 테크놀로지 코리아 주식회사 | 히트 슬러그 및 이를 이용한 반도체 패키지 |
| US20170162487A1 (en) * | 2015-12-02 | 2017-06-08 | Novatek Microelectronics Corp. | Chip on film package |
| US20180342437A1 (en) * | 2015-12-02 | 2018-11-29 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
| CN215008198U (zh) * | 2020-11-19 | 2021-12-03 | 颀邦科技股份有限公司 | 半导体散热封装构造 |
-
2021
- 2021-02-02 CN CN202110144595.8A patent/CN114520201A/zh active Pending
- 2021-02-02 CN CN202120299508.1U patent/CN215008198U/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101308827A (zh) * | 2007-05-18 | 2008-11-19 | 矽品精密工业股份有限公司 | 散热型半导体封装件 |
| CN101887872A (zh) * | 2009-05-12 | 2010-11-17 | 日月光半导体制造股份有限公司 | 半导体芯片的散热封装构造 |
| KR20120025751A (ko) * | 2010-09-08 | 2012-03-16 | 앰코 테크놀로지 코리아 주식회사 | 히트 슬러그 및 이를 이용한 반도체 패키지 |
| US20170162487A1 (en) * | 2015-12-02 | 2017-06-08 | Novatek Microelectronics Corp. | Chip on film package |
| US20180342437A1 (en) * | 2015-12-02 | 2018-11-29 | Novatek Microelectronics Corp. | Chip on film package and heat-dissipation structure for a chip package |
| CN215008198U (zh) * | 2020-11-19 | 2021-12-03 | 颀邦科技股份有限公司 | 半导体散热封装构造 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN215008198U (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10236189B2 (en) | Adhesive-bonded thermal interface structures for integrated circuit cooling | |
| JP5096782B2 (ja) | 半導体装置 | |
| US9806001B2 (en) | Chip-scale packaging with protective heat spreader | |
| US5877043A (en) | Electronic package with strain relief means and method of making | |
| US20150097281A1 (en) | Semiconductor device | |
| KR101689833B1 (ko) | Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프 | |
| TWI501360B (zh) | 散熱構件用膠帶、包含散熱構件之薄膜上晶片型半導體封裝以及包含該封裝之電子裝置 | |
| JP2000349178A (ja) | 半導体装置及びその製造方法 | |
| CN215008198U (zh) | 半导体散热封装构造 | |
| US20200152557A1 (en) | Package structure and packaging process | |
| JP2012191002A (ja) | 半導体装置 | |
| CN214254395U (zh) | 挠性半导体封装构造 | |
| US20220199429A1 (en) | Structural thermal interfacing for lidded semiconductor packages | |
| TWM611792U (zh) | 半導體散熱封裝構造 | |
| JP2009302556A (ja) | 半導体装置 | |
| WO2017172143A1 (en) | Removable ic package stiffener | |
| KR102485002B1 (ko) | 반도체 방열 패키지 구조 및 그 제조 방법 | |
| TW201347140A (zh) | 多晶片覆晶封裝模組及相關的製造方法 | |
| KR100714186B1 (ko) | 열방출형 테이프 캐리어 패키지 및 그의 제조 방법 | |
| JPWO2018181871A1 (ja) | モジュール | |
| TWM610924U (zh) | 撓性半導體封裝構造 | |
| KR101011304B1 (ko) | Ｃｏｆ 패키지 및 그의 제조 방법 | |
| JP7152543B2 (ja) | 半導体パッケージ構造 | |
| US12002729B2 (en) | Electronic package and method of manufacturing the same | |
| US20230335449A1 (en) | Semiconductor package with stiffener structure and method forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |