CN114519971A - 像素电路、显示器件以及检测方法 - Google Patents

像素电路、显示器件以及检测方法 Download PDF

Info

Publication number
CN114519971A
CN114519971A CN202111188673.0A CN202111188673A CN114519971A CN 114519971 A CN114519971 A CN 114519971A CN 202111188673 A CN202111188673 A CN 202111188673A CN 114519971 A CN114519971 A CN 114519971A
Authority
CN
China
Prior art keywords
transistor
coupled
node
sense
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111188673.0A
Other languages
English (en)
Inventor
桥本和幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Publication of CN114519971A publication Critical patent/CN114519971A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种像素电路、显示器件以及检测方法。像素电路包含第一晶体管、第二晶体管、第三晶体管以及发光单元。第二晶体管耦合到第一晶体管。第三晶体管耦合到第二晶体管。发光单元耦合到第一晶体管。当第一晶体管断开时，检测第三晶体管与第一晶体管之间的节点的电流。

Description

像素电路、显示器件以及检测方法
技术领域
本公开大体上涉及一种电路、器件以及方法，确切地说，大体上涉及一种发光二极管(light-emitting diode；LED)的像素电路和显示器件以及检测方法。
背景技术
由LED驱动电路引起的图像非均匀性已成为问题。图像非均匀性由制造LED显示器件中的TFT变化引起，且进一步导致例如色斑效应。因此，有必要改良上述问题。
发明内容
因此，本公开涉及一种提供电流监测功能和/或电压监测功能的像素电路、显示器件以及检测方法。
本公开的像素电路包含第一晶体管、第二晶体管、第三晶体管以及发光单元。第二晶体管耦合到第一晶体管。第三晶体管耦合到第二晶体管。发光单元耦合到第一晶体管。当第一晶体管断开时，检测第三晶体管与第一晶体管之间的节点的电流。
本公开的检测方法适于检测像素电路。检测方法包含：在像素电路中提供第一晶体管和发光单元，其中发光单元耦合到第一晶体管；提供第二晶体管和第三晶体管，其中第二晶体管耦合到像素电路中的第三晶体管与第一晶体管之间的节点；以及当第一晶体管断开时，检测第三晶体管与第一晶体管之间的节点的电流。
本公开的显示器件包含多个像素电路。多个像素电路中的至少一个包含第一晶体管、第二晶体管、第三晶体管以及发光单元。第二晶体管耦合到第一晶体管。第三晶体管耦合到第二晶体管。发光单元耦合到第一晶体管。当第一晶体管断开时，检测第三晶体管与第一晶体管之间的节点的电流。
为了可更好地理解前述内容，如下详细地描述伴有附图的若干实施例。
附图说明
包含附图以提供对本公开的进一步理解，且附图并入本说明书中且构成本说明书的一部分。附图示出本公开的示范性实施例，且与描述一起用以解释本公开的原理。
图1A是根据本公开的实施例的显示器件的示意图；
图1B是示出根据本公开的实施例的图1A中示出的显示器件的操作波形的示意图；
图2A是根据本公开的实施例的显示器件的示意图；
图2B是示出根据本公开的实施例的图2A中示出的像素电路和电流监测器的操作波形的示意图；
图3A是根据本公开的实施例的显示器件的示意图；
图3B是示出根据本公开的实施例的图3A中示出的显示器件的操作波形的示意图；
图4A是根据本公开的实施例的显示器件的示意图；
图4B是示出根据本公开的实施例的图4A中示出的显示器件的操作波形的示意图；
图5A是根据本公开的实施例的显示器件的示意图；
图5B是示出根据本公开的实施例的图5A中示出的显示器件的操作波形的示意图；
图6A是根据本公开的实施例的显示器件的示意图；
图6B是示出根据本公开的实施例的图6A中示出的显示器件的操作波形的示意图；
图7A是根据本公开的实施例的显示器件的示意图；
图7B是示出根据本公开的实施例的图7A中示出的显示器件的操作波形的示意图；
图8A是根据本公开的实施例的显示器件的示意图；
图8B是示出根据本公开的实施例的图8A中示出的显示器件的操作波形的示意图；
图9A是根据本公开的实施例的显示器件的示意图。；
图9B是示出根据本公开的实施例的图9A中示出的显示器件的操作波形的示意图；
图10A是根据本公开的实施例的显示器件的示意图；
图10B是根据本公开的实施例的显示器件的示意图；
图11A是根据本公开的实施例的内部安置有像素电路和电流监测器的显示器件的局部视图；
图11B是根据本公开的实施例的内部安置有像素电路的显示器件的局部视图；
图11C是根据本公开的实施例的对如图11A或图11B中所示出的显示器件的校准操作的示意图；
图12是根据本公开的实施例的检测方法的流程图。
附图标号说明
1、2：显示器件；
10、20、30、40、50、60、70：像素电路；
11、21、31、41：电流监测器；
12：数据驱动器；
13、23、33：预设电路；
14：数据转换器；
110：运算放大器；
BA：边界区域；
Cs、Csv：电容器；
D1：发光单元；
DA：显示区域；
DL：数据线；
dV：电压降；
EM：发射信号；
If：电流；
Nf：节点；
PRESET：预设信号；
Rsi：电阻器；
S120、S121、S122：步骤；
SCAN_D：第一扫描信号；
SCAN_S：第二扫描信号；
SENSE_I：第二感测信号；
SENSE_V：第一感测信号；
SL：感测线；
T1：第一时间区；
T2：第二时间区；
T3：第三时间区；
Td：驱动晶体管/第三晶体管；
Te：第一晶体管；
Tpr：PMOS晶体管；
TPS：预设时间区；
Ts：第五晶体管；
Tsd：第四晶体管；
Tsi：第二感测晶体管；
Tss：开关晶体管/第二晶体管；
Tsv：第一感测晶体管；
Tsv2：第三感测晶体管；
Vd：数据电压；
VDD：第一参考电压；
VDL、Vf、VSL：电压；
Vout：输出信号；
Vpr：预设电压；
VRsi：电压差；
VSS：第二参考电压。
具体实施方式
当结合附图阅读时，使以下实施例清楚地展现本公开的上述和其它技术内容、特征和/或效应。通过借助特定实施例的阐述，人们将进一步理解本公开采取以实现上文所指示目标的技术方法和效应。此外，因为本文中所揭示的内容应易于理解且可由本领域技术人员实施，所以所附权利要求应涵盖不脱离本公开的概念的所有等效改变或修改。
某些术语在整个描述和所附权利要求中用于指代特定组件。如本领域的技术人员将理解，电子设备制造商可以用不同名称来指代组件。本文档并不意图对名称不同而非功能不同的组件进行区分。
在以下描述中和在权利要求中，术语“包含”、“包括”和“具有”以开放式方式使用，且因此应被解释为意指“包含但不限于……”。
应理解，当元件或层被称作“在另一元件或层上”或“连接到另一元件或层”时，其可直接在另一元件或层上或直接连接到另一元件或层，或可存在介入元件或层。相比之下，当元件被称作“直接在另一元件或层上”或“直接连接到另一元件或层”时，不存在介入元件或层。
应理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应受到这些术语限制。这些术语仅用于区分一个元件、组件、区域、层、部分或区段与另一区域、层或区段。因此，在不脱离本公开的教示的情况下，下文所论述的第一元件、组件、区域、层、部分或区段可称为第二元件、组件、区域、层、部分或区段。
术语“约”和“大体上”通常指所述值的+/-10％，更通常是所述值+/-5％，更通常是所述值的+/-3％，更通常是所述值的+/-2％，更通常是所述值的+/-1％，且甚至更通常是所述值的+/-0.5％。本公开的所述值是近似值。在无特定描述时，所述值包含“约”或“大体上”的含义。
此外，在说明书和权利要求中叙述的术语，例如“连接”或“耦合”不仅意图与其它元件直接连接，而且意图与其它元件间接连接和电连接。
另外，可混合本公开的不同实施例中的特征以形成另一实施例。
在本公开的示范性实施例中，为LED显示器件和背光模块提供LED电流监测功能，这可有助于改良由LED驱动电路引起的图像非均匀性。另外，还提供LED电压监测功能，这可有助于提高利用电流监测数据对LED显示器件和其驱动系统进行测试、分析以及表征的效率。以下公开内容提供用于实施本公开的不同特征的多个不同实施例或实例。下文描述组件和布置的特定实例来简化本公开。当然，这些仅为实例且并不意图为限制性的。
图1A是根据本公开的实施例的显示器件1的示意图。显示器件1具有显示区域DA和边界区域BA，且边界区域BA安置在显示区域DA外部。显示器件1包含多个像素电路10和多个电流监测器11。为简单起见，图1A仅示出多个像素电路10中的一个和多个电流监测器11中的一个。像素电路10可安置在显示区域DA中，且电流监测器11可安置在边界区域BA中。
像素电路10包含第一晶体管Te、开关晶体管Tss(即第二晶体管)、驱动晶体管Td(即第三晶体管)、第四晶体管Tsd、发光单元D1以及电容器Cs。驱动晶体管Td耦合到开关晶体管Tss。第一晶体管Te耦合到开关晶体管Tss。第四晶体管Tsd耦合到驱动晶体管Td。发光单元D1耦合到第一晶体管Te。电容器Cs耦合到驱动晶体管Td。当第一晶体管Te断开时，检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电流If。当第一晶体管Te接通时，检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电压Vf。具体来说，像素电路10耦合到检测节点Nf的电流If的电流监测器11。在一些实施例中，电流监测器11还检测节点Nf的电压Vf。
在一个实施例中，电流监测器11可安置在显示器件1的边界区域BA中。可存在一或多个像素电路10连接到同一感测线SL，且电流监测器11可检测连接到同一感测线SL的像素电路10的电压Vf和/或电流If。
参考图1A，详细地说，驱动晶体管Td具有接收第一参考电压VDD的第一端，耦合到节点Nf的第二端、耦合到第四晶体管Tsd的控制端。第一晶体管Te具有耦合到节点Nf的第一端、耦合到发光单元D1的第二端以及接收发射信号EM的控制端。发光单元D1具有耦合到第一晶体管Te的第二端的第一端和接收第二参考电压VSS的第二端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。开关晶体管Tss具有耦合到感测线SL的第一端、耦合到节点Nf的第二端以及接收第二扫描信号SCAN_S的控制端。电容器Cs具有接收第一参考电压VDD的第一端和耦合到驱动晶体管Td的控制端的第二端。数据驱动器12耦合到数据线DL以用于将数据电压Vd提供到像素电路10。因此，驱动晶体管Td、第一晶体管Te以及发光单元D1在第一参考电压VDD和第二参考电压VSS之间串联连接。第二晶体管将数据电压Vd从数据线DL提供到驱动晶体管Td的控制端。开关晶体管Tss将节点Nf的电流和/或电压Vf输出到电流监测器11。
参考图1A，电流监测器11包含第一感测晶体管Tsv、第二感测晶体管Tsi、运算放大器110、电阻器Rsi以及电容器Csv。第一感测晶体管Tsv具有通过感测线SL耦合到开关晶体管Tss的第一端的第一端，耦合到运算放大器110的第二端以及接收第一感测信号SENSE_V的控制端。第二感测晶体管Tsi具有通过感测线SL耦合到开关晶体管Tss的第一端的第一端、耦合到运算放大器110的第二端以及接收第二感测信号SENSE_I的控制端。运算放大器110具有耦合到第一感测晶体管Tsv的第二端的第一输入端、耦合到第二感测晶体管Tsi的第二端的第二输入端以及产生输出信号的输出端。电阻器Rsi连接在运算放大器110的第二输入端与运算放大器110的输出端之间。电容器Csv具有耦合到运算放大器110的第一输入端的第一端和接收第二参考电压VSS的第二端。
在一个实施例中，驱动晶体管Td、第一晶体管Te、第四晶体管Tsd以及开关晶体管Tss为P型金属-氧化物-硅(P-type metal-oxide-silicon；PMOS)晶体管。第一感测晶体管Tsv和第二感测晶体管Tsi为PMOS晶体管。然而，本公开不限于上文，且本领域的技术人员可通过也在本公开的范围内的NMOS晶体管或其它合适的电路来更改或替换像素电路10和电流监测器11中的一或多个PMOS晶体管。
图1B是示出根据本公开的实施例的图1A中示出的显示器件1的操作波形的示意图。在此实施例中，在像素电路10和电流监测器11中的所有晶体管都是PMOS晶体管的示范性实施例下示出操作波形，这不应用于限制本公开的范围。
在第一时间区T1中，第一扫描信号SCAN_D从高电压电平切换到低电压电平，且因此第四晶体管Tsd接通。从数据驱动器12提供的数据电压Vd通过数据线DL和第四晶体管Tsd存储在电容器Cs中。
在第二时间区T2中，第一扫描信号SCAN_D切换回到高电压电平，第二扫描信号SCAN_S、发射信号EM以及第一感测信号SENSE_V切换到低电压电平。第四晶体管Tsd断开，第一晶体管Te和开关晶体管Tss接通。由于第一晶体管Te接通，因此电流If流经第一晶体管Te，且发光单元D1根据存储在电容器Cs中的数据电压Vd由驱动晶体管Td驱动。另外，通过开关晶体管Tss的导通将节点Nf处的对应电压Vf输出到感测线SL，且将感测线SL的电压VSL改变为与节点Nf的电压Vf相同。此外，由于电流监测器11的第一感测晶体管TSV接通，因此电压Vf被传递到运算放大器110的第一输入端且由电容器Csv存储。如上文所提及，可在第二时间区T2中检测节点Nf的电压Vf。
在第三时间区T3中，第二扫描信号SCAN_S保持在低电压电平，发射信号EM和第一感测信号SENSE_V切换到高电压电平，且第二感测信号SENSE_I切换到低电压电平。因此，第一晶体管Te断开且开关晶体管Tss保持接通，且最初流经第一晶体管Te的电流If当前重定向为流经感测线SL。此外，由于第一感测晶体管Tsv断开，且第二感测晶体管Tsi接通，因此电流If经引导以流经电阻器Rsi。因此，在电阻器Rsi的两端之间的电压差VRsi上相应地出现电压降dV，且可通过用电压降dV除以电阻器Rsi的电阻来获得电流If的量。如上文所提及，可在第三时间区T3中检测节点Nf的电流If。
因此，对于一个像素电路10，通过应用前述时间区T1至时间区T3，可在第三时间区T3中检测节点Nf的电流If。在一些实施例中，可在第二时间区T2中检测节点Nf的电压Vf，且可计算检测到的电压Vf以获得电流If。通过提供不同数据电压Vd，节点Nf的检测到的(所计算的)电流If可不同。参考图11C，对于一个像素电路10，通过应用不同数据电压Vd，可获得记录所有数据电压Vd和对应检测到的电流If的V-I曲线的关系。类似地，可获得显示器件1中的多个像素电路10的V-I曲线的多个关系。另外，多个像素电路10的多个V-I曲线可与LED驱动电流和LED亮度之间的另一关系组合，且因此，可获得记录显示器件1中的多个像素电路10的数据电压与LED亮度之间的多个关系的多个查找表。
在一些实施例中，根据上述像素电路设计电流检测方式，可获得记录显示器件1中的所有像素电路10的数据电压与LED亮度之间的关系的查找表。以这种方式，可基于检测到的电学特性(例如电流或电压)且基于查找表进行对LED亮度的校准。因此，可有效地减小每一像素电路的亮度非均匀性或图像非均匀性问题，且可减小显示器件的色斑效应。
图2A是根据本公开的实施例的显示器件1的示意图。图2A类似于图1A，除了图1A中的电流监测器11在图2A中由电流监测器21替换。
参考图2A，具体来说，电流监测器21包含第一感测晶体管Tsv、第二感测晶体管Tsi、第三感测晶体管Tsv2、运算放大器110、电阻器Rsi以及电容器Csv。第一感测晶体管Tsv具有通过感测线SL耦合到开关晶体管Tss的第一端的第一端，耦合到运算放大器110的第二端以及接收第一感测信号SENSE_V的控制端。第二感测晶体管Tsi具有通过感测线SL耦合到开关晶体管Tss的第一端的第一端、耦合到运算放大器110的第二端以及接收第二感测信号SENSE_I的控制端。运算放大器110具有耦合到第一感测晶体管Tsv的第二端的第一输入端、耦合到第二感测晶体管Tsi的第二端的第二输入端以及用于产生输出信号Vout的输出端。电阻器Rsi连接在运算放大器110的第二输入端与运算放大器110的输出端之间。电容器Csv具有耦合到运算放大器110的第一输入端的第一端和接收第二参考电压VSS的第二端。第三感测晶体管Tsv2并联耦合到电阻器Rsi。第三感测晶体管Tsv2具有耦合到运算放大器110的第二输入端的第一端、耦合到运算放大器110的输出端的第二端以及接收第一感测信号SENSE_V的控制端。
图2B是示出根据本公开的实施例的图2A中示出的显示器件1的操作波形的示意图。
在第一时间区T1中，第一扫描信号SCAN_D从高电压电平切换到低电压电平，且因此第四晶体管Tsd接通。从数据驱动器12提供的数据电压Vd通过数据线DL和第四晶体管Tsd存储在电容器Cs中。
在第二时间区T2中，第一扫描信号SCAN_D切换到高电压电平，第二扫描信号SCAN_S、发射信号EM以及第一感测信号SENSE_V切换到低电压电平。第四晶体管Tsd断开，第一晶体管Te、开关晶体管Tss、第一感测晶体管Tsv以及第三感测晶体管Tsv2接通。电压Vf输入到运算放大器110的第一输入端。由于第三感测晶体管Tsv2接通，因此输出信号Vout因负反馈而改变为与电压Vf相同。
在第三时间区T3中，第二扫描信号SCAN_S保持在低电压电平，发射信号EM和第一感测信号SENSE_V切换到高电压电平，且第二感测信号SENSE_I切换到低电压电平。第一晶体管Te和第一感测晶体管Tsv断开，第二感测晶体管Tsi接通。电流If经重定向为流经电阻器Rsi，且输出信号Vout中相应地出现电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来计算电流If。
简单地说，电流监测器21可获得节点Nf的电压Vf和电流If两者。还可获得电压Vf与电流If之间的I-V曲线。在测试安置有像素电路10的显示器件和构建像素电路10的特性时，像素电路10的电压Vf和电流If的额外信息为有益的。因此，像素电路10的图像非均匀性，即色斑效应得以改良。
图3A是根据本公开的实施例的显示器件1的示意图。显示器件1包含像素电路20和电流监测器21。像素电路20包含开关晶体管Tss、驱动晶体管Td、第一晶体管Te、第四晶体管Tsd、发光单元D1以及电容器Cs。驱动晶体管Td耦合到开关晶体管Tss。第一晶体管Te耦合到开关晶体管Tss。第四晶体管Tsd耦合到驱动晶体管Td。发光单元D1耦合到第一晶体管Te。电容器Cs耦合到驱动晶体管。当第一晶体管Te断开时，检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电流If。当第一晶体管Te接通时，检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电压Vf。具体来说，像素电路20耦合到检测节点Nf的电流If的电流监测器21。在一些实施例中，电流监测器21还检测节点Nf的电压Vf。
参考图3A，详细地说，驱动晶体管Td具有接收第一参考电压VDD的第一端、耦合到节点Nf的第二端、耦合到第四晶体管Tsd的控制端。第一晶体管Te具有耦合到节点Nf的第一端、耦合到发光单元D1的第二端以及接收发射信号EM的控制端。发光单元D1具有耦合到第一晶体管Te的第二端的第一端和接收第二参考电压VSS的第二端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。开关晶体管Tss具有耦合到数据线DL的第一端、耦合到节点Nf的第二端以及接收第二扫描信号SCAN_S的控制端。电容器Cs具有接收第一参考电压VDD的第一端和耦合到驱动晶体管Td的控制端的第二端。数据驱动器12耦合到数据线DL以用于将数据电压Vd提供到像素电路10。因此，驱动晶体管Td、第一晶体管Te以及发光单元D1在第一参考电压VDD和第二参考电压VSS之间串联连接。第四晶体管Tsd将数据电压Vd从数据线DL提供到驱动晶体管Td的控制端。开关晶体管Tss将节点Nf的电流If和/或电压Vf输出到电流监测器21。
电流监测器21包含第一感测晶体管Tsv、第二感测晶体管Tsi、第三感测晶体管Tsv2、运算放大器110、电阻器Rsi以及电容器Csv。关于电流监测器21的细节，请参考与图2A有关的段落，为简单起见，此处省略了所述细节。应注意，第一感测晶体管Tsv的第一端和第二感测晶体管Tsi的第一端连接到数据线DL，而不是图2A如中所示出感测线。
参考图3A，具体来说，数据线DL耦合到开关晶体管Tss的第一端、第一感测晶体管Tsv的第一端以及第二晶体管Tsi的第一端，使得数据线DL用于传输数据电压Vd、电压Vf以及电流If。为了使数据电压Vd、电压Vf以及电流If能够在无干扰的情况下通过数据线DL传输，第五晶体管Ts经安置以连接在数据线DL与数据驱动器12之间以隔离数据驱动器12。具体来说，第五晶体管Ts的第一端连接到数据线DL，第五晶体管Ts的第二端连接到数据驱动器12，且第五晶体管Ts的控制端接收第一扫描信号SCAN_D。因此，借助于第五晶体管Ts，可在同一数据线DL上传输数据电压Vd、电压Vf以及电流If。
图3B是示出根据本公开的实施例的图3A中示出的显示器件1的操作波形的示意图。
在第一时间区T1中，第一扫描信号SCAN_D从高电压电平切换到低电压电平，且因此第四晶体管Tsd和第五晶体管Ts接通。将数据电压Vd从数据驱动器12提供到数据线DL，使得数据线DL的电压VDL携载数据电压Vd且在第一时间区T1期间由电容器Cs存储。
在第二时间区T2中，第一扫描信号SCAN_D切换到高电压电平，第二扫描信号SCAN_S、发射信号EM以及第一感测信号SENSE_V切换到低电压电平。第四晶体管Tsd、第一晶体管Te、开关晶体管Tss断开，第一感测晶体管Tsv和第三感测晶体管Tsv2接通。输出信号Vout由于负反馈而改变为与电压Vf相同。另外，由于电压Vf通过数据线DL传输，因此数据线的电压VDL改变为与电压Vf相同。
在第三时间区T3中，第二扫描信号SCAN_S保持在低电压电平，发射信号EM和第一感测信号SENSE_V切换到高电压电平，且第二感测信号SENSE_I切换到低电压电平。电流If经引导为流经电阻器Rsi，且导致在输出信号Vout中相应地出现电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来计算电流If。
简单地说，由于数据线DL可用于传输数据电压Vd、电压Vf以及电流If，因此像素电路20和电流监测器21的芯片面积、制造成本以及布线复杂性可有效地减小。
图4A是根据本公开的实施例的显示器件1的示意图。图4A类似于图3A，不同之处在于在图4A中存在布置成连接数据线DL的预设电路13。在一个实施例中，预设电路13连同电流监测器21可安置在边界区域BA中以预设数据线DL的电压。
预设电路13耦合在数据线DL与预设电压Vpr之间。预设电路13由预设信号PRESET控制以确定是否将预设电压Vpr提供到数据线DL。在一个实施例中，预设电路13可为PMOS晶体管Tpr，其具有耦合到数据线DL的第一端、接收预设电压Vpr的第二端以及接收预设信号PRESET的控制端。
图4B是示出根据本公开的实施例的图4A中示出的显示器件1的操作波形的示意图。图4B类似于图3B，不同之处在于存在布置在第一时间区T1与第二时间区T2之间的预设时间区TPS。
在第一时间区T1中，第一扫描信号SCAN_D从高电压电平切换到低电压电平，且因此第四晶体管Tsd和第五晶体管Ts接通。将数据电压Vd从数据驱动器12提供到数据线DL，使得数据线DL的电压VDL携载数据电压Vd且在第一时间区T1期间由电容器Cs存储。
参考图4B，在预设时间区TPS中，第一扫描信号SCAN_D从低电压电平切换到高电压电平，且预设信号PRESET从高电压电平切换到低电压电平。第四晶体管Tsd和第五晶体管Ts断开，且预设电路13经启用以将预设电压Vpr提供到数据线DL。因此，数据线DL的电压VDL改变为与预设电压Vpr相同。
在第二时间区T2中，第二扫描信号SCAN_S、发射信号EM以及第一感测信号SENSE_V切换到低电压电平，且预设信号PRESET切换到高电压电平。第四晶体管Tsd和预设电路13断开，第一晶体管Te、开关晶体管Tss、第一感测晶体管Tsv以及第三感测晶体管Tsv2接通。输出信号Vout由于负反馈而改变为与电压Vf相同。另外，由于电压Vf通过数据线DL传输，因此数据线的电压VDL改变为与电压Vf相同。
在第三时间区T3中，第二扫描信号SCAN_S保持在低电压电平，发射信号EM和第一感测信号SENSE_V切换到高电压电平，且第二感测信号SENSE_I切换到低电压电平。电流If经引导为流经电阻器Rsi，且导致在输出信号Vout中相应地出现电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来计算电流If。
简单地说，由于数据线DL用于传输数据电压Vd、电压Vf以及电流If。由于数据线DL上的每一信号的传输时间相对压缩，因此通过数据线DL传输的信号更可能受驻留在数据线DL上的寄生影响，从而进一步降低像素电路20和电流监测器21的信号完整性。为了避免信号受数据线DL上展现的寄生电容影响，预设电路13可经安置以在其间预设电压DL。具体来说，预设电路13可预设第一时间区T1与第二时间区T2之间的预设时间区TPS中的电压VDL，使得数据线DL的电压VDL可在传输电压Vf之前从数据电压Vd改变到预设电压Vpr。因此，电压Vf可正确地输出到电流监测器21以用于检测。
图5A是根据本公开的实施例的显示器件1的示意图。图5A类似于图4A，除了在图5A中预设电路23安置在电流监测器31内部。
电流监测器31耦合到数据线DL以用于检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电流If。电流监测器31包含第一感测晶体管Tsv、第二感测晶体管Tsi、运算放大器110、电阻器Rsi、电容器Csv以及预设电路23。第一感测晶体管Tsv具有通过数据线DL耦合到开关晶体管Tss的第一端、耦合到运算放大器110的第二端以及接收第一感测信号SENSE_V的控制端。第二感测晶体管Tsi具有通过数据线DL耦合到开关晶体管Tss的第一端、耦合到运算放大器110的第二端以及接收第二感测信号SENSE_I的控制端。运算放大器110具有耦合到第一感测晶体管Tsv的第二端的第一输入端、耦合到第二感测晶体管Tsi的第二端的第二输入端以及用于产生输出信号Vout的输出端。电阻器Rsi连接在运算放大器110的第二输入端与运算放大器110的输出端之间。电容器Csv耦合在运算放大器110的第一输入端与第二参考电压VSS之间。
预设电路23耦合到运算放大器110的第一输入端以用于预设数据线DL。具体来说，预设电路23耦合在运算放大器110的第一输入端与预设电压Vpr之间。预设电路23由预设信号PRESET控制以确定是否将预设电压Vpr提供到运算放大器110的第一输入端。在一个实施例中，预设电路23可为PMOS晶体管Tpr，其具有耦合到运算放大器110的第一输入端的第一端、接收预设电压Vpr的第二端以及接收预设信号PRESET的控制端。
图5B是示出根据本公开的实施例的图5A中示出的显示器件1的操作波形的示意图。图5B类似于图4B，不同之处在于第一感测信号SENSE_V和第二感测信号SENSE_I在预设时间区中改变为低电压电平，且第二感测信号SENSE_I在第二时间区T2中切换回到高电压电平。
在第一时间区T1中，第一扫描信号SCAN_D从高电压电平切换到低电压电平，且因此第四晶体管Tsd和第五晶体管Ts接通。将数据电压Vd从数据驱动器12提供到数据线DL，使得数据线DL的电压VDL携载数据电压Vd且在第一时间区T1期间由电容器Cs存储。
在预设时间区TPS中，第一扫描信号SCAN_D切换到高电压电平，预设信号PRESET、第一感测信号SENSE_V以及第二感测信号SENSE_I切换到低电压电平。第四开关Tsd断开，预设晶体管Tpr、第一感测晶体管Tsv、第二感测晶体管Tsi、第三感测晶体管Tsv2接通。因此，数据线DL的电压VDL连同输出信号Vout改变为与预设电压Vpr相同。
在第二时间区T2中，预设信号PRESET切换到高电压电平，第二扫描信号SCAN_S和发射信号切换到低电压电平且第一感测信号SENSE_V保持在低电压。第一晶体管Te、开关晶体管Tss、第一感测晶体管Tsv以及第三感测晶体管Tsv2接通。输出信号Vout由于负反馈而改变为与电压Vf相同。另外，由于电压Vf通过数据线DL传输，因此数据线的电压VDL改变为与电压Vf相同。
在第三时间区T3中，第二扫描信号SCAN_S保持在低电压电平，发射信号EM和第一感测信号SENSE_V切换到高电压电平，且第二感测信号SENSE_I切换到低电压电平。电流If经引导为流经电阻器Rsi，且导致在输出信号Vout中相应地出现电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来计算电流If。
图6A是根据本公开的实施例的显示器件2的示意图。显示器件2包含多个像素电路30，而为便于理解在图6A中仅示出一个像素电路30。像素电路30类似于图1A中示出的像素电路10，不同之处在于电流监测器41嵌入在像素电路30中，且确切来说连接在节点Nf与开关晶体管Tss之间。在此实施例中，每一像素电路30包含一个电流监测器41。
具体来说，像素电路30包含开关晶体管Tss、驱动晶体管Td、第一晶体管Te、发光单元D1以及电流监测器41。驱动晶体管Td耦合到开关晶体管Tss。第一晶体管Te耦合到开关晶体管Tss。发光单元D1耦合到第一晶体管Te。电流监测器41连接在节点Nf与开关晶体管Tss之间。
驱动晶体管Td具有接收第一参考电压VDD的第一端、耦合到节点Nf的第二端、耦合到第四晶体管Tsd的控制端。第一晶体管Te具有耦合到节点Nf的第一端、耦合到发光单元D1的第二端以及接收发射信号EM的控制端。发光单元D1具有耦合到第一晶体管Te的第一端和接收第二参考电压VSS的第二端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。开关晶体管Tss具有耦合到感测线SL的第一端、耦合到电流监测器41的第二端以及接收第二扫描信号SCAN_S的控制端。电容器Cs具有接收第一参考电压VDD的第一端和耦合到驱动晶体管Td的控制端的第二端。数据驱动器12耦合到数据线DL以用于提供数据电压Vd。数据转换器14耦合到感测线SL以用于接收由电流监测器41产生的输出信号Vout。
具体来说，电流监测器41连接在开关晶体管Tss的第二端与节点Nf之间。电流监测器41包含第一感测晶体管Tsv、第二感测晶体管Tsi、运算放大器110、电阻器Rsi以及电容器Csv。
第一感测晶体管Tsv具有耦合到运算放大器110的第一端、耦合到节点Nf的第二端以及接收第一感测信号SENSE_V的控制端。第二感测晶体管Tsi具有耦合到运算放大器110的第一端、耦合到节点Nf的第二端以及接收第二感测信号SENSE_I的控制端。运算放大器110具有耦合到第一感测晶体管Tsv的第一端的第一输入端、耦合到第二感测晶体管Tsi的第一输入端的第二输入端以及产生输出信号Vout且耦合到开关晶体管Tss的第二端的输出端。电阻器Rsi连接在运算放大器110的第二输入端与运算放大器110的输出端之间。电容器Csv耦合在运算放大器110的第一输入端与第二参考电压VSS之间。
任选地，可安置连接到感测线SL的预设电路33。预设电路33耦合在感测线SL与预设电压Vpr之间。预设电路33由预设信号PRESET控制以确定是否将预设电压Vpr提供到感测线SL。在一个实施例中，预设电路33可为PMOS晶体管Tpr，其具有耦合到感测线SL的第一端、接收预设电压Vpr的第二端以及接收预设信号PRESET的控制端。
图6B是示出根据本公开的实施例的图6A中示出的显示器件2的操作波形的示意图。
在第一时间区T1中，第一扫描信号SCAN_D切换到低电压电平，因此第四晶体管Tsd接通且数据电压Vd通过数据线DL提供到驱动晶体管Td的控制端。
在预设时间区TPS中，预设信号PRESET切换到低电压电平，因此预设电路33接通，且感测线SL的电压VSL改变为与预设电压Vpr相同，任选地。
在第二时间区T2中，发射信号EM和第一感测信号SENSE_V切换到低电压电平。第一晶体管Te和开关晶体管Tss接通，且节点Nf的电压Vf通过第一感测晶体管Tsv输出到运算放大器110的第一输入端。感测线SL的电压VSL通过负反馈改变为与电压Vf相同，因此电压Vf可在第二时间区T2中输出到数据转换器14。
在第三时间区T3中，第二感测信号SENSE_I切换到低电压电平，且发射信号EM和第一感测信号SENSE_V切换到高电压电平，因此第二感测晶体管Tsi接通且第一晶体管Te和第一感测晶体管Tsv和第三感测晶体管Tsv2断开。电流If由电流监测器41重定向和检测。此外，电流If流经电阻器Rsi，且因此感测线SL的电压VSL上出现对应电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来获得电流If，且在第三时间区T3中可将含有关于电流If的信息的输出信号Vout输出到数据转换器14。在此实施例中，电流监测器41嵌入在像素电路30中，电流If可在不通过信号线SL的情况下流向电流监测器41。
图7A是根据本公开的实施例的显示器件2的示意图。图7A类似于图6A，电流监测器41如图7A中所示出嵌入在像素电路30中，不同之处在于节点Nf的电压Vf和电流If通过数据线DL而不是感测线SL输出到数据转换器。换句话说，数据线DL用于传输数据电压Vd、电压Vf以及电流If。
像素电路30包含开关晶体管Tss、驱动晶体管Td、第一晶体管Te、发光单元D1以及电流监测器41。驱动晶体管Td耦合到开关晶体管Tss。第一晶体管Te耦合到开关晶体管Tss。发光单元D1耦合到第一晶体管Te。电流监测器41连接在节点Nf与开关晶体管Tss之间。
驱动晶体管Td具有接收第一参考电压VDD的第一端、耦合到节点Nf的第二端、耦合到第四晶体管Tsd的控制端。第一晶体管Te具有耦合到节点Nf的第一端、耦合到发光单元D1的第二端以及接收发射信号EM的控制端。发光单元D1具有耦合到第一晶体管Te的第一端和接收第二参考电压VSS的第二端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。开关晶体管Tss具有耦合到数据线DL的第一端、耦合到电流监测器41的第二端以及接收第二扫描信号SCAN_S的控制端。电容器Cs具有接收第一参考电压VDD的第一端和耦合到驱动晶体管Td的控制端的第二端。数据驱动器12耦合到数据线DL以用于提供数据电压Vd。数据转换器14耦合到数据线DL以用于接收由电流监测器41产生的输出信号Vout。
电流监测器41连接在开关晶体管Tss的第二端与节点Nf之间。电流监测器41包含第一感测晶体管Tsv、第二感测晶体管Tsi、运算放大器110、电阻器Rsi以及电容器Csv。
第一感测晶体管Tsv具有耦合到运算放大器110的第一端、耦合到节点Nf的第二端以及接收第一感测信号SENSE_V的控制端。第二感测晶体管Tsi具有耦合到运算放大器110的第一端、耦合到节点Nf的第二端以及接收第二感测信号SENSE_I的控制端。运算放大器110具有耦合到第一感测晶体管Tsv的第一端的第一输入端、耦合到第二感测晶体管Tsi的第一输入端的第二输入端以及产生输出信号Vout的输出端。电阻器Rsi连接在运算放大器110的第二输入端与运算放大器110的输出端之间。电容器Csv耦合在运算放大器110的第一输入端与第二参考电压VSS之间。
具体来说，安置连接在数据线DL与数据驱动器12之间的第五晶体管Ts。第五晶体管Ts可为P型MOS晶体管，其具有连接到数据线DL的第一端、耦合到数据驱动器12的输出端的第二端以及接收第一扫描信号SCAN_D的控制端。因此，第五晶体管Ts可隔离数据驱动器12，因此数据线DL可用于在无干扰的情况下传输数据电压Vd、电压Vf以及电流If。
另外，预设电路33经安置以连接到数据线DL。预设电路33耦合在数据线DL与预设电压Vpr之间。预设电路33由预设信号PRESET控制以确定是否将预设电压Vpr提供到数据线DL。在一个实施例中，预设电路33可为PMOS晶体管Tpr，其具有耦合到数据线DL的第一端、接收预设电压Vpr的第二端以及接收预设信号PRESET的控制端。
图7B是示出根据本公开的实施例的图7A中示出的显示器件2的操作波形的示意图。
在第一时间区T1中，第一扫描信号SCAN_D切换到低电压电平，因此第四晶体管Tsd和第五晶体管Ts接通，且数据电压Vd通过数据线DL从数据驱动器12经提供到驱动晶体管Td的控制端。
在预设时间区TPS中，预设信号PRESET切换到低电压电平，因此预设电路33接通，且数据线DL的电压VDL改变为与预设电压Vpr相同。
在第二时间区T2中，第二扫描信号SCAN_S、发射信号EM以及第一感测信号SENSE_V切换到低电压电平。开关晶体管Tss和第一晶体管Te接通，因此节点Nf的电压Vf通过第一感测晶体管Tsv输出到运算放大器110的第一输入端。数据线DL的电压VDL通过负反馈改变为与电压Vf相同，因此电压Vf可在第二时间区T2中输出到数据转换器14。
在第三时间区T3中，第二感测信号SENSE_I切换低电压电平，且发射信号EM切换到高电压电平，因此第一晶体管Te断开且第二感测晶体管Tsi接通。节点Nf的电流If由电流监测器41检测。因此，数据线DL的电压VDL上出现对应电压降dV。因此，可通过用电压降dV除以电阻器Rsi的电阻来获得电流If，且在第三时间区T3中可将含有关于电流If的信息的输出信号Vout输出到数据转换器14。
图8A是根据本公开的实施例的显示器件1的示意图。图8A类似于图1A，不同之处在于图1A中的像素电路10在图8A中由像素电路40替换。
具体来说，像素电路40类似于图1A中示出的像素电路10，不同之处在于第一晶体管Te、驱动晶体管Td以及发光单元D1以不同次序串联连接。像素电路40耦合到检测从节点Nf提取的电流If的电流监测器11。在一些实施例中，电流监测器11还检测从节点Nf中提取的电压Vf。
像素电路40包含开关晶体管Tss、驱动晶体管Td、第一晶体管Te、第四晶体管Tsd、发光单元D1以及电容器Cs。驱动晶体管Td具有接收第一参考电压VDD的第一端、通过发光单元D1耦合到节点Nf的第二端以及耦合到第四晶体管Tsd的控制端。发光单元D1具有耦合到驱动晶体管Td的第二端的第一端和耦合到节点Nf的第二端。第一晶体管Te具有耦合到节点Nf的第一端、接收第二参考电压VSS的第二端以及接收发射信号EM的控制端。开关晶体管Tss具有耦合到感测线的第一端、耦合到节点Nf的第二端以及接收第二扫描信号SCAN_S的控制端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。电容器Cs具有耦合到驱动晶体管Td的控制端的第一端和接收第一参考电压VDD的第二端。
图8B是示出根据本公开的实施例的图8A中示出的显示器件1的操作波形的示意图。图8B类似于图1B，因此对于第一时间区T1、第二时间区T2以及第三时间区T3中的像素电路40和电流监测器11的详细操作请参考与图1B相关的段落。
此外，本领域的技术人员可更改如图8A中所示出的像素电路40的结构以便改良像素电路40的可调适性。举例来说，开关晶体管Tss与电流监测器11的连接可修改为连接到数据线DL，因此可由像素电路40和电流监测器11两者利用数据线DL来传输数据电压Vd、电压Vf以及电流If。
图9A是根据本公开的实施例的显示器件1的示意图。图9A类似于图1A，不同之处在于图1A中的像素电路10在图9A中由像素电路50替换。
具体来说，像素电路50类似于图1A中示出的像素电路10，不同之处在于第一晶体管Te、驱动晶体管Td以及发光单元D1以不同次序串联连接。像素电路50耦合到检测节点Nf的电流If的电流监测器11。在一些实施例中，电流监测器11还检测节点Nf的电压Vf。
像素电路50包含开关晶体管Tss、驱动晶体管Td、第一晶体管Te、第四晶体管Tsd、发光单元D1以及电容器Cs。第一晶体管Te具有接收第一参考电压VDD的第一端、耦合到节点Nf的第二端以及接收发射信号EM的控制端。驱动晶体管Td具有耦合到节点Nf的第一端、耦合到发光单元D1的第二端以及耦合到第四晶体管Tsd的控制端。发光单元D1具有耦合到驱动晶体管Td的第二端的第一端和接收第二参考电压VSS的第二端。开关晶体管Tss具有耦合到感测线SL的第一端、耦合到节点Nf的第二端，以及接收第二扫描信号SCAN_S的控制端。第四晶体管Tsd具有耦合到数据线DL的第一端、耦合到驱动晶体管Td的控制端的第二端以及接收第一扫描信号SCAN_D的控制端。电容器Cs具有耦合到驱动晶体管Td的控制端的第一端和接收第一参考电压VDD的第二端。
图9B是示出根据本公开的实施例的图9A中示出的显示器件1的操作波形的示意图。图9B类似于图1B，因此对于第一时间区T1、第二时间区T2以及第三时间区T3中的像素电路50和电流监测器11的详细操作请参考与图1B相关的段落。
此外，本领域的技术人员可更改如图9A中所示出的像素电路50的结构以便改良像素电路50的可调适性。举例来说，开关晶体管Tss与电流监测器11的连接可修改为连接到数据线DL，因此可由像素电路50和电流监测器11两者利用数据线DL来传输数据电压Vd、电压Vf以及电流If。
图10A是根据本公开的实施例的显示器件1的示意图。在上述包括相对简单的结构的段落中的像素电路10至像素电路50仅出于示范性目的，且本领域的技术人员可根据不同设计概念用更复杂的结构来更改、修改或替换那些像素电路10至像素电路50。举例来说，那些像素电路10至像素电路50中的任一个可由像素电路60替换。像素电路60包含具有六个晶体管一个电容器(six transistors one capacitor；6T1C)和开关晶体管Tss的电路结构，所述电路结构能够补偿像素电路60的阈值电压。开关晶体管Tss将节点Nf的电流If和/或电压Vf输出到感测线SL。节点的电流If和/或电压Vf由电流监测器11检测。因此，像素电路60检测节点Nf的电流If和/或电压Vf信息以用于检测。
图10B是根据本公开的实施例的显示器件1的示意图。在上述包括相对简单的结构的段落中的像素电路10至像素电路50仅出于示范性目的，且本领域的技术人员可根据不同设计概念用更复杂的结构来更改、修改或替换那些像素电路10至像素电路50。举例来说，那些像素电路10至像素电路50中的任一个可由像素电路70替换。像素电路70包含具有六个晶体管两个电容器(six transistors two capacitor；6T2C)和开关晶体管Tss的电路结构，所述电路结构能够补偿像素电路70的阈值电压。开关晶体管Tss输出节点Nf的电流If和/或电压Vf。节点的电流If和/或电压Vf由电流监测器11检测。因此，像素电路70检测节点Nf的电流If和/或电压Vf信息以用于检测。
图11A是根据本公开的实施例的具有像素电路10和电流监测器11安置于内部的显示器件1的局部视图。具体来说，显示器件1包含像素电路10、电流监测器11以及数据驱动器12。像素电路10安置在显示区域DA中且形成为像素阵列。电流监测器11和数据驱动器12安置在边界区域BA中。安置在同一列中的像素电路连接到数据线和感测线。每一数据线耦合到数据驱动器12以用于将数据电压提供到同一列中的像素电路。每一感测线耦合到电流监测器11以用于检测连接在由数据电压控制的驱动晶体管与由发射信号控制的第一晶体管之间的节点的电压和/或电流。尽管在图11A中未示出，但安置在显示器件1中的像素电路10可由像素电路20至像素电路70替换，且电流监测器11还可由电流监测器11至电流监测器31替换。因此，可检测到电流和/或电压信息，且可在不应用额外测量设备或探测电路的情况下相应地获得记录像素电路10的数据电压Vd与电流If的V-I曲线的关系。
图11B是根据本公开的实施例的内部安置有像素电路30的显示器件2的局部视图。具体来说，显示器件2包含像素电路30和数据驱动器12。像素电路30安置在显示区域DA中且形成为像素阵列。数据驱动器12安置在边界区域BA中。在图11B中，电流监测器嵌入在每一像素电路30中以检测其中的电流和/或电压。根据一些实施例，参考图6A和图7A，电流监测器41可安置在像素电路30中。因此，可在不应用额外测量设备或探测电路的情况下相应地获得记录像素电路30的数据电压Vd与电流If的V-I曲线的关系。
图12是根据本公开的实施例的检测方法的流程图。上述段落中的操作可概括为图12中示出的检测方法。检测方法包含步骤S120至步骤S122。在步骤120中，在像素电路10中提供第一晶体管Te和发光二极管D1，其中发光单元D1耦合到第一晶体管Te。在步骤S121中，在像素电路10中提供开关晶体管Tss(即第二晶体管)和驱动晶体管Td(即第三晶体管)。开关晶体管耦合到驱动晶体管Td与第一晶体管Te之间的节点Nf。在步骤S122中，当第一晶体管Te断开时，检测驱动晶体管Td与第一晶体管Te之间的节点Nf的电流If。
总起来说，根据一些实施例，可获得记录用于显示器件1中的多个像素电路10的数据电压与LED亮度之间的多个关系的多个查找表。以这种方式，可基于检测到的电学特性(例如电流或电压)且基于查找表进行对LED亮度的校准。因此，可有效地减小每一像素电路的亮度非均匀性或图像非均匀性问题，且可减小显示器件的色斑效应。
对于本领域的技术人员将显而易见的是，可在不脱离本公开的范围或精神的情况下对所公开的实施例进行各种修改和变化。鉴于前述内容，希望本公开涵盖修改和变化，只要所述修改和变化属于所附权利要求和其等效物的范围内。

Claims (20)

1.一种像素电路，包括：
第一晶体管；
第二晶体管，耦合到所述第一晶体管；
第三晶体管，耦合到所述第二晶体管；以及
发光单元，耦合到所述第一晶体管，
其中当所述第一晶体管断开时，检测所述第三晶体管与所述第一晶体管之间的节点的电流。
2.根据权利要求1所述的像素电路，其中当所述第一晶体管接通时，检测所述第三晶体管与所述第一晶体管之间的所述节点的电压。
3.根据权利要求1所述的像素电路，包括：
第四晶体管，耦合到数据线且接收第一扫描信号，其中
所述第三晶体管耦合到所述节点和所述第四晶体管，且接收第一参考电压，
所述第一晶体管耦合到所述节点，
所述发光单元耦合到所述第一晶体管且接收第二参考电压，且
所述第二晶体管耦合到感测线和所述节点，且接收第二扫描信号。
4.根据权利要求1所述的像素电路，其中所述电流由电流监测器检测。
5.根据权利要求4所述的像素电路，其中所述电流监测器包括：
第一感测晶体管，耦合到所述第二晶体管，且接收第一感测信号；
第二感测晶体管，耦合到所述第二晶体管，且接收第二感测信号；
运算放大器，耦合到所述第一感测晶体管和所述第二感测晶体管以用于产生输出信号；
电阻器，连接到所述运算放大器；以及
电容器，耦合到所述运算放大器。
6.根据权利要求5所述的像素电路，其中所述电流监测器包括：
第三感测晶体管，并联耦合到所述电阻器。
7.根据权利要求1所述的像素电路，其中所述第二晶体管耦合到数据线和所述第三晶体管与所述第一晶体管之间的所述节点，所述像素电路还包括：
第四晶体管，耦合到所述数据线和所述第三晶体管，且接收第一扫描信号。
8.根据权利要求7所述的像素电路，其中电流监测器耦合到所述数据线以用于检测所述第三晶体管与所述第一晶体管之间的所述节点的所述电流，且
其中预设电路耦合到所述数据线以用于预设所述数据线。
9.根据权利要求7所述的像素电路，其中电流监测器耦合到所述数据线以用于检测所述第三晶体管与所述第一晶体管之间的所述节点的所述电流，所述电流监测器包括：
第一感测晶体管，通过所述数据线耦合到所述第二晶体管，且接收第一感测信号；
第二感测晶体管，通过所述数据线耦合到所述第二晶体管，且接收第二感测信号；
运算放大器，耦合到所述第一感测晶体管和所述第二感测晶体管以用于产生输出信号；
电阻器，连接到所述运算放大器；
电容器，耦合到所述运算放大器；以及
预设电路，耦合到所述运算放大器以用于预设所述数据线。
10.根据权利要求1所述的像素电路，还包括嵌入于所述像素电路中的电流监测器，以用于检测所述第三晶体管与所述第一晶体管之间的所述节点的所述电流。
11.根据权利要求10所述的像素电路，还包括：
第四晶体管，耦合到数据线和所述第三晶体管，
其中所述第二晶体管耦合到感测线和所述电流监测器，且接收第二扫描信号，
其中所述电流监测器包括：
第一感测晶体管，耦合到所述节点，且接收第一感测信号；
第二感测晶体管，耦合到所述节点，且接收第二感测信号；
运算放大器，耦合到所述第一感测晶体管、所述第二感测晶体管以及所述第二晶体管以用于产生到所述感测线的输出信号；
电阻器，连接到所述运算放大器；以及
电容器，耦合到所述运算放大器。
12.根据权利要求10所述的像素电路，还包括：
第四晶体管，耦合到数据线和所述第三晶体管，
其中所述第二晶体管耦合到所述数据线和所述电流监测器，且接收第二扫描信号，
其中所述电流监测器包括：
第一感测晶体管，耦合到所述节点，且接收第一感测信号；
第二感测晶体管，耦合到所述节点，且接收第二感测信号；
运算放大器，耦合到所述第一感测晶体管、所述第二感测晶体管以及所述第二晶体管以用于产生到所述数据线的输出信号；
电阻器，连接到所述运算放大器；以及
电容器，耦合到所述运算放大器。
13.根据权利要求1所述的像素电路，包括：
第四晶体管，耦合到数据线、所述第三晶体管且接收第一扫描信号，其中
所述第三晶体管耦合到所述第四晶体管和所述节点，且接收第一参考电压，所述第三晶体管通过所述发光单元耦合到所述节点，
所述发光单元耦合到所述第三晶体管和所述节点，
所述第一晶体管耦合到所述节点，且接收第二参考电压和发射信号，且
所述第二晶体管耦合到所述节点，且接收第二扫描信号。
14.根据权利要求1所述的像素电路，包括：
第四晶体管，耦合到数据线和所述第三晶体管，且接收第一扫描信号，其中
所述第一晶体管耦合到所述节点且接收第一参考电压和发射信号，
所述第三晶体管耦合到所述节点和所述发光单元，
所述发光单元耦合到所述第三晶体管且接收第二参考电压，且
所述第二晶体管耦合到所述节点且接收第二扫描信号。
15.一种适于检测像素电路的检测方法，包括：
在所述像素电路中提供第一晶体管和发光单元，其中所述发光单元耦合到所述第一晶体管；
提供第二晶体管和第三晶体管，其中所述第二晶体管耦合到所述像素电路中的所述第三晶体管与所述第一晶体管之间的节点；以及
当所述第一晶体管断开时，检测所述第三晶体管与所述第一晶体管之间的所述节点的电流。
16.根据权利要求15所述的适于检测像素电路的检测方法，包括：
当所述第一晶体管接通时，检测所述第三晶体管与所述第一晶体管之间的所述节点的电压。
17.根据权利要求15所述的适于检测像素电路的检测方法，其中所述第二晶体管耦合到数据线、所述第一晶体管以及所述第三晶体管与所述第一晶体管之间的所述节点，所述检测方法包括：
提供耦合在所述数据线与所述第三晶体管之间的第四晶体管，其中所述第四晶体管耦合到所述数据线、所述第三晶体管，且接收第一扫描信号。
18.根据权利要求17所述的适于检测像素电路的检测方法，包括：
提供电流监测器，所述电流监测器耦合到所述数据线以用于检测所述第三晶体管与所述第一晶体管之间的所述节点的所述电流；以及
提供预设电路，所述预设电路耦合到所述数据线以用于预设所述数据线。
19.根据权利要求15所述的适于检测像素电路的检测方法，所述方法包括：
在所述像素电路中提供电流监测器，以用于检测所述第三晶体管与所述第一晶体管之间的所述节点的所述电流。
20.一种显示器件，包括：
多个像素电路，所述多个像素电路中的至少一个包括：
第一晶体管；
第二晶体管，耦合到所述第一晶体管；
第三晶体管，耦合到所述第二晶体管；以及
发光单元，耦合到所述第一晶体管，
其中当所述第一晶体管断开时，检测所述第三晶体管与所述第一晶体管之间的节点的电流。
CN202111188673.0A 2020-10-30 2021-10-12 像素电路、显示器件以及检测方法 Pending CN114519971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/084,636 US11164494B1 (en) 2020-10-30 2020-10-30 Pixel circuit, display device and detecting method
US17/084,636 2020-10-30

Publications (1)

Publication Number Publication Date
CN114519971A true CN114519971A (zh) 2022-05-20

Family

ID=78372594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111188673.0A Pending CN114519971A (zh) 2020-10-30 2021-10-12 像素电路、显示器件以及检测方法

Country Status (2)

Country Link
US (1) US11164494B1 (zh)
CN (1) CN114519971A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664244A (zh) * 2022-05-25 2022-06-24 惠科股份有限公司 显示面板、驱动电路及驱动方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112425071A (zh) * 2018-07-20 2021-02-26 株式会社半导体能源研究所 接收电路
KR20220120806A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 픽셀 회로, 이를 포함하는 표시 장치 및 이의 구동 방법
KR20230041909A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783175A (zh) * 2004-12-03 2006-06-07 佳能株式会社 编程电路，使用该编程电路的发光装置，以及显示装置
US20100225634A1 (en) * 2009-03-04 2010-09-09 Levey Charles I Electroluminescent display compensated drive signal
CN105190739A (zh) * 2013-03-14 2015-12-23 夏普株式会社 显示装置及其驱动方法
US20160148578A1 (en) * 2013-06-20 2016-05-26 Sharp Kabushiki Kaisha Display apparatus and driving method thereof
US20190012948A1 (en) * 2015-12-29 2019-01-10 Sharp Kabushiki Kaisha Pixel circuit, and display device and driving method therefor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
KR102423861B1 (ko) 2016-04-08 2022-07-22 엘지디스플레이 주식회사 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783175A (zh) * 2004-12-03 2006-06-07 佳能株式会社 编程电路，使用该编程电路的发光装置，以及显示装置
US20100225634A1 (en) * 2009-03-04 2010-09-09 Levey Charles I Electroluminescent display compensated drive signal
CN105190739A (zh) * 2013-03-14 2015-12-23 夏普株式会社 显示装置及其驱动方法
US20160148578A1 (en) * 2013-06-20 2016-05-26 Sharp Kabushiki Kaisha Display apparatus and driving method thereof
US20190012948A1 (en) * 2015-12-29 2019-01-10 Sharp Kabushiki Kaisha Pixel circuit, and display device and driving method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114664244A (zh) * 2022-05-25 2022-06-24 惠科股份有限公司 显示面板、驱动电路及驱动方法
CN114664244B (zh) * 2022-05-25 2022-10-28 惠科股份有限公司 显示面板、驱动电路及驱动方法
US11804174B1 (en) 2022-05-25 2023-10-31 HKC Corporation Limited Display panel having even brightness, driving circuit, and driving method

Also Published As

Publication number Publication date
US11164494B1 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN114519971A (zh) 像素电路、显示器件以及检测方法
US10878734B1 (en) Driving circuit, tiled electronic device, and test method
KR100580956B1 (ko) 능동 매트릭스 구동회로
KR100370095B1 (ko) 표시 소자의 액티브 매트릭스 방식의 구동 회로
EP1589517B1 (en) Self light emitting type display module, electronic appliance loaded with the same module and verification method of faults in the same module
JP2020519910A (ja) 画素駆動回路およびその補償方法、表示パネル、ならびに表示装置
JP2006072303A (ja) 有機発光表示装置およびその表示ユニット
US8860320B2 (en) LED driver apparatus
US10649509B2 (en) Display device capable of detecting whether a power cable is abnormally connected
US7071905B1 (en) Active matrix display with light emitting diodes
CN107808645B (zh) 显示装置和电力监测电路
US20180166020A1 (en) Pixel sensing apparatus and panel driving apparatus
EP1532611B1 (en) Display device
US11776463B2 (en) Display device, detecting method and pixel driving circuit
JP2006189806A (ja) 表示装置及びその駆動方法
US11600213B2 (en) Level shifter, gate driving circuit, and display device
CN114708819A (zh) 一种驱动电路、发光面板以及显示装置
CN109389938B (zh) 有机发光显示装置及其驱动方法和控制器
US11462151B2 (en) Light emitting device
KR102462838B1 (ko) 전원 공급부와 이를 포함하는 표시장치
JP2010062327A (ja) 発光素子のドライブ回路
JP2009092744A (ja) 電流源装置
TW202226189A (zh) 源極驅動器積體電路和顯示驅動裝置
JP2007011284A (ja) 画像表示装置及びその駆動方法
KR102476467B1 (ko) 소스 드라이버 ic 및 이를 포함하는 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination