CN114514611A - 使用微型led的显示装置及其制造方法 - Google Patents

使用微型led的显示装置及其制造方法 Download PDF

Info

Publication number
CN114514611A
CN114514611A CN201980100841.0A CN201980100841A CN114514611A CN 114514611 A CN114514611 A CN 114514611A CN 201980100841 A CN201980100841 A CN 201980100841A CN 114514611 A CN114514611 A CN 114514611A
Authority
CN
China
Prior art keywords
light emitting
semiconductor light
layer
emitting element
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980100841.0A
Other languages
English (en)
Inventor
朴七根
金政勋
林忠铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN114514611A publication Critical patent/CN114514611A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H01L2224/0344—Lamination of a preform, e.g. foil, sheet or layer by transfer printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种利用在流体内进行自组装的半导体发光元件的显示装置及其制造方法。具体地说，所述半导体发光元件的特征在于包括：第一导电型电极层和第二导电型电极层；第一导电型半导体层，与所述第一导电型电极层电连接；活性层，位于所述第一导电型半导体层上；以及第二导电型半导体层，位于所述活性层上，与所述第二导电型电极层电连接；所述第二导电型半导体层的一面包括所述一面的一部分被刻蚀而形成的台面结构，所述第二导电型电极层位于所述第二导电型半导体层的包括台面结构的所述一面上。

Description

使用微型LED的显示装置及其制造方法
技术领域
本发明能够适用于显示装置相关领域，例如，涉及一种使用微型LED(LightEmitting Diode，发光二极管)的显示装置及其制造方法。
背景技术
近年来，在显示技术领域中，不断地开发出具有薄型、柔性等优异特性的显示装置。与此相反，目前已商用化的主要显示器作为代表有LCD(Liquid Crystal Display，液晶显示器)和OLED(Organic Light Emitting Diodes，有机发光二极管)。
但是，LCD存在反应时间慢和难以实现柔性的问题点，而有机发光二极管存在寿命短，生产良率差的问题点。
另一方面，发光二极管(Light Emitting Diode：LED)作为将电流转换为光的半导体发光元件广为人知，从1962年利用GaAsP化合物半导体的红色LED的商品化开始与GaP：N系列的绿色LED一起一直作为信息通信设备等的电子装置的显示图像用光源使用。因此，可以提出一种通过利用所述半导体发光元件实现显示，来解决前述的问题的方案。所述半导体发光元件具有与基于灯丝的发光元件相比使用寿命长、电力消耗低、优异的初始驱动特性以及高抗振性等各种优点。
为了实现利用这种半导体发光元件的显示装置，需要将非常多的半导体发光元件安装于基板。近年来，正在不断地研发基于转印基板的拾取和放置(Pick&Place)方法或用于在流体内将半导体发光元件组装于基板的方法。
然而，在改善制造成本、组装速度以及发光效率等方面还有很多需要改进的问题。
对此，本发明提出一种，在流体内进行自组装的高发光效率的新形态的半导体发光元件以及利用该半导体发光元件的显示装置的制造方法。
发明内容
发明要解决的问题
本发明一实施例的目的在于，提供一种利用半导体发光元件的显示装置以及制造方法。
本发明一实施例的目的还在于，提供一种能够同通过使用垂直型半导体发光元件来降低制造成本的显示装置。
本发明一实施例的目的还在于，提供一种在流体中进行自组装的发光效得到提高的垂直型半导体发光元件以及利用该垂直型半导体发光元件的显示装置。
此外，本发明一实施例的其他目的在于，解决在此未提及到的各种问题。本领域的技术人员可以通过说明书和附图理解本发明的全部精神。
用于解决问题的手段
在用于实现上述目的的利用半导体发光元件的显示装置中，所述半导体发光元件的特征在于，包括：第一导电型电极层和第二导电型电极层，分开位于所述半导体发光元件的两端；第一导电型半导体层，与所述第一导电型电极层电连接；活性层，位于所述第一导电型半导体层上；以及第二导电型半导体层，位于所述活性层上，与所述第二导电型电极层电连接；所述第二导电型半导体层的一面包括所述一面的一部分被刻蚀而形成的台面结构，所述第二导电型电极层位于所述第二导电型半导体层的包括台面结构的所述一面上。
作为实施例，所述第二导电型电极层是透明电极层。
作为实施例，所述半导体发光元件还包括导电性接合层，所述导电性接合层位于所述第一导电型电极层的一面上且与所述第一导电型电极层电连接。
作为实施例，所述第一导电型电极层的第一面积小于所述导电性接合层的第二面积，且大于所述台面结构的顶面的第三面积。
作为实施例，所述半导体发光元件的特征在于，包括：第一钝化层，包围所述半导体发光元件的顶面和侧面；以及第二钝化层，包围所述半导体发光元件的底面的一部分；所述第二钝化层位于所述第一导电型半导体层和所述导电性接合层之间的区域。
作为实施例，所述组装基板的特征在于，设置有组装电极，所述组装电极通过电场在与半导体发光元件的关系中产生介电泳力。
作为实施例，所述台面结构的特征在于，其高度为所述组装基板作用于所述半导体发光元件的介电泳力的有效距离以上。
作为实施例，所述导电性接合层是具有100度至250度的熔点的低熔点金属层。
作为实施例，所述半导体发光元件是具有微米单位的尺寸的LED(Micro-LED)。
本发明另一实施例的利用半导体发光元件的显示装置的制造方法，包括：形成半导体发光结构的步骤，在生长基板形成一面具有台面形状的半导体发光结构；转印的步骤，将所述半导体发光结构转印到临时基板；制造垂直型半导体发光元件的步骤，通过在所述半导体发光结构形成导电型电极层和导电性接合层来制造垂直型半导体发光元件；以及组装的步骤，通过电场和磁场在流体内将所述垂直型半导体发光元件组装于组装基板。
作为实施例，所述形成半导体发光结构的步骤包括：层叠第一导电型半导体层、活性层以及第二导电型半导体层的步骤；通过刻蚀所述第二导电型半导体层的顶面的一部分区域来形成台面形状的步骤；在包括所述台面形状的第二导电型半导体层的顶面形成第二导电型电极层的步骤；通过刻蚀工艺来限定个别半导体发光结构的隔离(Isolation)步骤；以及在所述半导体发光结构的顶面和侧面形成第一钝化层的步骤。
作为实施例，所述制造垂直型半导体发光元件的步骤包括：在通过所述转印的步骤露出的所述第一导电型半导体层的第一区域形成第一导电型电极层的步骤；以及在通过所述转印的步骤露出的所述第一导电型半导体层的第二区域形成第二钝化层的步骤。
作为实施例，所述制造垂直型半导体发光元件的步骤还包括，将导电性接合层形成为与所述第一导电型电极层和所述第二钝化层重叠的步骤。
作为实施例，所述组装基板包括供半导体发光元件组装的组装槽，所述半导体发光元件的导电性接合层与所述组装槽的底部面接触。
发明的效果
根据本发明一实施例，可以提供一种利用半导体发光元件的显示装置以及制造方法。
具体而言，通过制造在一面包括台面结构的垂直型半导体发光元件，能够在流体内沿一方向组装。所述台面结构通过刻蚀导电型半导体层的一部分区域来形成，在包括所述台面结构的一面形成有透明电极层，由此能够提高半导体发光效率。
另外，由于在垂直型半导体发光元件的情况下，与水平型半导体发光元件相比，增加了在相同面积的生长基板条件下能够生产的数量，由此能够降低显示装置的制造成本。
进一步，根据本发明的另一实施例，还具有在此未提及到的其他发明效果。本领域的技术人员可以通过说明书和附图的整个思想来解决。
附图说明
图1是表示利用本发明的半导体发光元件的显示装置的一实施例的概念图。
图2是图1的A部分的局部放大图。
图3a和图3b是图2的B-B线剖视图和C-C线剖视图。
图4是表示图3的倒装芯片类型半导体发光元件的概念图。
图5a至图5c是表示关于倒装芯片类型半导体发光元件，实现颜色的多种方式的概念图。
图6是表示本发明的利用半导体发光元件的显示装置的制造方法的剖视图。
图7是表示本发明的利用半导体发光元件的显示装置的另一实施例的立体图。
图8是图7的D-D线剖视图。
图9是表示图8的垂直型半导体发光元件的概念图。
图10是概略示出利用半导体发光元件的显示装置的制造方法的流程图。
图11是表示通过自组装工艺将半导体发光元件组装于基板的方法的一实施例的图。
图12是图11的E部分的放大图。
图13是可在流体内自组装的垂直型半导体发光元件的实施例。
图14是表示制造本发明的半导体发光元件的方法的流程图。
图15至图16是具体表示本发明的半导体发光元件的结构的图。
图17是本发明的半导体发光元件的其他实施例。
图18是表示形成在一面具有台面形状的半导体发光结构的过程的流程图。
图19是以剖视图表示图18的形成过程的图。
图20是表示将图19的半导体发光结构转印到临时基板的过程的剖视图。
图21是表示通过对图20的半导体发光结构形成电极层和接合层来制造垂直型半导体发光元件的过程的流程图。
图22是以剖视图表示图21的制造过程的图。
图23是表示组装于组装基板的半导体发光元件的剖视图。
具体实施方式
下面，参照附图对本说明书中公开的实施例进行详细的说明，并且与图号无关地对相同或类似的结构要素赋予了相同的附图标记，并将省去对其重复的说明。在以下说明中使用的针对结构要素的接后缀“模块”及“部”仅是考虑到便于说明书的撰写而被赋予或混用，其自身并不带有相互区分的含义或作用。另外，在说明本说明书中公开的技术的过程中，当判断为对相关的公知技术的具体说明会使本说明书中公开的技术要旨不清楚时，省略对其的详细说明。另外，需要注意的是，附图仅仅为了容易理解本说明书中公开的技术思想，本发明的技术思想不应被附图限制。
下面，虽然为了便于说明而对各个附图进行说明，但是本领域的技术人员结合至少两个附图而实现的其他实施例也属于本发明的保护范围。
另外，可以理解为，当提到如层、区域或基板的构成存在于其他构成要素“上(on)”时，其表示直接存在于其他构成之上或在它们之间也可以存在中间构成。
在本说明书中说明到的显示装置的概念涵盖用单位像素或单位像素的集合显示信息的所有的显示装置。因此，其使用不限定于成品，在部件也可以应用。例如，作为数字TV的一部件的面板也独立地属于本说明书的显示装置。作为成品可以包括手机、智能手机(smart phone)、笔记本电脑(laptop computer)、数字广播用终端、个人数字助理(PDA，personal digital assistants)、便携式多媒体播放器(portable multimedia player，PMP)、导航、平板电脑(Slate PC)、Tablet PC，Ultra Book、数字TV、台式电脑等。
但是，本领域技术人员很容易理解的是，即便是之后开发的新形态的产品，只要是可显示的装置就能够应用本说明书中记载的实施例的构成。
另外，本说明书中提到的半导体发光元件的概念涵盖LED、微型LED等，并且可以互换使用。
图1是表示本发明的利用半导体发光元件的显示装置的一实施例的概念图。
如图1所示，在显示装置100的控制部(未图示)处理的信息可以通过柔性显示器(flexible display)来显示。
就柔性显示器而言，例如，可以包括可因外力而弯曲、弯折、扭曲、折叠或卷曲的显示器。
进一步，例如，柔性显示器可以是保持现有的平板显示器的显示特性的同时制造在像纸一样可以弯曲、弯折、折叠或卷曲的薄且柔软的基板上的显示器。
在所述柔性显示器未弯曲的状态(例如，具有无限曲率半径的状态，以下，称作第一状态)下，所述柔性显示器的显示区域成为平面。在因外力而从所述第一状态成为弯曲的状态(例如，具有有限的曲率半径的状态，以下，称作第二状态)下，所述显示区域可以是曲面。如图1所示，在所述第二状态下显示的信息可以是输出到曲面上的视觉信息。这种视觉信息是通过独立地控制以矩阵形态配置的单位像素(sub-pixel)的发光来实现。所述单位像素是指，例如，用于实现一个颜色的最小单位。
所述柔性显示器的单位像素可以由半导体发光元件实现。在本发明中，作为将电流转换为光的半导体发光元件的一种，示例了发光二极管(Light Emitting Diode，LED)。所述发光二极管尺寸较小，由此即便在所述第二状态下也能够发挥单位像素的作用。
下面，参照附图，对利用所述发光二极管实现的柔性显示器进行详细的说明。
图2是图1的A部分的局部放大图。
图3a和图3b是图2的B-B线剖视图和C-C线剖视图。
图4是表示图3的倒装芯片类型半导体发光元件的概念图。
图5a至图5c是示出关于倒装芯片类型半导体发光元件，实现颜色的多种形态的概念图。
如图2、图3a以及图3b所示，作为利用半导体发光元件的显示装置100，示例了利用无缘矩阵(Passive Matrix，PM)方式的半导体发光元件的显示装置100。但是，以下说明到的示例也可以应用于有源矩阵(Active Matrix，AM)方式的半导体发光元件。
如图2所示，图1所示的显示装置100包括基板110、第一电极120、导电性粘合层130、第二电极140以及至少一个半导体发光元件150。
基板110可以是柔性基板。例如，基板110可以包括玻璃或聚酰亚胺(PI，Polyimide)，以实现柔性(flexible)显示装置。除此之外，只要是具有绝缘性且具有柔韧性的材质，就可以使用任一材质，例如聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)等。另外，所述基板110可以使用透明的材质或不透明的材质中的任意材质。
所述基板110可以是配置第一电极120的布线基板，因此，所述第一电极120可以位于基板110上。
如图3a所示，绝缘层160可以配置在第一电极120所处的基板110上，辅助电极170可以位于所述绝缘层160。在此情况下，在所述基板110层叠有绝缘层160的状态可以成为一个布线基板。更具体而言，绝缘层160是如聚酰亚胺(PI，Polyimide)、PET、PEN等具有绝缘性且具有柔韧性的材质，可以与所述基板110形成一体而形成一个基板。
辅助电极170是将第一电极120和半导体发光元件150电连接的电极，其位于绝缘层160上，并且与第一电极120的位置对应地配置。例如，辅助电极170可以呈点(dot)形状，并且可以通过贯穿绝缘层160的电极孔171而与第一电极120电连接。所述电极孔171可以通过将导电物质填充于通孔来形成。
如图2或图3a所示，在绝缘层160的一面形成有导电性粘合层130，但是本发明并非必须限定于此。例如，也可以采用在绝缘层160和导电性粘合层130之间形成有执行特定功能的层，或者无绝缘层160而在基板110上配置导电性粘合层130的结构。在将导电性粘合层130配置在基板110上的结构中，导电性粘合层130可以发挥绝缘层的作用。
所述导电性粘合层130可以成为具有粘合性和导电性的层，为此，在所述导电性粘合层130可以混合有具有导电性的物质和具有粘合性的物质。另外，导电性粘合层130具有柔性，由此显示装置发挥柔性功能。
作为这种例子，导电性粘合层130可以是各向异性导电膜(anistropy conductivefilm，ACF)、各向异性导电浆(paste)、含有导电粒子的溶液(solution)等。所述导电性粘合层130可以构成为在贯穿厚度的Z方向上允许彼此电连接，而在水平的X-Y方向上具有电绝缘性的层。因此可以将所述导电性粘合层130命名为Z轴导电层(但是，以下称作“导电性粘合层”)。
所述各向异性导电膜是将各向异性导电介质(anisotropic conductive medium)混合到绝缘性基材构件的薄膜，在施加热和压力的情况下仅特定部分因各向异性导电介质而具有导电性。以下，对热和压力施加到所述各向异性导电膜的情形进行说明，但是为了使所述各向异性导电膜的局部具有导电性，也可以使用其他方法。例如，上述方法可以是施加所述热和压力中的任意一种或UV固化等。
另外，例如，所述各向异性导电介质可以是导电球或导电粒子。例如，所述各向异性导电膜是将导电球混合到绝缘性基材构件的形态的薄膜，在施加热和压力的情况下仅特定部分因导电球而具有导电性。各向异性导电膜可以成为包括复数个聚合物材质的绝缘膜被覆导电性物质的芯的粒子的状态，在此情况下，被施加热和压力的部分的绝缘膜被破坏从而通过芯而具有导电性。此时，芯的形态可以通过变形而形成沿薄膜的厚度方向彼此接触的层。作为更具体的例子，热和压力施加到整个各向异性导电膜，从而因各向异性导电膜而粘合的对象物的高度差而局部地形成Z轴方向的电连接。
作为另一例，各向异性导电膜可以成为含有复数个导电性物质被覆在绝缘芯的粒子的状态。在此情况下，施加了热和压力的部分因导电性物质的变形(压贴)而沿薄膜的厚度方向具有导电性。另外，作为另一例，也可以是导电性物质沿Z轴方向贯穿绝缘性基材构件而在薄膜的厚度方向上具有导电性的形态。在此情况下，导电性物质可以具有尖的端部。
所述各向异性导电膜可以是以导电球插入到绝缘性基材构件的一面的形态构成的固定阵列各向异性导电膜(fixed array ACF)。更具体而言，绝缘性基材构件由具有粘合性的物质形成，导电球集中配置在所述绝缘性基材构件的底部，如果热和压力施加到所述基材构件，则与所述导电球一起变形而在沿垂直方向上具有导电性。
但是，本发明并非必须限定于此，所述各向异性导电膜可以是导电球随机地混入到绝缘性基材构件的形态，或构成为复数个层而在任意一层配置导电球的形态(double-ACF)等。
各向异性导电浆是浆料和导电球的结合形态，可以是导电球混合在绝缘性和粘合性的基材的浆料。另外，含有导电粒子的溶液可以是含有导电性粒子或纳米粒子的形态的溶液。
重新参照图3a，第二电极140与辅助电极170隔开而位于绝缘层160。即，所述导电性粘合层130配置在辅助电极170和第二电极140所处的绝缘层160上。
如果在辅助电极170和第二电极140位于绝缘层160的状态下形成导电性粘合层130之后，通过施加热和压力使半导体发光元件150以倒装芯片形态连接，则所述半导体发光元件150与第一电极120、第二电极140电连接。
参照图4，所述半导体发光元件可以是倒装芯片类型(flip chiptype)的发光元件。
例如，所述半导体发光元件包括p型电极156、将形成p型电极156的p型半导体层155、形成在p型半导体层155上的活性层154、形成在活性层154上的n型半导体层153以及配置在n型半导体层153且与p型电极156在水平方向上隔开的n型电极152。在此情况下，p型电极156可以通过导电性粘合层130与图3所示的辅助电极170电连接，n型电极152可以与第二电极140电连接。
重新参照图2、图3a以及图3b，辅助电极170沿一方向长长地形成，并且一个辅助电极可以与复数个半导体发光元件150电连接。例如，以辅助电极为中心，左右的半导体发光元件的p型电极可以电连接于一个辅助电极。
更具体而言，半导体发光元件150通过热和压力而压入到导电性粘合层130的内部，由此仅半导体发光元件150的p型电极156和辅助电极170之间的部分，以及半导体发光元件150的n型电极152和第二电极140之间的部分具有导电性，而剩余的部分没有被压入半导体发光元件从而没有导电性。如上所述，导电性粘合层130不仅使半导体发光元件150和辅助电极170之间、半导体发光元件150和第二电极140之间彼此结合，而且使它们电连接。
另外，复数个半导体发光元件150构成发光元件阵列(array)，在发光元件阵列形成有荧光体层180。
发光元件阵列可以包括自身亮度值彼此不同的复数个半导体发光元件。各个半导体发光元件150构成单位像素，并且与第一电极120电连接。例如，第一电极120可以是复数个，半导体发光元件可以配置为数列，各列的半导体发光元件可以与复数个所述第一电极中的任意一个电连接。
另外，由于半导体发光元件以倒装芯片形态连接，因此可以使用生长在透明电介质基板的半导体发光元件。另外，所述半导体发光元件例如，可以是氮化物半导体发光元件。由于半导体发光元件150的亮度优异，因此即便尺寸较小也能够构成单个的单位像素。
如图3所示，在半导体发光元件150之间可以形成有分隔壁190。在此情况下，分隔壁190起到将单个单位像素彼此分离的作用，可以与导电性粘合层130形成为一体。例如，通过半导体发光元件150插入到各向异性导电膜，各向异性导电膜的基材构件可以形成所述分隔壁。
另外，如果所述各向异性导电膜的基材构件为黑色，则无需额外的黑色绝缘体，所述分隔壁190也可以具有反射特性的同时增加对比度(contrast)。
作为另一例，作为所述分隔壁190可以额外设置有反射性分隔壁。在此情况下，所述分隔壁190可以根据显示装置的目的而包括黑色(Black)或白色(White)绝缘体。在使用白色绝缘体的分隔壁的情况下可以具有提高反射性的效果，在使用黑色绝缘体的分隔壁的情况下具有反射特性的同时可以增加对比度(contrast)。
荧光体层180可以位于半导体发光元件150的外表面。例如，半导体发光元件150是射出蓝色B光的蓝色半导体发光元件，荧光体层180执行将所述蓝色B光转换为单位像素的颜色的功能。所述荧光体层180可以是构成个别像素的红色荧光体181或绿色荧光体182。
即，在形成红色的单位像素的位置，可以在蓝色半导体发光元件上层叠有可将蓝色光转换为红色R光的红色荧光体181，在形成绿色的单位像素的位置，可以在蓝色半导体发光元件上层叠有可将蓝色光转换为绿色G光的绿色荧光体182。另外，在形成蓝色的单位像素的部分可以仅单独使用蓝色半导体发光元件。在此情况下，红色R、绿色G、以及蓝色B的单位像素可以形成一个像素。更具体而言，可以沿第一电极120的各个线层叠有一种颜色的荧光体。因此，在第一电极120中，一个线可以是控制一种颜色的电极。即，沿着第二电极140，可以依次配置有红色R、绿色G以及蓝色B，由此可以实现单位像素。
但是，本发明并非必须限定于此，作为替代荧光体，也可以通过半导体发光元件150和量子点(QD)组合来实现红色R、绿色G以及蓝色B的单位像素。
另外，为了提高对比度(contrast)，可以在各个荧光体层之间配置有黑色矩阵191。即，这种黑色矩阵191可以提高明暗的对比度。
但是，本发明并非必须限定于此，可以使用用于实现蓝色、红色、绿色的其他结构。
参照图5a，各个半导体发光元件150可以由通过将氮化镓(GaN)作为主材料并添加铟(In)和/或铝(Al)来射出蓝色等各种光的高输出的发光元件实现。
在此情况下，半导体发光元件150可以是红色、绿色以及蓝色半导体发光元件，以分别实现单位像素(sub-pixel)。例如，可以交替配置有红色、绿色以及蓝色半导体发光元件R、G、B，并且红色(Red)、绿色(Green)以及蓝色(Blue)的单位像素通过红色、绿色以及蓝色半导体发光元件而形成一个像素(pixel)，由此，能够实现全色显示。
参照图5b，半导体发光元件150a可以包括在每个元件分别设置有黄色荧光体层的白色发光元件W。在此情况下，为了实现单位像素，在白色发光元件W上可以设置有红色荧光体层181、绿色荧光体层182以及蓝色荧光体层183。另外，可以利用在这种白色发光元件W上反复红色、绿色以及蓝色的彩色滤光片来实现单位像素。
参照图5c，也可以采用在紫外线发光元件150b上设置有红色荧光体层184、绿色荧光体层185以及蓝色荧光体层186的结构。如上所述，半导体发光元件不仅可以使用可视光线，而且可以在包括紫外线UV在内的整个区域使用，半导体发光元件可以扩展到可以将紫外线UV用作上部荧光体的激发源(excitation source)。
重新参照本示例，半导体发光元件位于导电性粘合层上，而在显示装置构成单位像素。由于半导体发光元件亮度优异，因此即便尺寸小也可以形成单独的单位像素。
如上所述的单个半导体发光元件150的尺寸可以是例如，一个边的长度为80μm以下且呈矩形或正方形的元件。在呈矩形的情况下可以具有20X80μm以下的尺寸。
另外，即便将一个边的长度为10μm的正方形的半导体发光元件150用作单位像素，也可以显示用于实现显示装置的充分的亮度。
因此，作为一例，如果单位像素的尺寸为一个边的长度是600μm而另一边的长度是300μm的矩形像素，则半导体发光元件的距离相对地充分大。
因此，这种情况下，可以实现具有HD画质以上的高画质的柔性显示器装置。
使用上述半导体发光元件的显示装置可以通过新形态的制造方法来制造。下面，参照图6对所述制造方法进行说明。
图6是表示本发明的利用半导体发光元件的显示装置的制造方法的剖视图。
如图6所示，首先，在辅助电极170和第二电极140所处的绝缘层160上形成导电性粘合层130。在布线基板110层叠有绝缘层160，在所述布线基板110配置有第一电极120、辅助电极170以及第二电极140。在此情况下，第一电极120和第二电极140可以沿彼此正交的方向配置。另外，为了实现柔性(flexible)显示装置，布线基板110和绝缘层160可以分别包括玻璃或聚酰亚胺(PI)。
例如，所述导电性粘合层130可以通过各向异性导电膜来实现，为此可以在绝缘层160所处的基板涂布各向异性导电膜。
接着，将配置有与辅助电极170和第二电极140的位置对应且设置有构成单独像素的复数个半导体发光元件150的临时基板112配置为，使所述半导体发光元件150与辅助电极170和第二电极140面对。
在此情况下，临时基板112是使半导体发光元件150生长的生长基板，其可以是蓝宝石(spire)基板或硅(silicon)基板。
在所述半导体发光元件以晶片(wafer)为单位形成时，可以通过具有可实现显示装置的间隔和尺寸而有效地用于显示装置。
接着，对布线基板和临时基板112进行热压接。例如，布线基板和临时基板112可以使用ACF压头来进行热压接。布线基板和临时基板112通过所述热压接而接合(bonding)。通过热压接，因具有导电性的各向异性导电膜的特性而仅在半导体发光元件150与辅助电极170以及第二电极140之间的部分具有导电性，由此电极和半导体发光元件150可以被电连接。此时，半导体发光元件150插入到所述各向异性导电膜的内部，由此，在半导体发光元件150之间可以形成有分隔壁。
接着，去除所述临时基板112。例如，临时基板112可以利用激光剥离法(LaserLift-off，LLO)或化学剥离法(Chemical Lift-off，CLO)来去除。
最后，去除所述临时基板112并使半导体发光元件150向外部露出。根据需要，可以通过在结合有半导体发光元件150的布线基板上涂布氧化硅(SiOx)等来形成透明绝缘层(未图示)。
另外，还可以包括在所述半导体发光元件150的一面形成荧光体层的步骤。例如，半导体发光元件150可以是射出蓝色B光的蓝色半导体发光元件，在所述蓝色半导体发光元件的一面可以以层的形态形成有用于将这种蓝色B光转换为单位像素的颜色的红色荧光体或绿色荧光体。
以上说明到的利用半导体发光元件的显示装置的制造方法或结构可以变形为各种各样的形态。作为例子，在上述显示装置也可以使用垂直型半导体发光元件。
另外，在以下说明到的变形例或实施例中，对于与前述的例子相同或相似的构成赋予相同或相似的附图标记，并且用首次的说明替代对其的说明。
图7是表示本发明的利用半导体发光元件的显示装置的另一实施例的立体图，图8是图7的D-D线剖视图，图9是表示图8的垂直型半导体发光元件的概念图。
参照附图，显示装置可以是利用无缘矩阵(Passive Matrix，PM)方式的垂直型半导体发光元件的显示装置。
所述显示装置包括基板210、第一电极220、导电性粘合层230、第二电极240以及至少一个半导体发光元件250。
基板210是配置第一电极220的布线基板，其可以包括聚酰亚胺(PI)，以实现柔性(flexible)显示装置。除此之外，只要是具有绝缘性和柔韧性的材质就可以使用任意一种。
第一电极220位于基板210上，并且可以形成为沿一方向长条(bar)形状的电极。所述第一电极220可以实现为起到数据电极的作用。
导电性粘合层230形成在第一电极220所处的基板210上。如使用倒装芯片类型(flip chip type)的发光元件的显示装置，导电性粘合层230可以是各向异性导电膜(Anisotropy Conductive Film，ACF)、各向异性导电浆(paste)、含有导电粒子的溶液(solution)等。但是，在本实施例中也示例了通过各向异性导电膜来实现导电性粘合层230的情形。
如果在第一电极220位于基板210上的状态下放置各向异性导电膜之后，施加热和压力使半导体发光元件250连接，则所述半导体发光元件250与第一电极220电连接。此时，优选，所述半导体发光元件250配置为位于第一电极220上。
如前述，产生电连接是因为当施加热和压力时，各向异性导电膜的局部在厚度方向上具有导电性。因此，各向异性导电膜被划分为在厚度方上具有导电性的部分和没有导电性的部分。
另外，由于各向异性导电膜含有粘合成分，因此导电性粘合层230不仅使半导体发光元件250和第一电极220之间电连接，而且还实现机械结合。
如上所述，半导体发光元件250位于导电性粘合层230上，由此在显示装置构成单个像素。由于半导体发光元件250的亮度优异，因此较小的尺寸也能够构成单个单位像素。如上所述的单个半导体发光元件250的尺寸可以是例如，一个边的长度为80μm以下且呈矩形或正方形。在矩形的情况下，例如，可以成为20X80μm以下的尺寸。
所述半导体发光元件250可以是垂直型结构。
复数个第二电极240位于垂直型半导体发光元件之间，所述复数个所述第二电极240沿与第一电极220的长度方向交叉的方向配置，并且与垂直型半导体发光元件250电连接。
参照图9，这种垂直型半导体发光元件250包括p型电极256、形成在p型电极256上的p型半导体层255、形成在p型半导体层255上的活性层254、形成在活性层254上的n型半导体层253以及形成在n型半导体层253上的n型电极252。在此情况下，位于下部的p型电极256可以通过导电性粘合层230而与第一电极220电连接，位于上部的n型电极252可以与后述的第二电极240电连接。由于这种垂直型半导体发光元件250可以上下配置电极，因此具有能够减小芯片尺寸的一大优点。
重新参照图8，在所述半导体发光元件250的一面可以形成有荧光体层280。例如，半导体发光元件250是射出蓝色B光的蓝色半导体发光元件251，可以设置有用于将这种蓝色B光转换为单位像素的颜色的荧光体层280。在此情况下，荧光体层280可以是构成个别像素的红色荧光体281和绿色荧光体282。
即，在形成红色的单位像素的位置，可以在蓝色半导体发光元件上层叠有可将蓝色光转换为红色R光的红色荧光体281，在形成绿色的单位像素的位置，可以在蓝色半导体发光元件上层叠有可将蓝色光转换为绿色G光的绿色荧光体282。另外，可以在形成蓝色的单位像素的部分，仅使用单独的蓝色半导体发光元件。在此情况下，红色R、绿色G以及蓝色B的单位像素可以形成一个像素。
但是，本发明并非必须限定于此，如前述，在使用倒装芯片类型(flip chip type)的发光元件的显示装置中，可以使用用于实现蓝色、红色、绿色的其他结构。
重新参照本实施例，第二电极240位于半导体发光元件250之间，并且与半导体发光元件250电连接。例如，半导体发光元件250以复数个列配置，而第二电极240可以位于半导体发光元件250的列之间。
由于形成个别像素的半导体发光元件250之间的距离充分大，因此第二电极240可以位于半导体发光元件250之间。
第二电极240可以形成为沿一方向长条(bar)形状的电极，并且可以沿与第一电极彼此垂直的方向配置。
另外，第二电极240和半导体发光元件250可以通过从第二电极240凸出的连接电极而电连接。更具体而言，所述连接电极可以是半导体发光元件250的n型电极。例如，n型电极形成为用于欧姆(ohmic)接触的欧姆电极，所述第二电极通过印刷或沉积而覆盖欧姆电极的至少一部分。由此，第二电极240和半导体发光元件250的n型电极可以电连接。
重新参照图8，所述第二电极240可以位于导电性粘合层230上。根据情况，在形成有半导体发光元件250的基板210上可以形成有包括氧化硅(SiOx)等的透明绝缘层(未图示)。当在形成透明绝缘层之后放置第二电极240时，所述第二电极240位于透明绝缘层上。另外，第二电极240也可以形成为与导电性粘合层230或透明绝缘层隔开。
如果为了使第二电极240位于半导体发光元件250上而使用如ITO(Indium TinOxide)一样的透明电极，则存在ITO物质与n型半导体层的粘合性不好的问题。因此，本发明使第二电极240位于半导体发光元件250之间，由此具有可以不使用如ITO的透明电极的优点。因此，可以通过将对n型半导体层的粘合性较好的导电性物质用作水平电极来提高光提取效率，而不受透明的材料的选择的限制。
重新参照图8，分隔壁290可以位于半导体发光元件250之间。即，为了隔开形成个别像素的半导体发光元件250，在垂直型半导体发光元件250之间可以配置有分隔壁290。在此情况下，分隔壁290可以起到将各个单位像素彼此分离的作用，所述分隔壁290可以与所述导电性粘合层230形成为一体。例如，通过半导体发光元件250插入到各向异性导电膜，可以由各向异性导电膜的基材构件形成所述分隔壁。
另外，如果所述各向异性导电膜的基材构件为黑色，则即便没有额外的黑色绝缘体，所述分隔壁290也可以具有反射特性的同时增加对比度(contrast)。
作为另一例，作为所述分隔壁190可以额外设置有反射性分隔壁。分隔壁290可以根据显示装置的目的而包括黑色(Black)或白色(White)绝缘体。
如果，在第二电极240位于半导体发光元件250之间的导电性粘合层230的正上方的情况下，分隔壁290可以位于每个垂直型半导体发光元件250和第二电极240之间。因此，通过使用半导体发光元件250，也可以用小尺寸构成单个单位像素，并且由于半导体发光元件250的距离相对变得充分大，因此可以使第二电极240位于半导体发光元件250之间，并且具有可实现HD画质的柔性显示器装置的效果。
另外，如图8所示，为了提高对比度(contrast)，在各个荧光体之间可以配置有黑色矩阵291。即，这种黑色矩阵291可以提高明暗对比度。
图10是概略表示利用半导体发光元件的显示装置的制造方法的图。
首先，在生长基板形成半导体发光元件(S1010)。所述半导体发光元件可以包括第一导电型半导体层、活性层以及第二导电型半导体层。另外，还可以包括形成在所述第一导电型半导体层上的第一导电型电极和形成在第二导电型半导体层上的第二导电型电极。
所述半导体发光元件可以是水平型半导体发光元件或垂直型半导体发光元件。但是，在垂直型半导体发光元件的情况下，由于所述第一导电型电极和所述第二导电型电极是彼此面对的结构，因此从生长基板分离半导体发光元件之后，在后续的工艺中追加形成任一方向的导电型电极的工艺。另外，虽然在后面进行说明，为了自组装工艺，半导体发光元件可以包括磁性层。
通常，为了将所述半导体发光元件用于显示装置，通常需要发出Red(R)、Green(G)、Blue(B)颜色的光的三种半导体发光元件。由于在一个生长基板形成有发出一个颜色的半导体发光元件，因此为了利用所述三种半导体发光元件来实现单个单位像素的显示装置，需要额外的基板。因此，需要将单个半导体发光元件从生长基板分离并组装或转印到最终基板。所述最终基板是执行形成对所述半导体发光元件施加电压的布线电极的工艺的基板，以使半导体发光元件能够发光。
因此，发出各颜色的半导体发光元件可以先移动到转印基板或组装基板之后(S1020)再次转印到最终基板。根据情况，在对所述转印基板或组装基板直接执行布线工艺的情况下，所述转印基板或组装基板作为最终基板发挥作用。
将半导体发光元件配置于转印基板或组装基板(S1020)的方法可以大致分为三种。
第一种、通过冲压工艺，将半导体发光元件从生长基板移动到转印基板的方法(S1021)。冲压工艺是指利用设置有具有粘合力的凸起部的柔性的材料的基板，并通过所述凸起部从生长基板分离半导体发光元件的工艺。可以通过调节凸起部的间隔和配置，来选择性地分离生长基板的半导体发光元件。
第二种，利用自组装工艺，将半导体发光元件组装到组装基板的方法(S1022)。由于为了自组装工艺，需要将半导体发光元件从生长基板分离并以单独的半导体发光元件存在，因此，通过激光剥离法(Laser Lift-Off LLO)工艺等，使所需数量的半导体发光元件从生长基板分离。之后，将所述半导体发光元件分散在流体内，并利用电磁场组装到组装基板。
在所述自组装工艺中，可以将实现R、G、B颜色的各个半导体发光元件同时组装于一个组装基板，或通过单个组装基板将单个颜色的半导体发光元件组装。
第三种，混合使用所述冲压工艺和自组装工艺的方法(S1023)。首先，通过自组装工艺使半导体发光元件位于组装基板，之后再通过冲压工艺使所述半导体发光元件移动到最终基板。就组装基板而言，因在自组装工艺时配置的组装基板的位置、与流体的接触、电磁场的影响等而无法大面积地形成，因此可以在使用具有适当面积的组装基板对半导体发光元件进行组装之后，通过冲压工艺执行复数次转印到大面积的最终基板的过程。
如果将构成单个单位像素的复数个半导体发光元件配置于最终基板，则执行将所述半导体发光元件电连接的布线工艺(S1030)。
通过所述布线工艺形成的布线电极使组装或转印到基板的半导体发光元件与所述基板电连接。另外，在所述基板的下部可以预先形成有用于有源矩阵驱动的晶体管。因此，所述布线电极可以与所述晶体管电连接。
另一方面，为了大面积的显示装置，需要大量的半导体发光元件，因此优选自组装工艺。进一步，为了提高组装速度，优选在所述自组装工艺中也将各个颜色的半导体发光元件同时组装于一个组装基板。另外，为了将各颜色的半导体发光元件组装到组装基板的规定的特定位置，可能需要具有彼此排他的结构。
图11是表示通过自组装工艺将半导体发光元件组装于基板的方法的一实施例的图。
图12是图11的E部分的放大图。
参照图11和图12，半导体发光元件1150可以投入到填充有流体1120的腔室1130中。
之后，组装基板1110可以配置在腔室1130上。根据实施例，组装基板1110也可以投入到腔室1130内。此时，组装基板1110的投入方向是所述组装基板1110的组装槽1111面向流体1120的方向。
在组装基板1110可以形成有与将要组装的各个半导体发光元件1150对应的一对电极1112、1113。所述电极1112、1113可以用透明电极(ITO)来实现，或通过其他普通材料来实现。所述电极1112、1113随着施加电压而产生电场，由此相当于使与组装槽1112、1113接触的半导体发光元件1150稳定地固定的组装电极。
具体地说，可以将交流电压施加到所述电极1112、1113，而在所述电极1112、1113周边部浮游的半导体发光元件1150可以因电介质极化而具有极性。另外，被电介质极化的半导体发光元件，可以因在所述电极1112、1113周边部形成的不均匀的电场而向特定方向移动或固定。这被称为介电泳(Dielectrophoresis；DEP)，在本发明的自组装工艺中，可以利用所述介电泳将半导体发光元件1150稳定地固定在组装槽1111中。所述介电泳的强度(介电泳力，DEP force)与电场的强度成正比例，因此所述介电泳的强度根据在半导体发光元件内的电介质极化的程度而不同。
另外，所述组装电极1112、1113之间的间隔可以形成为例如，小于半导体发光元件1150的宽度和组装槽1111的直径，由此能够更精密地固定基于电场的半导体发光元件1150的组装位置。
另外，在所述组装电极1112、1113上形成有绝缘层1114，由此防止电极1112、1113免受流体1120的影响，并且能够防止在所述组装电极1112、1113流动的电流泄漏。例如，绝缘层1114可以由硅胶、矾土等无机物绝缘体或有机物绝缘体形成为单层或多层。另外，绝缘层1114可以具有用于在组装半导体发光元件1150时防止所述组装电极1112、1113受损的最小厚度，并且可以具有用于稳定地组装所述半导体发光元件1150的最大厚度。
在绝缘层1114的上部可以形成有分隔壁1115。所述分隔壁1115的一部分区域可以位于所述组装电极1112、1113的上部，而剩余的区域可以位于所述组装基板1110的上部。
例如，在制造组装基板1110时，可以通过去除形成在整个绝缘层1114上部的分隔壁中的一部分来形成组装槽1111，各个半导体发光元件1150结合于所述组装基板1110的组装槽1111。
如图12所示，在所述组装基板1110形成有供半导体发光元件1150结合的组装槽1111，形成有所述组装槽1111的面可以与流体1120接触。所述组装槽1111可以引导半导体发光元件1150的准确的组装位置。
另外，所述分隔壁1115可以形成为从组装槽1111的开口部朝底面方向具有规定的倾斜。例如，可以通过调节分隔壁1115的倾斜度，所述组装槽1111可以具有开口部和底面，而所述开口部的面积可以大于所述底面的面积。由此，半导体发光元件1150可以被组装到组装槽1111内底面的准确的位置。
另一方面，所述组装槽1111可以具有与所组装的半导体发光元件1150的形状对应的形状和尺寸。由此，能够防止其他半导体发光元件被组装到组装槽1111，或复数个半导体发光元件被组装到组装槽1111。
另外，所述组装槽1111的深度可以小于所述半导体发光元件1150的竖向高度。由此，所述半导体发光元件1150可以具有从分隔壁1115之间凸出的结构，并且在组装之后可能进行的转印过程中容易与转印基板的凸起部接触。
另外，如图12所示，在配置组装基板1110之后，包括磁体的组装装置1140可以随着所述组装基板1110移动。为了使磁场的影响区域向流体1120内最大化，所述组装装置1140可以以与组装基板1110接触的状态移动。例如，组装装置1140可以包括复数个磁体，或者也可以包括具有与组装基板1110对应的尺寸的磁体。在此情况下，也可以将组装装置1140的移动距离限制在规定范围以内。
通过组装装置1140产生的磁场，腔室1130内的半导体发光元件1150可以向组装装置1140移动。
如图12所示，半导体发光元件1150可以向组装装置1140移动并进入组装槽1111与组装基板1110接触。
另外，在所述半导体发光元件的内部可以包括磁性层，以使所述半导体发光元件1150能够执行自组装工艺。
另一方面，通过组装基板1110的组装电极1112、1113产生的电场，能够防止与组装基板1110接触的半导体发光元件1150因组装装置1140的移动而脱离。
因此，通过图11和图12所示的基于电磁场的自组装方式，复数个半导体发光元件1150可以同时组装于所述组装基板1110。
图13是可在流体内自组装的垂直型半导体发光元件的实施例。
由于在水平型半导体发光元件的情况下，在所述元件的一面形成有将全部的与各个导电型半导体层连接的导电型电极，因此制造工艺较容易。但是，在相同面积的生长基板条件下相比于垂直型半导体发光元件可制造的数量少。因此，在使用数百万个以上的半导体发光元件的显示装置中，使用垂直型半导体发光元件有利于降低制造成本。
另一方面，在所述组装基板的组装槽的下部需要额外的布线电极，以将垂直型半导体发光元件组装于组装基板。所述布线电极可以与位于垂直型半导体发光元件的一端的导电型电极层电连接。
首先，图13(a)是示出普通垂直型半导体发光元件的形状的图。第一导电型半导体层1353、活性层1354以及第二导电型半导体层1355形成层叠结构。在所述第一导电型半导体层1355的下部形成有第一导电型电极层1352，在所述第二导电型半导体层1355的上部形成有第二导电型电极层1356。另外，用于使所述半导体发光元件免受外部的环境影响的钝化层1357包围所述元件的外侧部，在一部分未形成钝化层的区域，导电性接合层1359与第一导电型电极层1352电连接。所述导电性接合层1359是用于获得与预先形成在组装基板的布线电极电连接的，可以主要使用250度以下的低熔点金属层。通过使用所述低熔点金属层，能够在组装半导体发光元件之后通过加热基板使元件和基板之间可靠地电连接。另外，第二导电型电极层1356可以是像ITO一样的透明电极层。
另一方面，图13(a)的垂直型半导体发光元件的结构难以应用于图11至图12的自组装工艺。如前述，流体内的半导体发光元件可以通过磁场与组装基板的组装槽接触，并基于组装电极的介电泳力而组装于所述组装槽。所述介电泳力与组装电极和半导体发光元件之间的距离成比例，而在相同的距离条件下与面积成比例。即，当在流体内组装半导体发光元件时，如果想得到规定的方向性，则半导体发光元件的进行组装的一面大于另一面有利。
因此，图13(a)的半导体发光元件以无方向性地随机组装于组装基板的可能性大。通常，在形成半导体发光元件的情况下，相比于导电型半导体层的厚度，导电型电极层和钝化层的厚度非常薄。因此，半导体发光元件的顶面或底面的面积不会因所述导电型电极层和钝化层的形成而发生大的变化。因此，当假设基于电场的介电泳力作用于图13(a)的半导体发光元件时，所述半导体发光元件的顶面和底面的面积相似，因此难以具有方向性地组装于组装基板。虽然可以较厚地形成导电性接合层1359而引起面积的差异，但是此时半导体发光元件以形成有所述导电性接合层1359的相反面被组装，因此难以获得与预先形成在组装基板的布线电极电连接。
因此，在垂直型半导体发光元件的情况下，需要组装面的面积大于另一面的面积，并且优选在该组装面形成有低熔点的接合层。
图13(b)是考虑到图13(a)的问题点而制造出的可在流体内一方向组装的半导体发光元件的剖视图。
第一导电型半导体层1453、活性层1454以及第二导电型半导体层1455形成层叠结构。在所述第一导电型半导体层1455的下部形成有第一导电型电极层1452，在所述第二导电型半导体层1455的上部形成有第二导电型电极层1456。另外，用于使所述半导体发光元件免受外部环境的影响的钝化层1457包围所述元件的外侧部，而在一部分未形成钝化层的区域，导电性接合层1459与第一导电型电极层1452电连接。所述导电性接合层1459是用于获得与预先形成在组装基板的布线电极电连接的，可以主要使用250度以下的低熔点金属层。通过使用所述低熔点金属层，能够在组装半导体发光元件之后通过加热基板使元件和基板之间可靠地电连接。另外，第二导电型电极层1456可以是像ITO一样的透明电极层。
在图13(b)的情况下，为了限定在流体内组装于基板的半导体发光元件的组装面，通过对第二导电型半导体层1455的一部分区域进行刻蚀而形成了台面结构，由此使所述半导体发光元件的两端的面积产生了差异。
如图13(b)所示，因第二导电型半导体层1455的台面结构，导电型电极层1456所处的一面的面积小于形成有导电性接合层1459的一面的面积。因此，所述半导体发光元件以形成有导电性接合层1459的一面组装于基板。
然而，在图13(b)的半导体发光元件的情况下，由于在台面结构的顶面中从形成有所述导电型电极层1456的区域射出大部分的光，因此可能不利于发光效率。另外，由于导电性接合层1459的面积小于导电型电极1452的面积，因此在组装之后用于元件和基板的结合的后续工艺中，可能因开路(Open)性不良或较大的接触电阻使发光效率下降。
下面，参照图14至图23，对本发明的能够解决上述问题点，可在流体内沿一方向组装，并且能够提高发光效率的新结构的垂直型半导体发光元件进行说明。
图14是表示制造本发明的半导体发光元件的方法的流程图。
首先，在生长基板形成一面呈台面形状的半导体发光结构(S1410)。此时，与最终完成的半导体发光元件相比，半导体发光结构是没有第一导电型电极层、导电性接合层以及第二钝化层的状态，对此将在后面进行说明。
之后，将所述半导体发光结构转印到临时基板(S1420)。通过所述转印步骤(S1420)，半导体发光结构中与生长基板抵接的边界面可以露出。
之后，通过在半导体发光结构形成电极层和导电性接合层来结束垂直型半导体发光元件的制造(S1430)。所述电极层形成在通过所述转印步骤(S1420)露出的半导体发光结构的边界面上。此外，在所述电极层和导电性接合层之间可以形成有第二钝化层。
最后，通过利用电场和磁场的方式，在流体内将所制造的垂直型半导体发光元件组装于组装基板(S1440)。
另一方面，鉴于本说明书的整体思想，在本领域的技术人员能够理解的水准下，删除、变更图14所示的流程图的一部分步骤，也属于本发明的保护范围。
图15至图16是具体表示本发明的半导体发光元件的结构的图。
如图15所示，第一导电型半导体层1553、活性层1554以及第二导电型半导体层1555形成层叠结构。在所述第一导电型半导体层1555的下部形成有第一导电型电极层1552，在所述第二导电型半导体层1555的上部形成有第二导电型电极层1556。另外，第一钝化层1557包围所述元件的顶面和侧面，而第二钝化层1558包围所述元件的底面的一部分，以使所述半导体发光元件免受外部环境的影响。另外，与所述第二钝化层1558的一部分区域重叠的导电性接合层1559与第一导电型电极层1552电连接。另一方面，所述第一钝化层1557和所述第二钝化层1558可以是相同的物质。
下面，对图13(b)的垂直型半导体发光元件和图15的半导体发光元件的结构差异进行说明，首先，图15的第二导电型电极层1556位于具有台面结构的第二导电型半导体层1555的整个顶面。由此，可以通过增大半导体发光区域来提高发光效率。
另外，通过在转印之后的在临时基板形成导电性接合层1559之前形成第二钝化层1558，可以使所述导电性接合层1559充分地包围第一导电型电极层1552，由此能够降低接触电阻。
如果以数值确认结构差异，则如图16所示，第一导电型电极层1552的宽度X1可以小于等于导电性接合层1559的宽度X2。另外，第一导电型电极层1552的宽度X1需要大于在所述第二导电型半导体层1555上形成的台面结构1555a的顶面的宽度X3。由于可以视为宽度的差异与面积的差异成比例，因此可以视为所述半导体发光元件的导电性粘合层1559的面积大于所述台面结构的面积。因此，在将所述半导体发光元件组装于组装基板的情况下，半导体发光元件的形成有导电性粘合层1559的一面可以安装到组装基板的组装槽。
另外，优选，所述台面结构1555a的高度Y为所述组装基板作用于所述半导体发光元件的介电泳力的有效距离以上。例如，通过实验确认到了在具有50μm的宽度和10μm的高度的圆形的半导体发光元件中，介电泳力作用的范围为200nm左右。因此，如果所述台面结构1555a的高度Y大于200nm，则介电泳力仅作用于所述台面结构1555a的顶面，但是如果是100nm以内，则所述介电泳力可以作用于包括所述台面结构1555a的所述第二导电型半导体层1555的整个一面。即，与相当于第二导电型半导体层1555的相反面的导电性粘合层1559的面积相比难以产生大的差异。因此，如果所述台面结构1555a的高度Y大于200nm，则半导体发光元件可以沿导电性粘合层1559方向组装，但是如果是200nm以内(例如，100nm)，则难以判断在沿哪一个方向组装。
图17是本发明的半导体发光元件的其他实施例。
如前述，本发明的半导体发光元件的特征在于，在包括台面结构的第二导电型半导体层的顶面形成有第二导电型电极层，并且形成有比第一导电型电极层更宽的导电性粘合层。因此，在满足上述特征的范围内，存在各种各样的半导体发光元件的实施例。
例如，如图17(a)所示，可以制造具有两个台面结构的半导体发光元件。在所述半导体发光元件中，第一导电型半导体层1753、活性层1754以及第二导电型半导体层1755形成层叠结构。在所述第一导电型半导体层1755的下部形成有第一导电型电极层1752，在所述第二导电型半导体层1755的整个上部区域形成有第二导电型电极层1756。另外，第一钝化层1757包围所述元件的顶面和侧面，第二钝化层1758包围所述元件的底面的一部分，以使所述半导体发光元件免受外部环境的影响。另外，与所述第二钝化层1758重叠的导电性接合层1759与第一导电型电极层1752电连接。
当在生长基板形成半导体发光结构时，可以以较简单的工艺(光刻工艺和刻蚀工艺)在所述半导体发光结构的一面设置复数个台面结构。但是，需要所述复数个台面结构的顶面的面积总和小于相反侧的导电性接合层1759的面积，以在组装基板一方向组装。
另外，如图17(b)所示，在其他实施例的半导体发光元件中，虽然第一导电型半导体层1853、活性层1854、第二导电型半导体层1855以及第二导电型电极层1856的形状与图15的半导体发光元件相似，但是与导电性接合层1859重叠的第二钝化层1858的形状可以不同。例如，在图17(a)中，仅在导电性接合层1759和第一导电型半导体层1753之间形成有第二钝化层1758，而在图17(b)中，第二钝化层1758的一部分区域可以形成在第一导电型电极层1852和导电性接合层1859之间。另外，所述导电性接合层1859的宽度也可以与包括所述第一钝化层1857在内的元件的侧面宽度相同。
可能出现这种形状的原因是因为第一导电型电极层1852、第二钝化层1858以及导电性接合层1859是在临时基板通过追加工艺而形成的，因此可以根据所述工艺的详细顺序和条件而不同。
因此，本发明的半导体发光元件的结构不限定于图17所例举的实施例。
图18是表示形成在一面具有台面形状的半导体发光结构的过程的流程图。
首先，层叠第一导电型半导体层、活性层以及第二导电型半导体层(S1411)。之后，通过刻蚀第二导电型半导体层的顶面的一部分区域来形成台面形状(S1412)。之后，在包括所述台面形状的第二导电型半导体层的顶面形成二导电型电极层(S1413)，并通过刻蚀工艺来进行隔离(Isolation)以限定单个半导体发光结构(S1414)。最后，在所述半导体发光结构的顶面和侧面形成第一钝化层(S1415)。
另一方面，鉴于本说明书的整体思想，在本领域的技术人员能够理解的水准下，删除、变更图18所示的流程图的一部分步骤，也属于本发明的保护范围。
图19是以剖视图表示图18的半导体发光结构的形成过程的图。
如图19(a)所示，首先，在生长基板1910层叠第一导电型半导体层1953、活性层1954以及第二导电型半导体层19551。
之后，如图19(b)所示，通过刻蚀第二导电型半导体层1955的顶面的一部分区域来形成台面形状1955a。此时，可以刻蚀为使所述台面形状1955a的高度达到在后续组装工艺中介电泳力不发挥作用的有效距离以上。
之后，如图19(c)所示，在包括所述台面形状的第二导电型半导体层的顶面的整个区域形成第二导电型电极层1956。此时，所述第二导电型电极层1956可以是像ITO一样的透明电极层，并且以非常薄的厚度形成而能够被刻蚀工艺去除。
之后，通过刻蚀工艺进行隔离(Isolation)，以限定单个半导体发光结构。
最后，如图19(e)所示，在被隔离的半导体发光结构的顶面和侧面形成第一钝化层1957(S1415)。因此，如图19(e)所示，最终所述半导体发光结构1960层叠有第一导电型半导体层1953、活性层1954、具有台面形状的第二导电型半导体层1955以及第二导电型电极层1956，并通过第一钝化层1957将其包围而形成。
图20是表示将图19的半导体发光结构转印到临时基板的过程的剖视图。
如图20(a)所示，形成在生长基板1910的半导体发光结构1960可以为了后续工艺而被转印到设置有粘合层2020的临时基板2010。
所述粘合层2020可以是有机物冲压层，并且可以设置有与所述半导体发光结构1960对应的凸起部。
如图20(b)所示，如果所述半导体发光结构1960与所述临时基板2010的粘合层2020接触，之后向所述生长基板1910的背面部照射激光等，则所述半导体发光结构1960可以从生长基板1910转印到临时基板2010。
将半导体发光结构转印到临时基板2010的理由是，为了使半导体发光结构1960的未从生长基板1910露出的一面露出。在所述露出面可以形成有第一导电型电极层、第二钝化层以及导电性接合层。
图21是表示通过对图20的半导体发光结构形成电极层和接合层来制造垂直型半导体发光元件的过程的流程图。
首先，在通过图20的转印工艺露出的第一导电型半导体层的第一区域形成第一导电型电极层(S1431)。
之后，在所述第一导电型半导体层的第二区域形成第二钝化层(S1432)。所述第一区域和所述第二区域可以在所述第一导电型半导体层的同一面上区分。
最后，将导电性接合层形成为与所述第一导电型电极层和第二钝化层重叠(S1433)。
另一方面，鉴于本说明书的整体思想，在本领域的技术人员能够理解的水准下，删除、变更图21所示的流程图的一部分步骤，也属于本发明的保护范围。
图22是以剖视图表示图21的半导体发光元件的制造过程的图。
如图22(a)所示，在转印到临时基板2010的粘合层2020上的半导体发光结构1960的露出面形成与第一导电型半导体层电连接的第一导电型电极层1952。此时，如图22(a)所示，所述第一导电型电极层1952的形成位置属于被露出的半导体发光结构1960的第一区域。具体地说，参照图19，在第一导电型半导体层的露出面上形成有第一导电型电极层1952。
之后，如图22(b)所示，在第一导电型半导体层的未形成所述第一导电型电极层1952的剩余的露出面的第二区域形成第二钝化层1958。
之后，如图22(c)所示，将导电性接合层1959形成为与形成在所述半导体发光结构1960的一面的第一导电型半导体层1952和第二钝化层1958重叠。所述导电性接合层1959可以是具有250度以下的低熔点金属层，并且可以在组装工艺之后实现与组装基板电连接。因此，制造成在半导体发光结构1960设置有第一导电型半导体层1952、第二钝化层1958以及导电性接合层1959的半导体发光元件1950。
另外，如图22(d)所示，为了执行后续的组装工艺，所述半导体发光元件1950可以单独地从临时基板分离。
图23是表示组装于组装基板的本发明的半导体发光元件的剖视图。
具体地说，图22的被分离成单独的半导体发光元件可以在流体内通过电场和磁场安装于组装基板的组装槽。因此，如图23所示，如果组装工艺结束，则半导体发光元件2350位于组装基板的组装槽内。所述组装基板可以在基板1410上形成有与所述半导体发光元件2350的导电性接合层2359电连接的布线电极2316。另外，用于产生电场的组装电极2312、2314、用于保护所述组装电极2312、2314的介电膜2314以及用于形成组装槽的分隔壁2315可以位于所述基板2310上。
如图23所示，所述半导体发光元件2350具有垂直型半导体发光结构，并且在两端设置有导电型电极层。尤其，导电性接合层2359位于半导体发光元件2350的与所述组装基板的组装槽内底面接触的组装面。这是因为，与设置有台面形状的相反面相比，导电性接合层的面积相对大，因此在组装工艺时，半导体发光元件2350沿所述导电性接合层方向组装。
以上，仅示例性地说明了本发明的技术思想，对于本领域普通技术人员而言，可以在不脱离本发明的技术思想的范围内进行各种各样的修正和变形。
因此，在本发明中公开的实施例并非用于限定本发明的技术思想，而是用于说明的，本发明的技术思想不限定于这种实施例。
本发明的保护范围应由权利要求书来解释，应当解释为与其同等范围内的所有的技术思想均属于本发明的保护范围。

Claims (15)

1.一种显示装置，利用电场和磁场将复数个半导体发光元件安装于组装基板，其特征在于，
复数个所述半导体发光元件中的至少一个半导体发光元件，包括：
第一导电型电极层和第二导电型电极层，分开位于所述半导体发光元件的两端；
第一导电型半导体层，与所述第一导电型电极层电连接；
活性层，位于所述第一导电型半导体层上；以及
第二导电型半导体层，位于所述活性层上，与所述第二导电型电极层电连接；
所述第二导电型半导体层的一面包括所述一面的一部分被刻蚀而形成的台面结构，
所述第二导电型电极层位于所述第二导电型半导体层的包括台面结构的所述一面上。
2.根据权利要求1所述的显示装置，其特征在于，
所述第二导电型电极层是透明电极层。
3.根据权利要求1所述的显示装置，其特征在于，
所述半导体发光元件还包括导电性接合层，所述导电性接合层位于所述第一导电型电极层的一面上且与所述第一导电型电极层电连接。
4.根据权利要求3所述的显示装置，其特征在于，
所述第一导电型电极层的第一面积小于所述导电性接合层的第二面积，且大于所述台面结构的顶面的第三面积。
5.根据权利要求4所述的显示装置，其特征在于，
所述半导体发光元件包括：
第一钝化层，包围所述半导体发光元件的顶面和侧面；以及
第二钝化层，包围所述半导体发光元件的底面的一部分；
所述第二钝化层位于所述第一导电型半导体层和所述导电性接合层之间的区域。
6.根据权利要求1所述的显示装置，其特征在于，
所述组装基板设置有组装电极，所述组装电极通过电场在与半导体发光元件的关系中产生介电泳力。
7.根据权利要求6所述的显示装置，其特征在于，
所述台面结构的高度为所述组装基板作用于所述半导体发光元件的介电泳力的有效距离以上。
8.根据权利要求1所述的显示装置，其特征在于，
所述第二导电型电极层位于所述第二导电型半导体层的包括台面结构的所述一面的整个区域。
9.根据权利要求3所述的显示装置，其特征在于，
所述导电性接合层是具有100度至250度的熔点的低熔点金属层。
10.根据权利要求1所述的显示装置，其特征在于，
所述半导体发光元件是具有微米单位的尺寸的LED(Micro-LED)。
11.一种显示装置的制造方法，其特征在于，包括：
形成半导体发光结构的步骤，在生长基板形成一面具有台面形状的半导体发光结构；
转印的步骤，将所述半导体发光结构转印到临时基板；
制造垂直型半导体发光元件的步骤，通过在所述半导体发光结构形成导电型电极层和导电性接合层来制造垂直型半导体发光元件；以及
组装的步骤，通过电场和磁场在流体内将所述垂直型半导体发光元件组装于组装基板。
12.根据权利要求11所述的显示装置的制造方法，其特征在于，
所述形成半导体发光结构的步骤包括：
层叠第一导电型半导体层、活性层以及第二导电型半导体层的步骤；
通过刻蚀所述第二导电型半导体层的顶面的一部分区域来形成台面形状的步骤；
在包括所述台面形状的第二导电型半导体层的顶面形成第二导电型电极层的步骤；
通过刻蚀工艺来限定个别半导体发光结构的隔离(Isolation)步骤；以及
在所述半导体发光结构的顶面和侧面形成第一钝化层的步骤。
13.根据权利要求12所述的显示装置的制造方法，其特征在于，
所述制造垂直型半导体发光元件的步骤包括：
在通过所述转印的步骤露出的所述第一导电型半导体层的第一区域形成第一导电型电极层的步骤；以及
在通过所述转印的步骤露出的所述第一导电型半导体层的第二区域形成第二钝化层的步骤。
14.根据权利要求13所述的显示装置的制造方法，其特征在于，
所述制造垂直型半导体发光元件的步骤还包括：形成导电性接合层以与所述第一导电型电极层和所述第二钝化层重叠的步骤。
15.根据权利要求14所述的显示装置的制造方法，其特征在于，
所述组装基板包括供半导体发光元件组装的组装槽，
所述半导体发光元件的导电性接合层与所述组装槽的底部面接触。
CN201980100841.0A 2019-09-26 2019-10-02 使用微型led的显示装置及其制造方法 Pending CN114514611A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190118593A KR20190117413A (ko) 2019-09-26 2019-09-26 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR10-2019-0118593 2019-09-26
PCT/KR2019/012920 WO2021060595A1 (ko) 2019-09-26 2019-10-02 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN114514611A true CN114514611A (zh) 2022-05-17

Family

ID=68421661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980100841.0A Pending CN114514611A (zh) 2019-09-26 2019-10-02 使用微型led的显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20220320371A1 (zh)
EP (1) EP4036977A4 (zh)
KR (1) KR20190117413A (zh)
CN (1) CN114514611A (zh)
WO (1) WO2021060595A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035520A (ko) 2019-09-24 2021-04-01 주식회사 엘지화학 버스바 플레이트를 포함하는 배터리 모듈, 그것을 포함하는 배터리 팩, 및 전자 디바이스
KR20190126261A (ko) * 2019-10-22 2019-11-11 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200026775A (ko) * 2019-11-28 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200021966A (ko) * 2020-02-11 2020-03-02 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20230074724A (ko) * 2020-09-28 2023-05-31 엘지전자 주식회사 반도체 발광소자 및 이를 포함하는 디스플레이 장치
KR102542483B1 (ko) * 2020-12-31 2023-06-12 국민대학교산학협력단 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
KR102537613B1 (ko) * 2021-03-25 2023-05-26 국민대학교산학협력단 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
KR102573266B1 (ko) * 2021-08-02 2023-08-31 국민대학교산학협력단 초박형-led 유연 스킨 패치 및 이의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
US9397265B2 (en) * 2013-04-15 2016-07-19 Nthdegree Technologies Worldwide Inc. Layered conductive phosphor electrode for vertical LED and method for forming same
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
CN107833525B (zh) * 2016-09-15 2020-10-27 伊乐视有限公司 发光显示器的流体组装的系统和方法
KR102436750B1 (ko) * 2017-09-15 2022-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
TWI661575B (zh) * 2018-07-20 2019-06-01 錼創顯示科技股份有限公司 微型發光元件及顯示裝置
US20220415859A1 (en) * 2019-07-01 2022-12-29 Lg Electronics Inc. Display device using micro led, and manufacturing method therefor
KR20190088929A (ko) * 2019-07-09 2019-07-29 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4036977A1 (en) 2022-08-03
US20220320371A1 (en) 2022-10-06
WO2021060595A1 (ko) 2021-04-01
EP4036977A4 (en) 2023-11-01
KR20190117413A (ko) 2019-10-16

Similar Documents

Publication Publication Date Title
CN114514611A (zh) 使用微型led的显示装置及其制造方法
US20230059135A1 (en) Display device related to micro-led and manufacturing method therefor
US20220352446A1 (en) Display device using micro led and method for manufacturing same
KR102458007B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
EP4002470A1 (en) Display device using micro led and method for manufacturing same
KR102516440B1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
EP4044234A1 (en) Display device using micro led and method of manufacturing same
EP4050657A1 (en) Display device using micro led, and manufacturing method therefor
KR20190075869A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
CN107210292B (zh) 使用半导体发光器件的显示装置及其制造方法
EP4033536A1 (en) Display device using micro led, and manufacturing method therefor
KR20200099037A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
EP4002468A1 (en) Display device using semiconductor light-emitting element and manufacturing method therefor
CN113519060A (zh) 使用半导体发光元件的显示装置
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US20220376141A1 (en) Display apparatus using micro led and method for manufacturing same
CN112655091B (zh) 使用半导体发光元件的显示装置及其制造方法
EP3985733A1 (en) Display device using micro-led, and manufacturing method therefor
KR20160142673A (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20180115173A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR20230002650A (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
KR102374262B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
EP4391063A1 (en) Display apparatus using semiconductor light-emitting device, and manufacturing method therefor
US20230275181A1 (en) Transfer substrate used for manufacturing display device, display device, and method for manufacturing display device
KR102546499B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination