CN114512523A - 阵列基板及显示面板 - Google Patents

阵列基板及显示面板 Download PDF

Info

Publication number
CN114512523A
CN114512523A CN202210138039.4A CN202210138039A CN114512523A CN 114512523 A CN114512523 A CN 114512523A CN 202210138039 A CN202210138039 A CN 202210138039A CN 114512523 A CN114512523 A CN 114512523A
Authority
CN
China
Prior art keywords
layer
array substrate
insulating layer
disposed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210138039.4A
Other languages
English (en)
Inventor
刘方梅
刘亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210138039.4A priority Critical patent/CN114512523A/zh
Publication of CN114512523A publication Critical patent/CN114512523A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请实施例提供一种阵列基板及显示面板；该阵列基板包括衬底、设置在衬底上的多条扫描线和多条数据线以及设置在栅线和数据线交叉限定的区域内的多个像素单元，其中，相邻的两个像素单元之间的连接区域设置有绝缘层，绝缘层中设置有多个过孔；上述阵列基板通过在相邻的两个像素单元之间的连接区域的绝缘层内设置多个过孔，增强了相邻两个像素单元之间的拉伸力，从而能够减少阵列基板在弯折时作用在有源层以及其他金属膜层上的应力，提高了阵列基板的耐弯折性，进一步提高显示面板的产品良率。

Description

阵列基板及显示面板
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
随着科学技术的不断发展，以及人们对显示产品的高性能和个性化的需求，柔性有源矩阵有机发光二极体(Active-matrix organic light-emitting diode，AMOLED)在手机、电视、可穿戴设备、车载等消费电子行业有着广泛应用。其不仅具有高对比度、广色域、功耗低、响应速度快等优势，还具备形态可变特性，被认为是显示领域高潜的新型显示技术，也是很多企业和研究院所研究的热门技术之一。
柔性显示基板在使用中会受到诸如卷曲，弯折，拉伸等方面的应力。在柔性显示应用中，相邻的像素单元的连接区域一般是采用整面的无机绝缘材料连接，此无机绝缘材料同时也具有阻隔水氧或缓解应力的作用。然而，无机绝缘材料的形变耐受性较差，在应力应变作用下容易发生脆性断裂，容易产生器件失效现象，进而影响柔性显示基板的显示效果。
因此，亟需一种阵列基板及显示面板以解决上述技术问题。
发明内容
本申请实施例提供一种阵列基板及显示面板，可以改善当前的显示面板抗弯折性能较差的技术问题。
本申请实施例提供一种阵列基板，包括：衬底、设置在所述衬底上的多条扫描线和多条数据线以及设置在所述栅线和所述数据线交叉限定的区域内的多个像素单元；
其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层中设置有多个过孔。
可选的，在本申请的一些实施例中，所述阵列基板中彼此相邻的两行所述像素单元之间设置有一条所述扫描线；
其中，位于同一行的多个所述像素单元与所述扫描线之间包括第一预设打孔区，所述过孔设置于所述第一预设打孔区内。
可选的，在本申请的一些实施例中，所述阵列基板中相邻的两列所述像素单元之间设置有一条所述数据线以及一条电源线；
其中，所述阵列基板中彼此相邻的两列所述像素单元之间包括第二预设打孔区，所述过孔设置在所述第二预设打孔区内，所述第二预设打孔区在所述阵列基板上的正投影与所述数据线和所述电源线在所述阵列基板上的正投影均不重合。
可选的，在本申请的一些实施例中，每一所述像素单元包括一驱动薄膜晶体管以及一存储电容，所述阵列基板包括：
第一金属层，所述第一金属层构成所述驱动薄膜晶体管的遮光层以及所述存储电容的第一极板；
第二金属层，所述第二金属层构成所述驱动薄膜晶体管的栅电极以及所述扫描线；
第三金属层，所述第三金属层构成所述驱动薄膜晶体管的源电极及漏电极、所述数据线、所述电源线以及所述存储电容的第二极板；
其中，所述过孔在所述阵列基板上的正投影与所述第一金属层、所述第二金属层以及所述第三金属层在所述阵列基板上的正投影均不重合。
可选的，在本申请的一些实施例中，所述阵列基板还包括设置于所述衬底上的阻挡层、设置于所述阻挡层上且完全覆盖所述第一金属层的所述缓冲层、设置于所述缓冲层上的有源层、设置于所述有源层上的栅极绝缘层、设置于所述栅极绝缘层上的栅极、设置于所述缓冲层上并完全覆盖所述有源层、所述栅极绝缘层以及所述栅极的所述层间绝缘层、设置于所述层间绝缘层上并完全覆盖所述第三金属层的钝化层以及设置于所述钝化层上并完全填充所述过孔的平坦化层；
其中，所述绝缘层包括所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层。
可选的，在本申请的一些实施例中，所述过孔完全贯穿所述钝化层以及所述层间绝缘层，并暴露出所述缓冲层。
可选的，在本申请的一些实施例中，所述过孔完全贯穿所述钝化层、所述层间绝缘层、所述缓冲层以及所述阻挡层，并暴露出所述衬底。
可选的，在本申请的一些实施例中，所述平坦化层的材料的抗弯强度大于所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层中任意一种材料的抗弯强度。
可选的，在本申请的一些实施例中，所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层的材料为氮化硅、氧化硅以及氮氧化硅中的至少一种，所述平坦化层的材料为丙烯酸树脂、聚碳酸脂以及聚苯乙烯中的至少一种。
相应地，本申请实施例还提供一种显示面板，包括阵列基板以及设置于所述阵列基板上的多个发光器件，所述阵列基板包括：
衬底；
多条扫描线和多条数据线，设置在所述衬底上；以及
多个像素单元，设置在所述栅线和所述数据线交叉限定的区域内；
其中，相邻的两个所述像素单元之间设置有绝缘层，所述绝缘层中设置有多个过孔。
本申请实施例提供一种阵列基板及显示面板；该阵列基板包括衬底、设置在所述衬底上的多条扫描线和多条数据线以及设置在所述栅线和所述数据线交叉限定的区域内的多个像素单元，其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层中设置有多个过孔；上述阵列基板通过在相邻的两个所述像素单元之间的连接区域的所述绝缘层内设置多个过孔，增强了相邻两个所述像素单元之间的拉伸力，从而能够减少所述阵列基板在弯折时作用在有源层以及其他金属膜层上的应力，提高了所述阵列基板的耐弯折性，进一步提高所述显示面板的产品良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板上的像素单元阵列示意图；
图2为本申请实施例提供的阵列基板上的“2T1C”像素单元的等效电路图；
图3为本申请实施例提供的阵列基板上的一种过孔分布区域示意图；
图4为本申请实施例提供的阵列基板的第一截面结构示意图；
图5为本申请实施例提供的阵列基板的第二截面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
本申请实施例针对当前的显示面板抗弯折性能较差的技术问题，本申请实施例可以改善上述技术问题。
现结合具体实施例对本申请的技术方案进行描述。
请参阅图1至图5，本申请实施例提供一种阵列基板100；该阵列基板100包括衬底11、设置在所述衬底11上的多条扫描线Gn-1、Gn、Gn+1……和多条数据线Dn、Dn、Dn+1……以及设置在所述扫描线和所述数据线交叉限定的区域内的多个像素单元；
其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层中设置有多个过孔。
本申请实施例提供的上述阵列基板100通过在相邻的两个所述像素单元之间的连接区域的所述绝缘层内设置多个过孔，增强了相邻两个所述像素单元之间的拉伸力，从而能够减少所述阵列基板100在弯折时作用在有源层151以及其他金属膜层上的应力，提高了所述阵列基板100的耐弯折性，进一步提高所述显示面板的产品良率。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
如图1所示，为本申请实施例提供的阵列基板100上的像素单元阵列示意图；其中，所述阵列基板100包括衬底11，所述衬底11上设置有多条沿第一方向排列的扫描线Gn-1、Gn、Gn+1……和多条沿第二方向排列的数据线Dn、Dn、Dn+1……，所述第一方向与所述第二方向交叉设置；所述衬底11上还设置有由多条所述扫描线Gn-1、Gn、Gn+1……和多条所述数据线Dn、Dn、Dn+1……交叉限定的区域内的多个像素单元。
具体地，所述像素单元通常是为彩色显示而采用的三原色的子像素单元(图中标示为R、G、B)。每一所述子像素单元对应连接一条所述扫描线和一条所述数据线。
在本申请实施例中，所述阵列基板100应用于有机发光二极管器件，所述像素单元采用“2T1C”电路形式架构。其中，“2T”即薄膜晶体管T1和薄膜晶体管T2，“1C”即存储电容Cs。如图2所示，为本申请实施例提供的阵列基板100上的“2T1C”像素单元的等效电路图；其中，该电路结构具体描述如下：
所述薄膜晶体管T1为开关晶体管，其栅极电性连接对应的扫描线Gn，源极电性连接对应的数据线Dn，漏极电性连接作为驱动晶体管的薄膜晶体管T2的栅极，薄膜晶体管T2的栅极电性连接电源电压VDD，薄膜晶体管T2的漏极电性连接有机发光二极管OLED的正极，有机发光二极管OLED的负极电性连接接地电压VSS，存储电容Cs的上下电极分别电性连接电源线VDD和所述薄膜晶体管T2的栅极。
所述有机发光二极管器件的扫描驱动单元沿所述第一方向依次对所述扫描线输入扫描信号。当扫描至扫描线Gn时，扫描线Gn上的扫描信号为高电平，所述薄膜晶体管T1的源极和漏极之间导通，从而将所述数据线Dn上的数据信号传至薄膜晶体管T2的栅极，薄膜晶体管T2的源极和漏极之间因栅极上的数据信号而产生相应的驱动电流，驱动电流流经有机发光二极管OELD，使其发光工作。由于存储电容Cs的作用，即使扫描线Gn上的扫描信号消失，薄膜晶体管T2的栅极上的数据信号仍然能够维持不变，直至薄膜晶体管T1的栅极收到下一个周期扫描驱动单元输出的新扫描信号。
在本申请的第一种实施例中，所述阵列基板100中彼此相邻的两行所述像素单元之间设置有一条所述扫描线；
其中，位于同一行的多个所述像素单元与所述扫描线之间包括第一预设打孔区，所述过孔设置于所述第一预设打孔区内。
具体地，所述第一预设打孔区在所述阵列基板100上的正投影不与所述扫描线、所述薄膜晶体管T1以及所述薄膜晶体管T2重合。例如，该所述第一预设打孔区的宽度(在所述第一方向上的尺寸)可以在10-20微米的范围内，从而一方面确保打孔操作时所述像素单元的电路安全，另一方面可以确保打孔的顺利进行，并且由于所打孔的尺寸较大，因此可以明显降低所述阵列基板100的内应力，改善所述阵列基板100的抗弯折性。
在本申请的第二种实施例中，如图3所示，为本申请实施例提供的阵列基板100上的第一种过孔分布区域示意图；其中，在相邻的第一像素单元P1与第二像素单元P2之间，所述像素单元沿着所述第二方向排列，所述第一像素单元P1与所述第二像素单元P2之间设置有一条所述数据线Dn以及一条所述电源线VDD；
其中，相邻的所述第一像素单元P1与所述第二像素单元P2之间包括第二预设打孔区H，所述过孔设置在所述第二预设打孔区H内，所述第二预设打孔区H在所述阵列基板100上的正投影与所述数据线和所述电源线在所述阵列基板100上的正投影均不重合。例如，该所述第二预设打孔区H的宽度(在所述第二方向上的尺寸)可以在10-20微米的范围内，从而一方面确保打孔操作时所述像素单元的电路安全，另一方面可以确保打孔的顺利进行，并且由于打孔的尺寸较大，因此可以明显降低所述阵列基板100的内应力，改善所述阵列基板100的抗弯折性。
进一步地，所述第二预设打孔区H位于所述数据线Dn与所述像素单元(P1或者P2)之间，所述第二预设打孔区H也可以位于所述数据线Dn与所述电源线VDD之间；其中，所述第二预设打孔区H域为没有金属的区域，这样可以在不影响所述阵列基板100电学性能的前提下，有效提高所述阵列基板100抗弯折性。
图4为本申请实施例提供的阵列基板100的第一截面结构示意图；其中，在本申请实施例中，所述阵列基板100包括沿所述第二方向排列且相邻的所述第一像素单元P1与所述第二像素单元P2，所述第一像素单元P1包括第一驱动薄膜晶体管TFT1以及第一存储电容Cst1，所述第二像素单元P2包括第二驱动薄膜晶体管TFT2以及第二存储电容Cst2，其中，所述第一驱动薄膜晶体管TFT1与所述第二存储电容Cst2之间设置有走线层193，所述走线层193包括所述数据线Dn以及所述电源线VDD中的任意一种。
在本申请实施例中，所述阵列基板100包括设置于所述第一驱动薄膜晶体管TFT1与所述走线层193之间的第一过孔1111以及设置于所述第二存储电容Cst2与所述走线层193之间的第二过孔1112，所述第一过孔1111以及所述第二过孔1112内均填充有绝缘材料。
具体地，在本申请实施例中，所述阵列基板100对应于所述第一驱动薄膜晶体管TFT1的区域包括：设置于所述衬底11上的阻挡层12、设置于所述阻挡层12上的第一金属层13、设置于所述阻挡层12上并完全覆盖所述第一金属层13的缓冲层14、设置于所述缓冲层14上的有源层151、设置于所述有源层151上的栅极绝缘层16、设置于所述栅极绝缘层16上的第二金属层17、设置于所述缓冲层14上并完全覆盖所述有源层151、所述栅极绝缘层16以及所述第二金属层17的层间绝缘层18、设置于所述层间绝缘层18上的源电极191以及漏电极192、设置于所述层间绝缘层18上并完全覆盖所述源电极191以及所述漏电极192的钝化层110以及设置于所述钝化层110上并完全填充所述第一过孔1111以及所述第二过孔1112的平坦化层111；
其中，所述源电极191通过第三过孔181与所述第一金属层13电性连接，所述源电极191还通过第四过孔182与所述有源层151电性连接；所述漏电极192还通过第五过孔183与所述有源层151电性连接。所述第一驱动薄膜晶体管TFT1内的所述第一金属层13为遮光层131，用于阻挡外界关线对所述第一驱动薄膜晶体管TFT1的阻挡；所述源电极191与所述第一金属层13电性连接用于避免自由电荷影响所述第一驱动薄晶体管TFT1的性能。
具体地，在本申请实施例中，所述阵列基板100对应于所述走线层193的区域L1包括：设置于所述衬底11上的阻挡层12、设置于所述阻挡层12上的所述第一金属层13、设置于所述阻挡层12上并完全覆盖所述第一金属层13的所述缓冲层14、设置于所述缓冲层14上的所述层间绝缘层18、设置于所述层间绝缘层18上的第三金属层19、设置于所述层间绝缘层18上并完全覆盖所述第三金属层19的所述钝化层110以及设置于所述钝化层110上的所述平坦化层111；
其中，所述第三金属层19构成所述阵列基板100的走线层193，所述走线层193通过第六过孔184与所述第一金属层13电性连接；这样设计是为了使所述第一驱动薄膜晶体管TFT1的性能达到饱和。
具体地，在本申请实施例中，所述阵列基板100对应于所述第二存储电容Cst2的区域包括：设置于所述衬底11上的阻挡层12、设置于所述阻挡层12上的所述第一金属层13、设置于所述阻挡层12上并完全覆盖所述第一金属层13的所述缓冲层14、设置于所述缓冲层14上的导体化半导体层152、设置于所述缓冲层14上并覆盖所述导体化半导体层152的所述层间绝缘层18、设置于所述层间绝缘层18上的所述第三金属层19、设置于所述层间绝缘层18上并完全覆盖所述第三金属层19的所述钝化层110以及设置于所述钝化层110上的所述平坦化层111；
其中，所述第一金属层13构成所述第二存储电容Cst2的第一极板132，所述第三金属层19构成所述第二存储电容Cst2的第二极板194。
进一步地，所述第一金属层13构成所述第一驱动薄膜晶体管TFT1的遮光层131以及所述第二存储电容Cst2的第一极板132；所述第二金属层17构成所述第一驱动薄膜晶体管TFT1的栅电极以及所述扫描线Gn；所述第三金属层19构成所述第一驱动薄膜晶体管TFT1的源电极191及漏电极192、所述走线层193以及所述第二存储电容Cst2的第二极板194；
其中，所述第一过孔1111以及所述第二过孔1112在所述阵列基板100上的正投影与所述第一金属层13、所述第二金属层17以及所述第三金属层19在所述阵列基板100上的正投影均不重合。
在本申请的上述实施例中，所述第一像素单元P1以及所述第二像素单元P2的连接区域内的所述绝缘层包括所述阻挡层12、所述缓冲层14、所述层间绝缘层18以及所述钝化层110。
进一步地，所述第一过孔1111以及所述第二过孔1112完全贯穿所述钝化层110以及所述层间绝缘层18，并暴露出所述缓冲层14。
在本申请实施例中，所述阵列基板100还包括设置于所述平坦化层111上的第一电极层112以及设置于所述平坦化层111上并部分覆盖所述第一电极层112的像素定义层113，所述像素定义层113具有开口，所述开口暴露出部分所述第一电极层112；
其中，所述第一电极层112通过第七过孔1121与所述源电极191电性连接。
进一步地，所述衬底11可以是黄色或者透明聚酰亚胺薄膜，所述衬底11可以由一层或多层PI柔性基板构成。所述阻挡层12、所述缓冲层14的材料可以是氮化硅、氧化硅、氮氧化硅或二氧化硅等无机材料中的一种或多种，起到隔绝水氧的作用。所述有源层151以及所述导体化半导体层152的材料可以是氧化铟镓锌或氧化铟锌等金属氧化物半导体材料。所述栅极绝缘层16的材料可以是氮化硅、氧化硅、氮氧化硅或二氧化硅等无机材料中的一种或多种，以起到绝缘保护的作用。所述栅极绝缘层16的材料也可以是其他具有绝缘作用的有机材料，能够进一步减少所述阵列基板100中的无机膜层。所述第一金属层13、所述第二金属层17以及所述第三金属层19的材料可以是钼、钛、铜以及铝等具有优异导电性的金属材料。所述第一电极层112的材料为氧化铟锡以及氧化铟镓锡中的至少一种，优选为ITO/Ag/ITO叠层结构。
在本申请实施例中，所述平坦化层111的材料的抗弯强度大于所述阻挡层12、所述缓冲层14、所述层间绝缘层18以及所述钝化层110中任意一种材料的抗弯强度。
进一步地，所述阻挡层12、所述缓冲层14、所述层间绝缘层18以及所述钝化层110的材料为氮化硅、氧化硅以及氮氧化硅中的至少一种，所述平坦化层111的材料为丙烯酸树脂、聚碳酸脂以及聚苯乙烯中的至少一种。
本实施例提供的所述阵列基板100通过将所述平坦化层111设置为有机材料，且所述平坦化层111完全填充所述第一过孔1111以及所述第二过孔1112，相较于现有技术中相邻两个子像素间的所述绝缘层的材料均为无机材料，有效减少了所述阵列基板100中的无机膜层，提高了所述阵列基板100的耐弯折性，进而避免产生裂纹。
在本申请实施例中，所述阵列基板100上的多个薄膜晶体管为顶栅结构，可以在很大程度上改善由于源漏极图案与所述栅电极在垂直方向上面积重叠导致的寄生电容问题。
针对当前的显示面板抗弯折性能较差的技术问题，本申请实施例提供的一种阵列基板100包括：衬底11、设置在所述衬底11上的多条扫描线和多条数据线以及设置在所述扫描线和所述数据线交叉限定的区域内的多个像素单元，其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层包括阻挡层12、缓冲层14、层间绝缘层18以及钝化层110，所述绝缘层中设置有多个过孔，所述过孔完全贯穿所述钝化层110以及所述层间绝缘层18并暴露出所述缓冲层14；上述阵列基板100通过在相邻的两个所述像素单元之间的连接区域的所述绝缘层内设置多个过孔，所述过孔完全贯穿所述钝化层110以及所述层间绝缘层18并暴露出所述缓冲层14，增强了相邻两个所述像素单元之间的拉伸力，从而能够减少所述阵列基板100在弯折时作用在有源层151以及其他金属膜层上的应力，提高了所述阵列基板100的耐弯折性，进一步提高所述显示面板的产品良率。
实施例二
如图5所示，为本申请实施例提供的阵列基板100的第二截面结构示意图；其中，本申请实施例二中的阵列基板100的结构与本申请实施例一中的阵列基板100的结构相同或相似，不同之处仅在于，相邻的所述第一像素单元P1与所述第二像素单元P2之间的连接区域设置有绝缘层，所述绝缘层包括阻挡层12、缓冲层14、层间绝缘层18以及钝化层110，所述绝缘层中设置有多个过孔，所述过孔完全贯穿所述钝化层110、所述层间绝缘层18、所述缓冲层14以及所述阻挡层12，并暴露出所述衬底11。
经对比可知，本申请第二实施例制备的所述过孔的深度大于本申请第一实施例制备的所述过孔的深度，使得本申请第二实施例制备的所述阵列基板100的制备成本比本申请第一实施例制备的所述阵列基板100的制备成本高。然而，由于所述过孔内填充有机材料，因此本申请第二实施例制备的所述阵列基板100的抗弯强度大于本申请第一实施例制备的所述阵列基板100的抗弯强度。
针对当前的显示面板抗弯折性能较差的技术问题，本申请实施例提供的一种阵列基板100包括：衬底11、设置在所述衬底11上的多条扫描线和多条数据线以及设置在所述扫描线和所述数据线交叉限定的区域内的多个像素单元，其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层包括阻挡层12、缓冲层14、层间绝缘层18以及钝化层110，所述绝缘层中设置有多个过孔，所述过孔完全贯穿所述钝化层110、所述层间绝缘层18、所述缓冲层14以及所述阻挡层12并暴露出所述衬底11；上述阵列基板100通过在相邻的两个所述像素单元之间的连接区域的所述绝缘层内设置多个过孔，所述过孔完全贯穿所述钝化层110、所述层间绝缘层18、所述缓冲层14以及所述阻挡层12并暴露出所述衬底11，增强了相邻两个所述像素单元之间的拉伸力，从而能够减少所述阵列基板100在弯折时作用在有源层151以及其他金属膜层上的应力，提高了所述阵列基板100的耐弯折性，进一步提高所述显示面板的产品良率。
在本申请实施例中，所述阵列基板100的制作方法包括以下步骤(以本申请实施例二为例说明，如图5所示)：
首先，提供一玻璃基板，对所述玻璃基板进行清洗和预烘烤；并在所述玻璃基板上形成衬底11，所述衬底11的材料为黄色聚酰亚胺或者透明聚酰亚胺材料。
之后，在所述衬底11上远离所述玻璃基板的一侧采用化学气相沉积法(CVD)在所述衬底11上形成阻挡层12，所述阻挡层12的材料为SiNx/SiOx薄膜的叠层结构，厚度5000至20000埃米，此叠层结构可多次反复沉积。所述阻挡层12用于阻挡外界水氧对薄膜晶体管的侵蚀。
之后，在所述缓冲层14上沉积所述第一金属层13，所述第一金属层13用于薄膜晶体管的遮光层131以及存储电容的第一极板132，所述第一金属层13的材料为Mo，Al，Cu以及Ti中的至少一种，厚度为1000至8000埃米。
之后，在所述阻挡层12上采用化学气相沉积法(CVD)沉积一层无机薄膜，形成所述缓冲层14，所述缓冲层14的材料优选为SiOx薄膜，厚度为1000至5000埃米。
之后，采用化学气相沉积法(CVD)在所述缓冲层14上形成一层半导体层，并用黄光和蚀刻定义出图形，作为有源层151，厚度为400至1000埃米。
之后，在所述有源层151上采用化学气相沉积法(CVD)沉积一层无机薄膜，形成所述栅极绝缘层16，所述栅极绝缘层16的材料优选为SiOx薄膜，厚度为1000至3000埃米；接着，在所述栅极绝缘层16上形成所述第二金属层17，形成薄膜晶体管的栅电极以及扫描线，所述第二金属层17的材料为Mo，Al，Cu以及Ti中的至少一种，厚度为2000至8000埃米。其中利用一道黄光，先蚀刻出所述栅电极的图形，再利用所述栅电极的图形为自对准，蚀刻形成所述栅极绝缘层16。
之后，对所述阵列基板100进行整面等离子化(Plasma)处理，使得上方没有被所述栅极绝缘层16以及所述栅电极保护的所述半导体层被处理以后电阻明显降低，形成掺杂有N+的半导体层(即半导体层部分被导体化)，而所述栅极绝缘层16下方的部分所述半导体层没有被处理到，保持半导体特性，作为薄膜晶体管的导电沟道层。
之后，在所述缓冲层14上沉积形成所述层间绝缘层18，所述层间绝缘层18的材料优选为SiOx或是SiNx薄膜，厚度为2000至10000埃米，并且对所述层间绝缘层18进行开孔处理，定义出薄膜晶体管的源漏接触区。
之后，在所述层间绝缘层18上沉积所述第三金属层19，所述第三金属层19可以是Mo，Al，Cu以及Ti中的至少一种，所述第三金属层19的厚度为2000至8000埃米，然后定义出图形，形成薄膜晶体管的源电极191、漏电极192、走线层193以及存储电容的第二极板。
之后，在所述层间绝缘层18上沉积钝化层110，所述钝化层110完全覆盖所述第三金属层19，所述钝化层110的材料优选为SiOx或是SiNx薄膜，厚度为1000至5000埃米；之后对所述钝化层110进行开孔处理，形成所述第一过孔1111以及所述第二过孔1112，所述第一过孔1111以及所述第二过孔1112完全贯穿所述钝化层110、所述层间绝缘层18、所述缓冲层14以及所述阻挡层12，并暴露出所述衬底11。
之后，在所述钝化层110上沉积平坦化层111，所述平坦化层111完全填充所述第一过孔1111以及所述第二过孔1112，所述平坦化层111的厚度为10000至30000埃米。
最后，在所述平坦化层111上依次形成第一电极层112以及像素定义层113。
在本申请的上述实施例应用于顶栅结构的金属氧化物半导体薄膜晶体管制备的有机发光二极管柔性背板制备过程中；其主要是在两个子像素之间的连接处的区域进行开孔，包含相邻子像素中薄膜晶体管与走线层193之间、走线层193与走线层193之间以及存储电容与走线层193之间均进行开孔设计，增强相邻的子像素与另一个子像素之间的拉伸力，进而增强了所述阵列基板100的抗弯折性。
本申请的上述实施例中所述阵列基板100的制作方法与传统面外制备有机填充层(ODH)工艺一致，通过面内不同开孔优化设计可完成，不需要增加光罩和制程，不增加成本。
在本申请的上述实施例中，所述过孔的形状无特别限定，可圆形或者椭圆。
相应地，本申请实施例还提供一种显示面板，包括阵列基板100以及设置于所述阵列基板100上的多个发光器件，所述阵列基板100包括：
衬底11；
多条扫描线和多条数据线，设置在所述衬底11上；以及
多个像素单元，设置在所述扫描线和所述数据线交叉限定的区域内；
其中，相邻的两个所述像素单元之间设置有绝缘层，所述绝缘层中设置有多个过孔。
具体地，所述显示面板应用于柔性显示器、移动终端以及室外大屏显示中。
本申请实施例提供一种阵列基板100及显示面板；该阵列基板100包括衬底11、设置在所述衬底11上的多条扫描线和多条数据线以及设置在所述扫描线和所述数据线交叉限定的区域内的多个像素单元，其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层中设置有多个过孔；上述阵列基板100通过在相邻的两个所述像素单元之间的连接区域的所述绝缘层内设置多个过孔，增强了相邻两个所述像素单元之间的拉伸力，从而能够减少所述阵列基板100在弯折时作用在有源层151以及其他金属膜层上的应力，提高了所述阵列基板100的耐弯折性，进一步提高所述显示面板的产品良率。
以上对本申请实施例所提供的一种阵列基板100以及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
多条扫描线和多条数据线，设置在所述衬底上；以及
多个像素单元，设置在所述栅线和所述数据线交叉限定的区域内；
其中，相邻的两个所述像素单元之间的连接区域设置有绝缘层，所述绝缘层中设置有多个过孔。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板中彼此相邻的两行所述像素单元之间设置有一条所述扫描线；
其中，位于同一行的多个所述像素单元与所述扫描线之间包括第一预设打孔区，所述过孔设置于所述第一预设打孔区内。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板中相邻的两列所述像素单元之间设置有一条所述数据线以及一条电源线；
其中，所述阵列基板中彼此相邻的两列所述像素单元之间包括第二预设打孔区，所述过孔设置在所述第二预设打孔区内，所述第二预设打孔区在所述阵列基板上的正投影与所述数据线和所述电源线在所述阵列基板上的正投影均不重合。
4.根据权利要求2或3所述的阵列基板，其特征在于，每一所述像素单元包括一驱动薄膜晶体管以及一存储电容，所述阵列基板包括：
第一金属层，所述第一金属层构成所述驱动薄膜晶体管的遮光层以及所述存储电容的第一极板；
第二金属层，所述第二金属层构成所述驱动薄膜晶体管的栅电极以及所述扫描线；
第三金属层，所述第三金属层构成所述驱动薄膜晶体管的源电极及漏电极、所述数据线、所述电源线以及所述存储电容的第二极板；
其中，所述过孔在所述阵列基板上的正投影与所述第一金属层、所述第二金属层以及所述第三金属层在所述阵列基板上的正投影均不重合。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括：
阻挡层，设置于所述衬底上；
所述缓冲层，设置于所述阻挡层上且完全覆盖所述第一金属层；
有源层，设置于所述缓冲层上；
栅极绝缘层，设置于所述有源层上；
栅极，设置于所述栅极绝缘层上；
所述层间绝缘层，设置于所述缓冲层上并完全覆盖所述有源层、所述栅极绝缘层以及所述栅极；
钝化层，设置于所述层间绝缘层上并完全覆盖所述第三金属层；以及
平坦化层，设置于所述钝化层上并完全填充所述过孔；
其中，所述绝缘层包括所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层。
6.根据权利要求5所述的阵列基板，其特征在于，所述过孔完全贯穿所述钝化层以及所述层间绝缘层，并暴露出所述缓冲层。
7.根据权利要求5所述的阵列基板，其特征在于，所述过孔完全贯穿所述钝化层、所述层间绝缘层、所述缓冲层以及所述阻挡层，并暴露出所述衬底。
8.根据权利要求5所述的阵列基板，其特征在于，所述平坦化层的材料的抗弯强度大于所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层中任意一种材料的抗弯强度。
9.根据权利要求8所述的阵列基板，其特征在于，所述阻挡层、所述缓冲层、所述层间绝缘层以及所述钝化层的材料为氮化硅、氧化硅以及氮氧化硅中的至少一种，所述平坦化层的材料为丙烯酸树脂、聚碳酸脂以及聚苯乙烯中的至少一种。
10.一种显示面板，其特征在于，包括阵列基板以及设置于所述阵列基板上的多个发光器件，所述阵列基板包括：
衬底；
多条扫描线和多条数据线，设置在所述衬底上；以及
多个像素单元，设置在所述栅线和所述数据线交叉限定的区域内；
其中，相邻的两个所述像素单元之间设置有绝缘层，所述绝缘层中设置有多个过孔。
CN202210138039.4A 2022-02-15 2022-02-15 阵列基板及显示面板 Pending CN114512523A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210138039.4A CN114512523A (zh) 2022-02-15 2022-02-15 阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210138039.4A CN114512523A (zh) 2022-02-15 2022-02-15 阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN114512523A true CN114512523A (zh) 2022-05-17

Family

ID=81551638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210138039.4A Pending CN114512523A (zh) 2022-02-15 2022-02-15 阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN114512523A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990268A (zh) * 2021-11-04 2022-01-28 惠州华星光电显示有限公司 阵列基板、显示面板及显示终端
WO2024027397A1 (zh) * 2022-08-03 2024-02-08 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990268A (zh) * 2021-11-04 2022-01-28 惠州华星光电显示有限公司 阵列基板、显示面板及显示终端
WO2024027397A1 (zh) * 2022-08-03 2024-02-08 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN108962947B (zh) 一种柔性显示面板和显示装置
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
CN109920818B (zh) 显示面板及其制造方法、显示装置
EP2747062A2 (en) Organic light emitting diode display
US11164918B2 (en) Organic light emitting diode display panel having connection portion connecting organic light emitting diode to peripheral circuit and manufacturing method thereof
EP1488456B1 (en) Active matrix display devices, and their manufacture
CN107819016B (zh) 显示面板和显示装置
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
TWI634656B (zh) Ｏｌｅｄ顯示面板以及ｏｌｅｄ顯示面板的製造方法
CN114512523A (zh) 阵列基板及显示面板
CN111524952B (zh) 显示基板及其制备方法、显示装置
CN102376896A (zh) 有机电致发光显示器及其制造方法
KR101232549B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN112599536A (zh) 显示面板及其制作方法、拼接显示面板
US11954275B2 (en) Display panel and display device
WO2019064365A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
CN115172436A (zh) 显示面板和显示装置
US9048458B2 (en) Method of fabricating pixel structure for organic light-emitting display
EP4273904A1 (en) Display panel
CN101132019A (zh) 有机发光显示设备及其制造方法
US10761626B2 (en) Touch sensor and manufacturing method thereof, and display device including the same
KR20210086247A (ko) 표시 장치
US20220310752A1 (en) Display Substrate and Display Apparatus
US11462574B2 (en) Display substrate, method of manufacturing the same, and display device including the same
KR20210058333A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination