CN114502778A - 用于防止唇形密封件镀出的晶片屏蔽 - Google Patents

用于防止唇形密封件镀出的晶片屏蔽 Download PDF

Info

Publication number
CN114502778A
CN114502778A CN202080070051.5A CN202080070051A CN114502778A CN 114502778 A CN114502778 A CN 114502778A CN 202080070051 A CN202080070051 A CN 202080070051A CN 114502778 A CN114502778 A CN 114502778A
Authority
CN
China
Prior art keywords
lip seal
metal
electroplating
semiconductor substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080070051.5A
Other languages
English (en)
Inventor
格雷戈里·J·卡恩斯
蔡利平
雅各布·柯蒂斯·布利肯斯德弗
史蒂文·T·迈耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN114502778A publication Critical patent/CN114502778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/002—Cell separation, e.g. membranes, diaphragms
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/008—Current shielding devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors

Abstract

通过最小化或消除流向唇形密封件的离子电流来最小化或消除在半导体衬底上电沉积金属期间金属在唇形密封件上的不希望的沉积(唇形密封件镀出)。例如，可以进行电沉积以避免在电镀过程中唇形密封件与半导体衬底上的阴极偏置导电材料接触。这可以通过屏蔽靠近唇形密封件的小选定区域以抑制靠近唇形密封件的金属的电沉积并避免金属与唇形密封件接触来实现。在一些实施方案中，通过在将金属电镀成贯穿抗蚀剂特征的过程中顺序地使用不同内径的唇形密封件来实现屏蔽，其中在第一电镀步骤期间使用具有较小直径的唇形密封件并将其用作在选定区域中阻挡电沉积的屏蔽物。在第二个电镀步骤中，使用较大内径的唇形密封件。

Description

用于防止唇形密封件镀出的晶片屏蔽
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
技术领域
本发明涉及用于制造半导体器件的方法和装置。具体而言，本发明的实施方案涉及金属的电沉积，特别是贯穿掩模电镀。
背景技术
半导体器件制造中的贯穿掩模电镀涉及将金属电沉积到凹陷特征(贯穿掩模的凹陷特征)中，该凹陷特征在凹陷特征的底部具有暴露的导电层。这些衬底中的凹陷特征的侧壁和场区由非导电掩模材料(例如光致抗蚀剂)制成。在电镀期间，半导体衬底通过与掩膜材料下面的导电层进行电接触并通过从电源向该层施加负电压而被阴极偏置。该接触通常在衬底保持器组件中的半导体衬底的外围处进行。
衬底保持器通常还包括保持半导体衬底的杯和弹性体唇形密封件，该弹性体唇形密封件将晶片衬底的外边缘和背面从电解液密封。在电镀过程中，使阴极偏置的衬底与电解液接触，从而导致电解液在与半导体衬底上的阴极偏置金属接触时引起电解液中所含离子的电化学还原。在某些应用中，例如在晶片级封装(WLP)中，使用含有锡和银离子的电解液对两种金属(例如锡和银)进行电镀。然后可以使用形成的锡银(SnAg)凸块将多个衬底焊接在一起。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
在一方面，提供了一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属在电镀装置的唇形密封件上的沉积(称为唇形密封件镀出(plate-out))的方法。在一实施方案中，该方法包括：(a)使用第一唇形密封件在第一电镀槽中将第一金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中；以及(b)在电镀所述第一金属之后，使用内径大于所述第一唇形密封件的第二唇形密封件在第二电镀槽中将第二金属电沉积到所述贯穿掩模的凹陷特征中，其中所述半导体衬底包括通过第一唇形密封件而不是通过第二唇形密封件屏蔽以免暴露于电解液的选定区域，使得所述第一金属不被电沉积在所述选定区域中并且使得所述第二金属被允许电沉积在所述选定区域中。所述唇形密封件通常由弹性材料制成并密封所述半导体衬底的外边缘和背面。所述唇形密封件的内径是指所述唇形密封件的开口部分的直径。所述选定区域的宽度通常等于所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差。
在一些实施方案中，在所述选定区域中电沉积所述第二金属不会导致在所述掩模的平面上方电沉积。优选地，在所述选定区域中电沉积所述第二金属不会导致电沉积的所述第二金属与所述第二唇形密封件接触。在一些实现方案中，所述第二金属的电沉积导致在所述选定区域之外的所述掩模的平面上方电沉积所述第二金属。在一实施方案中，所述第二金属的电沉积导致在所述选定区域之外的所述掩模的平面上方电沉积所述第二金属，以及在所述选定区域中的所述掩模的所述平面下方电沉积。
在一些实施方案中，所述第一金属和所述第二金属是不同的金属。例如，在一实施方案中，所述第一金属是铜，而所述第二金属是锡和银的组合。在其他实施方案中，所述第一金属和所述第二金属是相同的金属(包括金属的组合)。例如，在一些实施方案中，所述第一金属是锡和银的组合，并且所述第二金属是锡和银的组合。在一些实施方案中，所述选定区域的宽度介于约0.05-1mm之间。在一实现方案中，所述选定区域的宽度为约0.25mm。在一些实施方案中，所述掩模是光致抗蚀剂，并且所述第二唇形密封件在电镀过程中与所述光致抗蚀剂直接接触。所述贯穿掩模的凹陷特征的宽度可以变化，并且在一些实施方案中，所述贯穿掩模的凹陷特征具有介于约10-50μm之间的宽度。在一些实施方案中，掩模具有介于约10-100μm之间的厚度。
在一些实施方案中，所述第一和第二唇形密封件由弹性体材料制成，所述选定区域的宽度等于所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差，并且所述选定区域具有环形形状。
在另一方面，提供了一种将金属电沉积到半导体衬底上同时防止或减少所述金属在电镀装置的唇形密封件上的沉积的方法，其中，在一实施方案中，该方法包括：(a)将半导体衬底提供到所述电镀装置的衬底保持器中，其中所述衬底保持器包括唇形密封件，其中所述唇形密封件定位成使得所述唇形密封件的至少一部分在电镀期间接触电解液；以及(b)将所述金属电镀到半导体衬底上，同时防止或减少流向所述唇形密封件的离子电流。
在一些实施方案中，防止或减少流向唇形密封件的所述离子电流包括电镀所述金属使得所述唇形密封件在电镀过程中不与所述半导体衬底上的阴极偏置的导电材料接触。在一些实施方案中，(b)中的电镀包括将所述金属电沉积到贯穿掩模的凹陷特征中，而所述唇形密封件与非导电掩模材料接触而不与正被电沉积到所述半导体衬底上的导电金属层接触。在一些实施方案中，锡(Sn)和银(Ag)被同时沉积到所述半导体衬底上(例如，到贯穿掩模特征中)。在其他实施方案中，锡被电沉积为单一金属。
在另一方面，提供了一种方法，其中该方法包括：(a)使用第一唇形密封件在第一电镀槽中将第一金属电沉积到半导体衬底的贯穿掩模的凹陷特征中，使得所述金属不被电沉积在被所述第一唇形密封件屏蔽的选定区域，其中所述选定区域位于所述衬底的外围；(b)在(a)之后使用具有比第一唇形密封件大的直径的并且定位在选定区域附近的第二唇形密封件在第二电镀槽中将第二金属电沉积到所述贯穿掩模的凹陷特征中，其中在所述选定区域的所述电沉积不会导致在所述掩模的平面上方的电沉积并且不会导致电沉积的所述第二金属与所述第二唇形密封件的接触，而在所述半导体衬底上的其他位置的电沉积导致在所述掩模的平面上方的电沉积。在一些实施方案中，所述第一金属是铜并且所述第二金属是锡和银的组合。在其他实施方案中，第一金属和第二金属都是相同的。例如，在一个实施方案中，所述第一金属是锡和银的组合，而所述第二金属也是锡和银的组合。在一些实施方案中，所述选定区域的宽度介于约0.05-1mm之间。例如，在一种实现方案中，所述选定区域的宽度为约0.25mm。在一些实施方案中，所述贯穿掩模的凹陷特征具有介于约10-50μm之间的宽度。在一些实施方案中，所述掩模具有介于约10-100μm之间的厚度。所述掩模材料可以是光致抗蚀剂并且所述第二唇形密封件通常在电镀过程中与所述光致抗蚀剂直接接触。在另一方面中，在另一方面，提供了一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属在电镀装置的唇形密封件上的沉积的方法。在一些实施方案中，该方法包括：(a)在电镀槽中将金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中，同时屏蔽靠近唇形密封件的选定区域，使得不允许金属沉积在所述掩模的平面上方和接触所述唇形密封件。在一实施方案中，所述选定区域被附接(例如，可释放地附接)到所述唇形密封件的屏蔽件屏蔽，其中从所述屏蔽件到所述衬底的距离小于约1mm。在一些实施方案中，所述选定区域具有小于约1mm的宽度。
在另一方面，提供了一种方法，其中该方法包括：(a)使用柔性唇形密封件在电镀槽中将金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中，其中所述柔性唇形密封件被配置在第一位置，使得所述金属不被电沉积在由所述第一位置的所述密封件屏蔽的选定区域中，其中所述选定区域位于所述衬底的外围；以及(b)在(a)之后将所述柔性唇形密封件配置到第二位置以去除对所述选定区域的所述屏蔽，并且在所述唇形密封件处于所述第二位置的同时，将所述金属电沉积到所述贯穿掩模的凹陷特征中，其中在所述选定区域的所述电沉积不会导致在所述掩模的平面上方的电沉积并且不会与所述唇形密封件的接触，而在所述半导体衬底上的其他位置的电沉积导致在所述掩模的所述平面上方的电沉积。在一些实施方案中，所述柔性唇形密封件使用扭矩(包括杯几何结构驱动的扭矩)从第一配置改变到第二配置。在一些实施方案中，柔性唇形密封件使用压缩从第一构造变为第二构造。
在一些实施方案中，所提供的方法还包括以下步骤：将光致抗蚀剂施加到所述半导体衬底；将所述光致抗蚀剂曝光；图案化所述光致抗蚀剂并将所述图案转移至所述半导体衬底；以及从所述半导体衬底上选择性地去除所述光致抗蚀剂。
在另一方面，提供了一种用于将金属电镀到半导体衬底上的系统，其中该系统包括：(a)第一电镀装置，其被配置为用于将第一金属电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；以及(b)第二电镀装置，其被配置为用于将第二金属电沉积到所述半导体衬底上，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件具有比所述第一唇形密封件大的内径。在一些实施方案中，所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差小于约1mm。在一些实施方案中，所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差介于约0.05-1mm之间，例如约0.25mm。在一些实施方案中，所述第一唇形密封件和所述第二唇形密封件包括弹性体材料。在一实施方案中，所述第一金属和第二金属是不同的，并且其中所述第一电镀装置包括铜阳极，并且所述第二电镀装置包括锡阳极。在另一实施方案中，所述第一金属和所述第二金属都是锡和银的组合，并且所述第一电镀装置和所述第二电镀装置都包括锡阳极。在一些实施方案中，所述系统还包括被配置用于将所述半导体衬底从所述第一电镀装置传送到所述第二电镀装置的机构。在一些实施方案中，所述第一电镀装置和所述第二电镀装置中的至少一者被配置用于电沉积锡和银的组合，并且包括分隔阳极室和阴极室的膜，其中所述膜基本上防止银离子穿过膜。例如，在一实现方案中，所述第一电镀装置被配置用于电沉积铜，并且所述第二装置被配置用于电沉积锡和银的组合。
在一些实施方案中，该系统还包括具有程序指令的控制器，该程序指令用于引起：(i)在所述第一电镀装置中电镀第一金属以部分地填充贯穿掩模的凹陷特征；(ii)将所述半导体衬底传送到所述第二电镀装置；以及(iii)在所述第二电镀装置中在所述第一金属上电镀第二金属，使得所述第二唇形密封件在沉积过程中不与电沉积的所述第二金属接触，并且使得所述贯穿掩模的凹陷特征中的至少一些被填充在掩模的平面上方。
在另一方面，提供了一种用于将金属沉积到半导体衬底上的电镀装置，其中该装置包括：(a)电镀容器，其被配置为容纳电解液和阳极；(b)衬底保持器，其被配置为在电镀期间保持所述半导体衬底并使所述半导体衬底阴极偏置，其中所述衬底保持器包括唇形密封件，该唇形密封件具有从所述唇形密封件的所述内表面向内延伸的附接屏蔽件。在一些实施方案中，所述屏蔽件具有小于约1mm的宽度。在一些实施方案中，所述屏蔽件被定位成使得在电镀期间从所述屏蔽件到所述半导体衬底的距离小于约1mm。
在另一方面，提供了一种用于将金属沉积到半导体衬底上的电镀装置，其中该装置包括：(a)被配置为容纳电解液和阳极的镀敷容器；和(b)衬底保持器，其被配置为在电镀期间保持和阴极偏置半导体衬底，其中所述电镀装置还包括环形屏蔽件，该环形屏蔽件具有靠近所述衬底保持器的唇形密封件定位的小于约1mm的宽度。
在另一方面，提供了一种用于将金属沉积到半导体衬底上的电镀装置，其中该装置包括：(a)被配置为容纳电解液和阳极的镀敷容器；以及(b)衬底保持器，其被配置为在电镀期间保持和阴极偏置半导体衬底，其中所述衬底保持器包括被配置为在第一位置和第二位置之间改变形状的柔性唇形密封件，其中所述第一位置和所述第二位置不同地屏蔽所述半导体衬底的所述表面。在一些实施方案中，所述柔性唇形密封件被配置成使用扭矩在第一位置和第二位置之间改变形状。在一些实施方案中，所述柔性唇形密封件被配置成使用压缩在所述第一位置和所述第二位置之间改变形状。
本文提供的任何装置可以包括具有程序指令的控制器，该程序指令被配置为引起本文提供的方法的任何步骤。
在另一方面，提供了一种非临时性计算机机器可读介质，其中该非临时性计算机机器可读介质包括被配置为引起本文提供的任何方法的步骤的代码。
本说明书中描述的主题的实现方案的这些和其他方面在附图和以下描述中阐述。
附图说明
图1是电镀槽的一部分的示意图，其示出了流向唇形密封件的离子电流。
图2A提供了衬底保持器中的半导体衬底的一部分的示意性截面图，其示出了唇形密封件与衬底的导电材料的直接接触。
图2B提供了衬底保持器中的半导体衬底的一部分的示意性截面图，其示出了唇形密封件的位置，而没有与衬底的导电材料直接接触。
图3A提供了具有贯穿抗蚀剂凹陷特征的半导体衬底的一部分的示意性截面图，其示出了与凸出金属接触的唇形密封件。
图3B提供了具有贯穿抗蚀剂凹陷特征的半导体衬底的一部分的示意性截面图，其示出了根据本文提供的实施方案的在不与凸出金属接触的情况下的唇形密封件。
图4是根据本文提供的实施方案的电沉积方法的处理流程图。
图5A-5B根据本文提供的实施方案提供了在电镀过程期间具有贯穿抗蚀剂凹陷特征的半导体衬底的一部分的示意性截面图。
图6根据本文提供的实施方案提供了具有贯穿抗蚀剂凹陷特征的半导体衬底的一部分的示意性横截面图，该半导体衬底使用具有附接屏蔽件的唇形密封件进行电镀。
图7A-7C根据本文提供的实施方案显示了可用于电沉积的可修改唇形密封件的一部分的示意性横截面图。
图8A-8B根据本文提供的实施方案显示了可用于电沉积的不同可修改唇形密封件的示意性横截面图。
图9是根据本文提供的实施方案可用于电镀的电镀槽的简化示意性横截面图。
图10是根据本文提供的实施方案可用于电镀的工具的示意性俯视图。
具体实施方式
在贯穿掩模(例如，贯穿抗蚀剂)特征中电沉积SnAg(锡和银的组合)金属期间遇到的问题之一是在唇形密封件上无意形成金属沉积物。这些沉积物的形成机制以前并未完全理解。
本文提供了用于防止或减少金属在唇形密封件上沉积的方法和装置。所提供的方法已将唇形密封件寿命提高了八倍以上。所述方法和装置对于在具有贯穿掩模的凹陷特征的半导体衬底上电镀(例如，在WLP处理中)特别有用，但不限于这些应用。所述方法可用于在电镀多种金属期间最小化唇形密封件沉积物，但将主要参考在具有贯穿掩模特征的衬底上同时电镀锡银(SnAg)进行说明。权利要求中使用的术语“金属”是指一种或多种金属，并且“金属的电沉积”不限于单一金属的电沉积。例如，金属可以是两种金属的组合，其中一种金属比另一种金属更惰性(具有更高的电极电位)。例如，“金属”可以是锡和银的组合。在一些实施方案中，所述方法用于将锡(Sn)作为单一金属电沉积。在其他实施方案中，所述方法用于同时电沉积锡(Sn)和另一种金属。
如本文所使用的术语“半导体衬底”是指处于半导体器件制造的任何阶段的衬底，在其结构中的任何位置包含半导体材料。应理解的是，半导体衬底中的半导体材料不需要暴露。具有覆盖半导体材料的多个其他材料(例如，电介质)层的半导体晶片是半导体衬底的示例。以下详细描述假设所公开的实施方案在半导体晶片上实施，例如在200mm、300mm或450mm半导体晶片上实施。然而，所公开的实施方案不限于此。工件可以具有各种形状、尺寸和材料。除了半导体晶片之外，可以利用所公开的实施方案的其他工件包括各种制品，例如印刷电路板等。
除非另有说明，否则当用于参考数值时，术语“约”包括与所列举数值相差±10％的范围。
金属沉积在电解处理晶片保持组件的弹性密封件(以下称为唇形密封件)上是晶片级焊料凸点的SnAg电沉积处理中晶片报废的主要原因。发现，虽然唇形密封件镀出(plate-out)的机制涉及无电镀部分和电解部分(an electroless and electrolyticcomponents)，但电解部分是导致镀出的主要因素，并且通过防止唇形密封件与半导体衬底上的阴极偏置导电材料接触，可以大大减少金属在唇形密封件上的不希望沉积。通过计算确定，电解镀敷比无电镀敷在唇形密封件上快1,000倍以上，并且在通过无电镀机制在一个晶片上进行镀敷期间，通常只有几埃的金属沉积在唇形密封件上，而在唇形密封件上进行电解镀敷能够在每一个晶片处理过程中生长几微米的金属。
随着反复暴露于SnAg化学物质(电解液中的锡和银离子)，唇形密封件和其他硬件由于镀浴成分的自反应性质(与之相对的是，例如，由外部施加的能量驱动的处理，例如电解处理)而形成金属原子的原子涂层。这种自反应处理被称为唇形密封件镀出机制的无电镀部分。唇形密封件上的表面结合金属原子与衬底上的阴极偏置金属层之间的接触导致唇形密封件上的电镀(称为该机制的电解部分)。唇形密封件上的金属(现在也在阴极偏置下)从晶片衬底窃取离子电流，导致图案化特征中的焊料凸点沉积不完整。
防止溶液中导致金属原子与唇形密封件表面结合的反应(无电镀机制部分中的敏化和活化)是极其困难的。由于锡对唇形密封件的弹性材料的强力吸附，这种无电镀部分特别适用于含锡电解液。然而，可以通过确保(在无电沉积后形成的)该反应表面不与晶片上的阴极偏置导电层接触以在唇形密封件上扩散电解金属沉积，从而避免晶片报废。如果唇形密封件和衬底上的阴极偏置金属之间没有接触，则会产生“开路”状况，从而使唇形密封件表面上的隔离金属原子永远不会与驱动电解沉积的电路接触，电解沉积会在金属原子成核位点上形成厚的金属镀层。
电镀系统中电连接的示意图如图1所示，该图说明了在包含正偏置阳极105和电解液107的容器中，在晶片衬底103的阴极偏置导电层上的唇形密封件101，其中唇形密封件101和晶片衬底104两者都与含有金属离子的电解液107接触。电解液107中的离子电流由箭头表示。该系统中的重要参数是唇形密封件101和晶片衬底上的导电层之间的电阻Rc。如果Rc很小，例如如果唇形密封件101与衬底103的阴极偏置材料之间存在直接接触，则唇形密封件101将充当次阴极并转移离子电流，从而导致唇形密封件上的大量镀层101。如果Rc很大，例如，如果唇形密封件101放置在非导电掩模材料上而不接触衬底103上的阴极偏置金属层，则流向唇形密封件101的离子电流将被最小化。减少流向唇形密封件的离子电流的其他方法包括积极屏蔽。
因此，在一个实施方案中，提供了一种将金属电沉积到半导体衬底上同时防止或减少金属沉积在电镀装置的唇形密封件上的方法。该方法包括：(a)将半导体衬底(例如，具有多个凹陷的贯穿抗蚀剂特征的晶片)提供到电镀装置的衬底保持器中，其中衬底保持器包括在衬底外围部分的唇形密封件，其中，所述唇形密封件定位成使得所述唇形密封件的至少一部分在电镀期间接触电解液；(b)将金属电镀到半导体衬底上，同时防止或减少流向唇形密封件的离子电流。
实验证明了防止唇形密封件和衬底上的阴极偏置金属层之间接触的重要性。图2A示意性地示出了衬底周边的截面图，其示出了唇形密封件201和阴极偏置金属层205之间的接触。位于导电金属层205上的非导电材料203(在一些实施方案中，光致抗蚀剂)偏离晶片边缘。未被非导电材料205覆盖的导电区E称为禁区。图2B显示了另一个衬底，其中禁区较小，并且唇形密封件不与导电阴极偏置层205直接接触，而是与非导电层205直接接触。一个具体示例中，图2A所示配置中的禁区E(从晶片衬底的边缘开始)的宽度为3mm，而图2B所示的配置中的禁区E的宽度为0.75mm。在图2A所示的配置中，在12个晶片上电镀后检测到唇形密封件电镀。在图2B所示的配置中(唇形密封件和金属层之间没有直接接触)在384晶片上电镀后未检测到唇形密封件电镀。
在晶片边缘的光致抗蚀剂禁区内，唇形密封件与衬底上的金属层接触是应该避免以防止唇形密封件镀出的配置之一。然而，即使选择唇形密封件的直径，使得唇形密封件接触非导电光致抗蚀剂层，而不接触衬底的最边缘处的金属，如果唇形密封件在电镀过程中与金属接触，则在唇形密封件上电镀仍然是可能的。当电沉积金属的量高于光致抗蚀剂平面(也称为“凸出”)时，就会发生这种情况。
图3A显示了导致沉积金属和唇形密封件之间接触的蘑菇状“凸出”示例。示出了衬底/唇形密封件组件的外围部分的示意性截面图。即使唇形密封层301最初位于光致抗蚀剂303上而不接触金属层305，但在沉积过程中，金属307被沉积，使得特征凸出并且电沉积金属(其在沉积过程中被阴极偏置)与唇形密封件301接触。
为了防止凸出的金属与唇形密封件接触，晶片衬底上与唇形密封件相邻的选定区域被处理以防止在该选定区域中凸出而不防止晶片衬底上其他地方的凸出。例如，可以在电镀期间或在先前的步骤中屏蔽选定区域以免受电沉积。屏蔽可以减少或完全阻止选定区域中的电沉积。
根据本文提供的实施方案，在电沉积之后的衬底外围部分的示意性横截面图显示在图3B中。在该实施方案中，唇形密封件301直接位于光致抗蚀剂303上方并与光致抗蚀剂303接触而不接触下伏的金属层305，但与图3A(比较示例)不同的是，在图3B的实施方案中，电沉积金属309在凹陷特征中与唇形密封件301相邻的特征不允许凸出，而晶片上其他地方的电沉积金属307凸出。与唇形密封相邻的被处理(例如，被屏蔽)以防止凸出的“选定区域”通常是具有宽度W的环形区域。宽度W应该优选地小，例如小于约2mm，更优选地小于约1毫米，因为通常不使用部分填充在选定区域中的特征，并且即使选定区域的小宽度也能有效防止唇形密封件和阴极偏置金属之间的接触。在一些实施方案中，选定区域的宽度介于约0.05-1mm之间，例如介于约0.1-1mm之间，例如约0.25mm。
在一实施方案中，通过在先前的电镀操作中屏蔽选定区域来处理选定区域以防止凸出。屏蔽处理是指通过专用屏蔽件或通过电镀装置的具有其他功能的部件(例如通过唇形密封件)来阻止或减少离子电流。在一些实施方案中，选定区域被屏蔽，使得选定区域中的所有电沉积在先前的电镀操作中被阻挡。在一些实施方案中，在单步沉积中使用屏蔽处理(例如，使用专用屏蔽件)。在其他实施方案中，在两步沉积的一个或两个步骤中使用屏蔽处理。
在一种实施方案中，提供了一种用于在半导体衬底上电沉积金属的方法，其中该方法包括至少两个步骤。第一步骤涉及使用第一唇形密封件在第一电镀槽中将第一金属(例如铜)电沉积到半导体衬底的凹陷的贯穿掩模特征中，使得金属不会电沉积在由第一唇形密封件屏蔽的选定区域中。随后的步骤涉及使用内径大于第一唇形密封件的第二唇形密封件在第二电镀槽中将第二金属(例如，SnAg)电沉积到凹陷的贯穿掩模特征中，并且定位在选定区域附近，其中在选定区域中的电沉积不会导致掩模平面上方的电沉积(凸出)并与第二唇形密封接触，而半导体衬底上其他地方的电沉积会导致掩模平面上方的电沉积(凸出)。这在图4中进行了说明，该图示出了将金属电沉积到贯穿掩模的凹陷特征中同时防止或减少了唇形密封件上的电沉积的处理流程图。在步骤401中，将具有贯穿掩模的凹陷特征的半导体衬底提供到电镀装置中。接下来，在步骤403中，使用具有第一内径的第一唇形密封件将第一金属电沉积到凹陷特征中而不完全填充凹陷特征。在已经电沉积第一金属之后，在步骤405中，使用第二唇形密封件将第二金属电沉积到凹陷特征中，其中第二唇形密封件的内径大于第一唇形密封件。在一些实施方案中，第一金属和第二金属是不同的金属(例如，第一金属是铜，而第二金属是锡和银的组合)。在其他实施方案中，第一金属和第二金属是相同的(例如，第一金属和第二金属都是锡和银的组合)。
图5A示出了在第一电沉积步骤后获得的衬底示例。在第一步骤中所描绘的实施方案中，铜被电沉积到凹陷的贯穿抗蚀剂特征中，而不使用唇形密封件500在铜电镀槽中完全填充凹陷特征。唇形密封件500位于光致抗蚀剂503上而不接触下伏的铜层505并用作阻挡离子电流流向选定区域的屏蔽件。示出了沉积在凹陷特征中的铜506。接下来，将晶片衬底转移到新的电镀槽中，该电镀槽被配置用于在特征中的铜上电镀SnAg盖帽。在新的电镀槽中，使用的唇形密封件501具有比唇形密封件500更大的内径。由于在镀敷SnAg之前直径的这种差异，唇形密封件501位于形成具有宽度W的选定区域的未填充凹陷特征附近。选定区域的宽度W等于第二唇形密封件的内半径和第一唇形密封件的内半径之间的差。已经讨论了选定区域宽度的数值特征。因为在镀敷锡银开始时，选定区域中的邻近唇形密封件501的凹陷特征未被填充，而其他凹陷特征部分填充有铜，所以可以进行电镀，使得在电镀结束后，选定区域之外的凹陷特征具有的SnAg凸块511高于光致抗蚀剂503的水平面，而选定区域中的凹陷特征已沉积了SnAg513，它保持在光致抗蚀剂水平面的下方，并且没有与唇形密封件301接触的风险。电沉积后获得的衬底是如图3B所示。
该方法可用于沉积带有SnAg盖帽的铜柱。在多层堆叠件(例如铜柱)的情况下，选择不同直径的唇形密封件，使得紧邻唇形密封件的凸块永远不会凸出。这是通过为Cu层选择较小直径的唇形密封件和为SnAg层选择较大直径的唇形密封件来实现的。例如，铜柱可以由20μm的Cu和20μm的SnAg盖帽组成。在这种情况下，如果光致抗蚀剂的厚度为约40μm或更小，则SnAg盖帽可能会镀敷到光致抗蚀剂之外而与唇形密封件接触。但是，如果用于镀敷铜的唇形密封件的直径比用于镀敷锡银的唇形密封件的直径稍小(例如，唇形密封件之间的半径差异为0.05–1毫米)，那么铜将不会直接邻近在唇形密封件镀敷。因此，唇形密封件附近的总厚度仅为20μm的SnAg，金属将留在光致抗蚀剂深处，因此唇形密封件永远不会与阴极接触。在这种情况下，没有紧邻在镀敷锡银中使用的唇形密封件镀敷铜，因此SnAg层不会凸出。
在一些实施方案中，可以将额外的电沉积步骤添加到序列中。在一种实施方案中，在配置用于镍沉积的第三电镀槽中，在铜沉积步骤和SnAg沉积步骤之间电镀薄镍层。
注意，虽然在所描绘的示例中，在第一步中沉积的金属是铜并且在第二步中沉积的金属是SnAg，但是第一金属和第二金属不一定必须是不同的。例如，在一些实施方案中，第一金属和第二金属都是SnAg。SnAg的第一部分使用封闭选定区域的唇形密封件进行沉积(没有完全填充特征)，然后将衬底转移到另一槽，该槽具有较大直径的唇形密封件，从而打开具有未填充特征的选定区域。然后沉积剩余的SnAg，使得选定区域之外的特征能凸出。在单层SnAg沉积(例如C4凸块)的情况下，凸出通常发生在单个步骤中。这种方法可以应用于C4凸块，但SnAg镀敷将在两个不同的电镀装置上分为两个步骤。例如，第一步骤将使用较小直径的唇形密封件镀敷50％的SnAg层厚度，然后第二步骤将使用更宽直径的唇形密封件镀敷剩余的SnAg。
在另一方面，提供了一种用于将金属电镀到半导体衬底上的系统，其中该系统包括：(a)第一电镀装置，其被配置用于将第一金属电沉积到半导体衬底上，第一电镀装置具有衬底保持器，该衬底保持器具有第一唇形密封件；以及(b)第二电镀装置，其被配置用于将第二金属电沉积到半导体衬底上，第二电镀装置具有衬底保持器，该衬底保持器具有第二唇形密封件，其中第二唇形密封件具有比第一唇形密封件更大的直径。在一些实施方案中，第二唇形密封件的内半径与第一唇形密封件的内半径之间的差小于约1mm。该装置还可以包括：用于将衬底从第一电镀装置传送到第二电镀装置的机械手传送机构和包括用于执行本文描述的方法的程序指令的控制器。
在一些实施方案中，通过使用屏蔽件来屏蔽选定区域，与电镀同时执行选定区域以防止凸出的处理。在一些实施方案中，提供了一种将金属(例如，SnAg)电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属沉积在电镀装置的唇形密封件上的方法，其中该方法包括：在电镀槽中将金属电沉积到半导体衬底的凹陷贯穿掩模特征中，同时屏蔽靠近唇形密封件的选定区域，使得不允许金属沉积在掩模的平面上方并接触唇形密封件。在一些实施方案中，选定区域通过可释放地附接到唇形密封件的屏蔽件来屏蔽。这种配置在图6中示出，该图说明了使用带有附加屏蔽件602的唇形密封件601的具有填充的贯穿抗蚀剂凹陷特征的衬底的外围部分的示意性截面图。该屏蔽件不与光致抗蚀剂603接触(该屏蔽件和衬底之间的间隙填充有电解液)，但仍能有效降低选定区域中的离子电流(并因此降低镀敷的厚度)。离子电流由指向阴极偏置金属层605的箭头说明。其说明了选定区域外的凹陷特征允许凸出，如SnAg填充物611所示，而选定区域中的凹陷特征区域被充分屏蔽以使SnAg沉积物613很好地保持在特征内。屏蔽件可具有小于约2mm(例如，约0.05-1mm)或小于约1mm的相对较小的宽度W1。在一些实施方案中，屏蔽件位于衬底附近(例如，距衬底约1mm内，参考距离H1)。在一些实施方案中，屏蔽件由与电解液化学物质相容的非弹性非导电材料制成。在一些实施方案中，屏蔽件(从唇形密封件向内突出的部分)具有大致环形形状。更一般地，任何合适的屏蔽方法都会在唇形密封件附近非常短的范围内减少离子电流，并且在大多数情况下，屏蔽件不会接触光致抗蚀剂，以确保屏蔽件本身不会有与阴极接触和随后镀出的风险。如上所述，最有效的屏蔽件将是唇形密封件的延伸部，以实现最突然的局部冷却(离子电流减少)，但通常屏蔽件可以位于衬底和阳极之间的任何位置。
在另一实施方案中，可以通过使用柔性唇形密封件来处理选定区域以防止凸出，该柔性唇形密封件被配置为将其形式从第一配置改变为第二配置，使得在不同配置中选定区域被不同地屏蔽。使用这种可修改的唇形密封的优点是可以阻止选定区域中的电沉积，然后可以在不改变电镀槽的情况下打开选定区域以进行镀敷。
在一种实施方案中，电沉积方法包括：(a)使用柔性唇形密封件在电镀槽中将金属电沉积到半导体衬底的凹陷的贯穿掩模特征中，其中柔性唇形密封件被配置在第一位置，使得金属未被电沉积在被第一位置的唇形密封件屏蔽的选定区域中，其中选定区域位于衬底的外围；以及(b)将柔性唇形密封件配置到第二位置以去除选定区域的屏蔽，并且在(a)之后，当唇形密封件处于第二位置时，将金属电沉积到凹陷的贯穿掩模特征中，其中在选择的区域中的电沉积不会导致在掩模的平面之上的电沉积并且与唇形密封件接触，而在半导体衬底上的其他地方的电沉积导致在掩模的平面之上的电沉积。
在一些实施方案中，使用扭矩将唇形密封件从第一配置改变为第二配置。在一些实施方案中，扭矩由保持衬底的杯子的几何形状引起。图7A-7C中示出了这种唇形密封件的一个示例，其说明了可以通过使用将衬底保持在图7A的配置、图7B的配置和图7C的配置之间的杯707上的扭矩来改变唇形密封件-晶片接触件701的位置。例如，当唇形密封件703位于图7A所示的位置时，可以开始镀敷锡银，其中与衬底705的接触件701的点进一步向内。接下来，在特征凸出之前，唇形密封件703的配置可以改变为位置7B中所示的配置，使得先前被图7A中所示的配置阻挡的选定区域被打开以进行镀敷。然后可以进行镀敷，使得选定区域中的特征不允许凸出，而选定区域外的特征凸出。替代地，镀敷可以以图7C所示的配置开始，然后以图7A或图7B所示的配置完成。不同的步骤可以具有通过以不同方式扭转相同的唇形密封件来驱动不同排斥(屏蔽)的唇形密封件支撑硬件的变化。
在一些实施方案中，使用压缩将唇形密封件从第一配置改变为第二配置。图8A-8B示出了这种唇形密封件的一个示例，其中唇形密封件-晶片接触件的尺寸可以通过使用杯压缩力或接触弹簧压缩力来改变。图8A显示了唇形密封件和衬底的一部分，其中唇形密封件处于未压缩状态，而图8B示出了唇形密封件和衬底的相同部分，其中唇形密封件处于压缩状态。在一些实施方案中，当唇形密封件处于图8B所示的位置时(压缩状态)，并且在特征凸出之前，可以开始镀敷锡银。在压缩配置中，唇形密封件803和衬底805之间的最内接触点801比图8A所示的未压缩状态更靠近衬底的中心。在使用图8B中所示的压缩唇形密封进行初始镀敷后，唇形密封件的配置可以更改为图8A中所示的配置(未压缩)，从而将先前被图8B中所示的配置封闭的选定区域打开以进行镀敷。然后可以进行镀敷，使得选定区域中的特征不允许凸出，而选定区域外的特征凸出。
本文提供的方法和装置可以减少唇形密封件镀出并且可以单独使用或与可以减少镀出影响的其他方法结合使用。在一些实施方案中，唇形密封件由弹性体非导电材料制成，在一些实施方案中，该材料可以是疏水的或涂有疏水涂层(例如，全氟化聚合物)。将疏水表面用于唇形密封件材料可以减少金属在唇形密封件上的初始吸附和化学沉积。此外，在一些实施方案中，可以在没有定期清洁的情况下使用唇形密封件，而在其他实施方案中，可以周期性地执行对唇形密封件的清洁(例如，在处理定义数量的晶片之后)。
装置
本文所述的沉积方法可以在多种电镀装置中进行。合适的装置包括被配置用于保持电解液和阳极的镀敷室以及衬底保持器，该衬底保持器具有用于阴极偏置衬底的触点、用于保持衬底的杯和唇形密封件。可以以面朝上或面朝下的方向进行沉积。一些镀敷工具也可以竖直运行。合适装置的示例是可从加利福尼亚州弗里蒙特的Lam Research Corp.获得的SABER 3D工具。在一些实施方案中，电镀工具包括多个镀敷槽(其用于电沉积相同或不同的金属)和用于在各个电镀槽之间转移衬底的机械手工具。
在一些实施方案中，第一金属(例如铜)的电镀在具有第一镀敷室和具有第一唇形密封件的第一衬底保持器的第一电镀装置中进行，并且第二金属的电镀在具有第二镀敷室以及具有第二唇形密封件(例如，内径大于第一唇形密封件的唇形密封件)的第二衬底保持器的第二电镀装置中进行。
图9中显示了可用于以面朝下方向电沉积第一或第二金属的装置的示意性横截面图。该装置包括被配置为容纳电解液903和阳极905的电镀室901。衬底保持器907被配置为以面朝下的方向保持半导体衬底909并且在电镀期间旋转衬底909。衬底保持器907还包括电触点，其被配置为在电镀期间对衬底进行阴极(负)偏置。在所示的实施方案中，该装置还包括靠近衬底909(例如，在离衬底约10mm的范围内)的离子电阻离子渗透元件911。离子电阻离子可渗透元件911通常是由非导电材料制成的板，其具有允许电解液流动的多个贯穿通道或3D多孔网络。离子电阻离子渗透元件911通常用于提高半导体衬底909上镀敷的均匀性。镀敷室901包括用于引入电解液的开口913。在所描绘的实施方案中，电解液能在电镀室的底部进入，然后如箭头915所示通过离子电阻离子渗透元件911的通道流向半导体衬底909。在其他实施方案中，作为基本上垂直于半导体衬底909的工作表面的电解液流的补充或替代，可以在基本上平行于半导体衬底909的工作表面的方向上横向注入电解液。
在一些实施方案中，该装置还包括位于阳极和阴极偏置衬底之间的离子渗透膜，其将镀敷室分隔成阳极电解液室和阴极电解液室，其中阳极电解液室和阴极电解液室中的电解液可以具有不同的成分。例如，在锡银的电沉积过程中，阴极电解液包括锡和银离子，而阳极电解液可以仅包括锡离子。
在一些实施方案中，该装置还包括控制器，该控制器具有用于引起执行本文所述的任何方法步骤的程序指令。
图10示出了被配置用于电沉积多种金属的集成装置。在该实施方案中，装置1000具有成对或多个“双重”配置的成组的电镀槽1007，每个电镀槽1007包含含电解液的浴。除了电镀本身之外，装置1000还可以执行各种其他电镀或电镀相关处理和子步骤，例如旋转冲洗、旋转干燥、金属和硅湿法蚀刻、无电沉积、预润湿和预-化学处理、还原、退火、光致抗蚀剂剥离和表面预活化。装置1000在图10中示意性地从上往下看，图中只显示了一层或“楼层”，但本领域普通技术人员容易理解，这样的装置，例如，Lam Research SabreTM 3D工具可以将两个或多个层彼此上下“堆叠”，每一层都可以具有相同或不同类型的处理站。在一些实施方案中，用于不同金属的电镀站布置在工具的不同层上。在其他实施方案中，单层可以包括用于电镀第一金属和第二金属的站。
再次参考图10，待电镀的衬底1006通常通过前端装载FOUP(前端装载统一吊舱)1001被馈送到装置1000，并且在该示例中，通过前端机械手1002从FOUP被带到装置1000的主衬底处理区域，前端机械手1002可以收回和移动由主轴1003在多个维度上驱动从一个站到另一个可访问站的衬底1006，在该示例中示出了两个前端可访问站1004以及两个前端-末端可访问站1008。前端可访问站1004和1008可以包括例如预处理站和旋转漂洗干燥(SRD)站。前端机械手1002从一侧到另一侧的横向移动是利用机械手轨道1002a完成的。每个衬底1006可以由连接到马达(未示出)的主轴驱动的杯/锥组件(未示出)保持，并且马达可以附接到安装支架1009。在该示例中还示出了四个“双重”电镀槽1007，总共八个槽1007。电镀槽1007可用于电镀第一金属和第二金属。在第一金属已经在一个镀敷站1007中被电镀之后，衬底被转移到镀敷槽，该镀敷槽被配置为在装置1000的同一层上或在装置1000的不同层上电镀第二金属。系统控制器(未示出)可以耦合到电沉积装置1000以控制电沉积装置1000的一些或所有属性。系统控制器可以被编程或以其他方式配置为根据本文前面描述的处理执行指令。
系统控制器通常将包括一个或多个存储器设备和一个或多个被配置为执行指令的处理器，使得该装置将执行根据本发明的方法。包含用于根据本发明控制处理操作的指令的机器可读介质可以耦合到系统控制器。
在一些实现方案中，控制器是系统的一部分，该系统可以是上述实施例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器可以被编程，以控制本文所公开的处理中的任何一些，包括控制电解液的输送、温度设置(例如加热和/或冷却)、输送到阴极的电压、晶片的进出工具和其他转移工具和/或连接到特定系统的或与特定系统接口的加载锁的传送。
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或执行程序指令(例如，软件)的一个或多个微处理器、或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片或向系统进行特定处理的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的以完成晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
在一些实施方案中，控制器可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些示例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的处理类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
示例性的系统可以包括但不限于：等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
在一些实施方案中，该装置包括具有程序指令的控制器，该程序指令用于导致执行本文描述的任何方法步骤。
在一个方面，提供了一种用于将金属电镀到半导体衬底上的系统，其中该系统包括：(a)第一电镀装置，其被配置用于将第一金属电沉积到半导体衬底上，第一电镀装置包括具有第一唇形密封件的衬底保持器；以及(b)第二电镀装置，其被配置为将第二金属电沉积到半导体衬底上，第二电镀装置包括具有第二唇形密封件的衬底保持器，其中第二唇形密封件具有比第一唇形密封件更大的直径。在一些实施方案中，第二唇形密封件的内半径与第一唇形密封件的内半径之间的差小于约1mm。在一些实施方案中，该系统还包括具有程序指令的控制器，该程序指令用于导致：(i)在第一电镀装置中电镀第一金属以部分地填充贯穿掩模的凹陷特征；(ii)将半导体衬底转移到第二电镀装置；以及(iii)在第二电镀装置中在第一金属上电镀第二金属，使得第二唇形密封件在沉积过程中不与电沉积的第二金属接触，并且使得至少一些凹陷的贯穿掩模特征被填充至掩模的平面的上面。
上述的装置/处理可以结合光刻图案化工具或处理使用，例如，用于制备或制造半导体器件、显示器、LED、光伏板等。典型地，但不是必然地，此类工具/处理将与普通的制造设施一起使用或执行。膜的光刻图案化通常包括以下步骤中的一些或全部，每个步骤可以使用许多可能的工具使来实施：(1)用旋涂或喷涂式工具施加光致抗蚀剂到工件上，即，衬底上；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)利用诸如晶片步进机之类的工具将光致抗蚀剂暴露于可见光或UV或EUV或X射线光；(4)将抗蚀剂显影以便选择性地除去抗蚀剂，并使用诸如湿式工作台之类的工具使抗蚀剂图案化；(5)通过使用干式或等离子体辅助蚀刻工具转印抗蚀剂图案到下伏膜或工件中；以及(6)使用例如RF或微波等离子体抗蚀剂剥离器之类的工具除去抗蚀剂。

Claims (29)

1.一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属在电镀装置的唇形密封件上的沉积的方法，该方法包括：
(a)使用第一唇形密封件在第一电镀槽中将第一金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中；以及
(b)在(a)之后，使用内径大于所述第一唇形密封件的第二唇形密封件在第二电镀槽中将第二金属电沉积到所述贯穿掩模的凹陷特征中，其中所述半导体衬底包括通过第一唇形密封件而不是通过第二唇形密封件屏蔽以免暴露于电解液的选定区域，使得所述第一金属不被电沉积在所述选定区域中并且使得所述第二金属被允许电沉积在所述选定区域中。
2.根据权利要求1所述的方法，其中，在(b)中的所述选定区域中电沉积所述第二金属不会导致在所述掩模的平面上方电沉积。
3.根据权利要求1所述的方法，其中，在(b)中的所述选定区域中电沉积所述第二金属不会导致电沉积的所述第二金属与所述第二唇形密封件接触。
4.根据权利要求1所述的方法，其中，(b)导致在所述选定区域之外的所述掩模的平面上方电沉积所述第二金属。
5.根据权利要求1所述的方法，其中，(b)导致在所述选定区域之外的所述掩模的平面上方电沉积所述第二金属，以及在所述选定区域中的所述掩模的所述平面下方电沉积。
6.根据权利要求1所述的方法，其中，所述第一金属是铜，而所述第二金属是锡和银的组合。
7.根据权利要求1所述的方法，其中，所述第一金属是锡和银的组合，并且所述第二金属是锡和银的组合。
8.根据权利要求1所述的方法，其中，所述选定区域的宽度介于约0.05-1mm之间。
9.根据权利要求1所述的方法，其中，所述选定区域的宽度为约0.25mm。
10.根据权利要求1所述的方法，其中，所述掩模是光致抗蚀剂，并且所述第二唇形密封件在电镀过程中与所述光致抗蚀剂直接接触。
11.根据权利要求1所述的方法，其中，所述贯穿掩模的凹陷特征具有介于约10-50μm之间的宽度。
12.根据权利要求1所述的方法，其中，所述掩模具有介于约10-100μm之间的厚度。
13.根据权利要求1所述的方法，其中所述第一和第二唇形密封件由弹性体材料制成，其中所述选定区域的宽度等于所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差，并且其中所述选定区域具有环形形状。
14.一种用于将金属电镀到半导体衬底上的系统，该系统包括：
(a)第一电镀装置，其被配置为用于将第一金属电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；以及
(b)第二电镀装置，其被配置为用于将第二金属电沉积到所述半导体衬底上，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件具有比所述第一唇形密封件大的内径。
15.根据权利要求14所述的系统，其中，所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差小于约1mm。
16.根据权利要求14所述的系统，其中，所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差介于约0.05-1mm之间。
17.根据权利要求14所述的系统，其中，所述第二唇形密封件的内半径与所述第一唇形密封件的内半径之间的差为约0.25mm。
18.根据权利要求14所述的系统，其中，所述第一唇形密封件和所述第二唇形密封件包括弹性体材料。
19.根据权利要求14所述的系统，其中所述第一金属和第二金属是不同的，且其中所述第一电镀装置包括铜阳极，且所述第二电镀装置包括锡阳极。
20.根据权利要求14所述的系统，其中所述第一金属和所述第二金属都是锡和银的组合，并且其中所述第一电镀装置和所述第二电镀装置都包括锡阳极。
21.根据权利要求14所述的系统，其还包括被配置用于将所述半导体衬底从所述第一电镀装置传送到所述第二电镀装置的机构。
22.根据权利要求14所述的系统，其中所述第一电镀装置和所述第二电镀装置中的至少一者被配置用于电沉积锡和银的组合，并且包括分隔阳极室和阴极室的膜，其中所述膜基本上防止银离子穿过膜。
23.根据权利要求22所述的系统，其中，所述第一电镀装置被配置用于电沉积铜，并且所述第二装置被配置用于电沉积锡和银的组合。
24.根据权利要求14所述的系统，其还包括控制器，该控制器包括程序指令，所述程序指令用于引起：
(i)在所述第一电镀装置中电镀第一金属以部分地填充所述半导体衬底上的贯穿掩模的凹陷特征；
(ii)将所述半导体衬底传送到所述第二电镀装置；以及
(iii)在所述第二电镀装置中在所述第一金属上电镀第二金属，使得所述第二唇形密封件在电镀过程中不与电镀的所述第二金属接触，并且使得所述贯穿掩模的凹陷特征中的至少一些被填充在所述掩模的平面上方。
25.一种将金属电沉积到半导体衬底上同时防止或减少所述金属在电镀装置的唇形密封件上的沉积的方法，该方法包括：
(a)将半导体衬底提供到所述电镀装置的衬底保持器中，其中所述衬底保持器包括唇形密封件，所述唇形密封件定位成使得所述唇形密封件的至少一部分在电镀期间接触电解液；以及
(b)将所述金属电镀到半导体衬底上，同时防止或减少流向所述唇形密封件的离子电流。
26.一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属在电镀装置的唇形密封件上的沉积的方法，该方法包括：
(a)在电镀槽中将金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中，同时屏蔽靠近唇形密封件的选定区域，使得不允许金属沉积在所述掩模的平面上方和接触所述唇形密封件。
27.一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上同时防止或减少金属在电镀装置的唇形密封件上的沉积的方法，该方法包括：
(a)使用柔性唇形密封件在电镀槽中将金属电沉积到所述半导体衬底的所述贯穿掩模的凹陷特征中，其中所述柔性唇形密封件被配置在第一位置，使得所述金属不被电沉积在由所述第一位置的所述密封件屏蔽的选定区域中，其中所述选定区域位于所述衬底的外围；以及
(b)在(a)之后将所述柔性唇形密封件配置到第二位置以去除对所述选定区域的所述屏蔽，并且在所述唇形密封件处于所述第二位置的同时，将所述金属电沉积到所述贯穿掩模的凹陷特征中，其中在所述选定区域的所述电沉积不会导致在所述掩模的平面上方的电沉积并且不会导致电沉积的所述金属与所述唇形密封件的接触，而在所述半导体衬底上的其他位置的电沉积导致在所述掩模的所述平面上方的电沉积。
28.一种用于将金属沉积到半导体衬底上的电镀装置，其包括：
(a)被配置为容纳电解液和阳极的镀敷容器；和
(b)衬底保持器，其被配置为在电镀期间保持和阴极偏置半导体衬底，其中所述电镀装置还包括环形屏蔽件，该环形屏蔽件具有靠近所述衬底保持器的唇形密封件定位的小于约1mm的宽度。
29.一种用于将金属沉积到半导体衬底上的电镀装置，其包括：
(a)被配置为容纳电解液和阳极的镀敷容器；以及
(b)衬底保持器，其被配置为在电镀期间保持和阴极偏置半导体衬底，其中所述衬底保持器包括被配置为在第一位置和第二位置之间改变形状的柔性唇形密封件，其中所述第一位置和所述第二位置不同地屏蔽所述半导体衬底的所述表面。
CN202080070051.5A 2019-10-04 2020-09-30 用于防止唇形密封件镀出的晶片屏蔽 Pending CN114502778A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962911029P 2019-10-04 2019-10-04
US62/911,029 2019-10-04
PCT/US2020/053518 WO2021067419A1 (en) 2019-10-04 2020-09-30 Wafer shielding for prevention of lipseal plate-out

Publications (1)

Publication Number Publication Date
CN114502778A true CN114502778A (zh) 2022-05-13

Family

ID=75338576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080070051.5A Pending CN114502778A (zh) 2019-10-04 2020-09-30 用于防止唇形密封件镀出的晶片屏蔽

Country Status (5)

Country Link
US (1) US20220396894A1 (zh)
JP (1) JP2022550449A (zh)
KR (1) KR20220075236A (zh)
CN (1) CN114502778A (zh)
WO (1) WO2021067419A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034526A1 (en) * 2005-08-12 2007-02-15 Natsuki Makino Electrolytic processing apparatus and method
CN102459717A (zh) * 2009-06-09 2012-05-16 诺发系统有限公司 用于电镀的方法及设备
US20130042454A1 (en) * 2011-08-15 2013-02-21 Jingbin Feng Lipseals and contact elements for semiconductor electroplating apparatuses
US20130137242A1 (en) * 2006-08-16 2013-05-30 Zhian He Dynamic current distribution control apparatus and method for wafer electroplating
TW201407003A (zh) * 2012-03-30 2014-02-16 Novellus Systems Inc 使用反向電流除鍍以清洗電鍍基板夾持具
CN105624754A (zh) * 2014-11-26 2016-06-01 诺发系统公司 用于半导体电镀装置的唇状密封件和触头元件
US20170009369A1 (en) * 2015-07-09 2017-01-12 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
CN106480481A (zh) * 2015-08-28 2017-03-08 朗姆研究公司 用于电镀装置的边缘流元件
US20170073832A1 (en) * 2015-09-11 2017-03-16 Lam Research Corporation Durable low cure temperature hydrophobic coating in electroplating cup assembly
CN107012495A (zh) * 2011-09-12 2017-08-04 诺发系统公司 具有杯底部轮廓的镀杯
CN107419312A (zh) * 2016-05-24 2017-12-01 朗姆研究公司 在电镀期间横流歧管的动态调节

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309983B1 (en) * 1999-06-03 2001-10-30 Infineon Technologies Ag Low temperature sacrificial oxide formation
US9518334B2 (en) * 2013-03-11 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Electro-plating and apparatus for performing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070034526A1 (en) * 2005-08-12 2007-02-15 Natsuki Makino Electrolytic processing apparatus and method
US20130137242A1 (en) * 2006-08-16 2013-05-30 Zhian He Dynamic current distribution control apparatus and method for wafer electroplating
CN102459717A (zh) * 2009-06-09 2012-05-16 诺发系统有限公司 用于电镀的方法及设备
US20130042454A1 (en) * 2011-08-15 2013-02-21 Jingbin Feng Lipseals and contact elements for semiconductor electroplating apparatuses
CN102953104A (zh) * 2011-08-15 2013-03-06 诺发系统有限公司 用于半导体电镀设备的唇形密封件和接触元件
CN107254702A (zh) * 2011-08-15 2017-10-17 诺发系统有限公司 用于半导体电镀设备的唇形密封件和接触元件
CN107012495A (zh) * 2011-09-12 2017-08-04 诺发系统公司 具有杯底部轮廓的镀杯
TW201407003A (zh) * 2012-03-30 2014-02-16 Novellus Systems Inc 使用反向電流除鍍以清洗電鍍基板夾持具
CN105624754A (zh) * 2014-11-26 2016-06-01 诺发系统公司 用于半导体电镀装置的唇状密封件和触头元件
CN106337199A (zh) * 2015-07-09 2017-01-18 朗姆研究公司 用于减少晶片粘着的集成的弹性体唇状密封件和杯底
US20170009369A1 (en) * 2015-07-09 2017-01-12 Lam Research Corporation Integrated elastomeric lipseal and cup bottom for reducing wafer sticking
CN106480481A (zh) * 2015-08-28 2017-03-08 朗姆研究公司 用于电镀装置的边缘流元件
US20170073832A1 (en) * 2015-09-11 2017-03-16 Lam Research Corporation Durable low cure temperature hydrophobic coating in electroplating cup assembly
CN107419312A (zh) * 2016-05-24 2017-12-01 朗姆研究公司 在电镀期间横流歧管的动态调节

Also Published As

Publication number Publication date
KR20220075236A (ko) 2022-06-07
WO2021067419A1 (en) 2021-04-08
US20220396894A1 (en) 2022-12-15
JP2022550449A (ja) 2022-12-01

Similar Documents

Publication Publication Date Title
KR102433724B1 (ko) 균일한 전기도금을 위한 전해액 플로우 역학의 제어
US9376758B2 (en) Electroplating method
US20040154535A1 (en) Modular electrochemical processing system
KR102653496B1 (ko) 전기도금 장치에서의 전류 밀도 제어
KR20160134532A (ko) 공간적으로 맞춰진 저항률을 갖는 이온 저항성 이온 투과성 엘리먼트의 사용을 통한 금속들의 전착을 위한 장치 및 방법
CN111492096B (zh) 混合特征电镀的对流优化
US20120145552A1 (en) Electroplating method
US20220415710A1 (en) Interconnect structure with selective electroplated via fill
KR20200131909A (ko) 비-구리 라이너 층들 상의 구리 전기충진 (electrofill)
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
US10508351B2 (en) Layer-by-layer deposition using hydrogen
CN108330518B (zh) 用于填充互连结构的方法及设备
US20220396894A1 (en) Wafer shielding for prevention of lipseal plate-out
US20230167571A1 (en) Lipseal edge exclusion engineering to maintain material integrity at wafer edge
US20050121329A1 (en) Thrust pad assembly for ECP system
CN210215601U (zh) 一种有源阳极和一种用于在衬底上电镀金属的电镀装置
CN111936675B (zh) 具有惰性和活性阳极的电镀系统
WO2023204978A1 (en) Conformal copper deposition on thin liner layer
CN115803480A (zh) 用于在电镀期间调整流体动力学的空间及尺寸上非均一槽形板
KR20200116163A (ko) 불활성 애노드 및 활성 애노드를 갖는 전기도금 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination