CN114497298A - Led外延结构及其制备方法、led芯片及其制备方法 - Google Patents
Led外延结构及其制备方法、led芯片及其制备方法 Download PDFInfo
- Publication number
- CN114497298A CN114497298A CN202111581006.9A CN202111581006A CN114497298A CN 114497298 A CN114497298 A CN 114497298A CN 202111581006 A CN202111581006 A CN 202111581006A CN 114497298 A CN114497298 A CN 114497298A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- type window
- led epitaxial
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000007704 transition Effects 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000007547 defect Effects 0.000 claims abstract description 14
- 239000000203 mixture Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 238000000407 epitaxy Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 32
- 230000008569 process Effects 0.000 abstract description 14
- 230000008859 change Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 403
- 239000000463 material Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000005922 Phosphane Substances 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000064 phosphane Inorganic materials 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- -1 GaAs Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
公开了一种LED外延结构及其制备方法、LED芯片及其制备方法,所述LED外延结构包括:衬底;位于所述衬底上的N型半导体层;位于所述N型半导体层上的多量子阱;以及位于所述多量子阱上的P型半导体层;其中,所述P型半导体层包括P型过渡层、P型窗口层以及位于二者之间的中间层,所述中间层的晶格常数与所述P型窗口层和所述P型过渡层的晶格常数相匹配。本发明提供的LED外延结构及LED芯片,在P型过渡层与P型窗口层之间引入中间层,中间层为多层渐变式结构,实现P型过渡层与P型窗口层之间的晶格常数逐渐改变,以减少突变式结构生长过程中的缺陷,改善晶体质量。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种LED外延结构及其制备方法、LED芯片及其制备方法。
背景技术
发光二极管(LED,Light Emitting Diode)是一种半导体固体发光器件,其利用半导体PN结作为发光材料,可以直接将电转换为光。由于其具有结构简单、重量轻、无污染等优点,已广泛应用于汽车照明、装饰照明、军用照明、通信、打印等多个领域,被称为环保、节能的绿色照明光源,蕴藏了巨大的商机。
以砷化镓(GaAs)为代表的Ⅲ-Ⅴ族化合物半导体由于具有发光效率高、电子饱和漂移速度高、化学性质稳定等特点,在高亮发光二极管、激光器等光电子领域有着巨大的应用潜力,因此被广泛应用于发光二极管的外延生长。
合理的调控LED外延生长对提高LED发光效率起着重要的作用。关于发光效率的提升,改善方法很多,例如:生长GaP材料作为窗口层,以提高电流扩展能力。但是,由于GaP和衬底之间的晶格存在失配,在生长时会产生缺陷影响结晶质量。具体的,当外延层与衬底之间存在着大的晶格失配,衬底的表面的自由能小于外延层的表面与界面能之和的时候,衬底与外延层之间的键能不是很高,在衬底的表面不能形成浸润层,进而造成了三维岛的形成,继续生长后三维岛不断的扩大变为柱状岛,最后形成表面粗糙的连续膜。这些问题严重制约着LED芯片性能的提升。
发明内容
鉴于上述问题,本发明的目的在于提供一种LED外延结构及其制备方法、LED芯片及其制备方法,在P型过渡层与P型窗口层之间引入中间层,实现P型过渡层与P型窗口层之间的晶格常数逐渐改变,以减少突变式结构生长过程中的缺陷,改善晶体质量。
本发明的第一方面提供一种LED外延结构,包括:
衬底;
位于所述衬底上的N型半导体层;
位于所述N型半导体层上的多量子阱层;以及
位于所述多量子阱层上的P型半导体层;
其中,所述P型半导体层从下到上依次包括P型过渡层、P型窗口层以及位于二者之间的中间层,所述中间层的晶格常数与所述P型窗口层和所述P型过渡层的晶格常数相匹配。
优选地,所述中间层为多层Ga组分渐变的GaxIn1-xP层,且0.5≤x≤1。
优选地,多层所述中间层的厚度从所述P型过渡层到所述P型窗口层的方向递减。
优选地,从所述P型过渡层到所述P型窗口层的方向上,多层所述中间层中每层的Ga组分x渐变增加。
优选地,从所述P型过渡层到所述P型窗口层的方向,所述中间层依次包括第一中间层、第二中间层、第三中间层、第四中间层以及第五中间层。
优选地,所述第一中间层中Ga的组分为x=0.5;
所述第二中间层中Ga的组分为x=0.65;
所述第三中间层中Ga的组分为x=0.75;
所述第四中间层中Ga的组分为x=0.85;
所述第五中间层中Ga的组分为x=0.95。
优选地,所述第一中间层的厚度为30~40nm;
所述第二中间层的厚度为20~30nm;
所述第三中间层的厚度为10~20nm;
所述第四中间层的厚度为10~20nm;
所述第五中间层的厚度为10~15nm。
优选地,所述P型窗口层为层叠结构,包括层叠的第一P型窗口结构层以及位于所述第一P型窗口结构层上的第二P型窗口结构层,其中,所述第一P型窗口结构层经过退火处理。
优选地,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比不同。
优选地,生长所述第一P型窗口结构层的V族源与Ⅲ族源的摩尔量之比为40~50。
优选地,生长所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比为50~80。
优选地,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的温度不同。
优选地,生长所述第一P型窗口结构层的温度为500~600℃。
优选地,生长所述第二P型窗口结构层的温度为800~850℃。
优选地,所述第一P型窗口结构层的厚度为20~50nm。
优选地,所述第一P型窗口结构层的退火温度为950~1000℃。
优选地,所述P型半导体层还包括:
P型波导层,位于所述多量子阱层上;
P型限制层,位于所述P型波导层上;
所述P型过渡层、所述中间层和所述P型窗口层位于所述P型限制层上;
P型欧姆接触层,位于所述P型窗口层上;
所述N型半导体层包括:
N型欧姆接触层,位于所述衬底上;
N型缓冲层,位于所述N型欧姆接触层上;
N型窗口层,位于所述N型缓冲上;
N型限制层,位于所述N型窗口层上;以及
N型波导层,位于所述N型限制层上。
优选地,所述外延结构还包括缓冲层以及腐蚀截止层,所述缓冲层和所述腐蚀截止层位于所述衬底与所述N型半导体层之间。
本方面的第二方面提供一种LED外延结构的制备方法,包括:
在衬底上依次形成N型半导体层、多量子阱层以及P型半导体层;
其中,形成所述P型半导体层的方法包括:依次形成P型过渡层、中间层以及P型窗口层;
所述中间层的晶格常数与所述P型窗口层和所述P型过渡层的晶格常数相匹配。
优选地,所述中间层为多层Ga组分渐变的GaxIn1-xP层,且0.5≤x≤1。
优选地,多层所述中间层的厚度从所述P型过渡层到所述P型窗口层的方向递减。
优选地,从所述P型过渡层到所述P型窗口层的方向上,多层所述中间层中每层的Ga组分x渐变增加。
优选地,从所述P型过渡层到所述P型窗口层的方向,所述中间层依次包括第一中间层、第二中间层、第三中间层、第四中间层以及第五中间层。
优选地,所述第一中间层中Ga的组分为x=0.5;
所述第二中间层中Ga的组分为x=0.65;
所述第三中间层中Ga的组分为x=0.75;
所述第四中间层中Ga的组分为x=0.85;
所述第五中间层中Ga的组分为x=0.95。
优选地,所述第一中间层的厚度为30~40nm;
所述第二中间层的厚度为20~30nm;
所述第三中间层的厚度为10~20nm;
所述第四中间层的厚度为10~20nm;
所述第五中间层的厚度为10~15nm。
优选地,所述P型窗口层为层叠结构,形成所述P型窗口层方法包括:
形成第一P型窗口结构层;
对所述第一P型窗口结构层进行退火,以减少所述第一P型窗口结构层中的缺陷;
在经过退火的所述第一P型窗口结构层上形成第二P型窗口结构层,以得到所述P型窗口层。
优选地,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比不同。
优选地,形成所述第一P型窗口结构层的V族源和与Ⅲ族源的摩尔量之比40~50。
优选地,形成所述第二P型窗口结构层的V族源和与Ⅲ族源的摩尔量之比50~80。
优选地,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的温度不同。
优选地,形成所述第一P型窗口结构层的温度为500~600℃。
优选地,形成所述第二P型窗口结构层的温度为800~850℃。
优选地,所述第一P型窗口结构层的厚度为20~50nm。
优选地,所述第一P型窗口结构层在氢气中的退火温度为950~1000℃。
优选地,所述第一P型窗口结构层在氢气中的退火时,关闭形成所述第一P型窗口结构层的气源。
优选地,形成所述P型半导体层的方法包括:依次在所述多量子阱层上形成P型波导层,P型限制层,所述P型过渡层,所述中间层,所述P型窗口层以及P型欧姆接触层;
形成所述N型半导体层的方法包括:在所述衬底上依次形成N型欧姆接触层,N型缓冲层,N型窗口层,N型限制层以及N型波导层。
优选地,在形成所述N型半导体层之前还包括:在所述衬底上形成缓冲层以及腐蚀截止层。
本发明的第三方面提供一种LED芯片,包括:
上述的LED外延结构;
与N型半导体层电连接的第二电极;以及
与P型半导体层电连接的第一电极。
优选地,所述LED芯片为正装LED芯片、倒装LED芯片、垂直LED芯片中的一种。
本发明的第四方面提供一种LED芯片的制备方法,包括:
采用上述方法形成LED外延结构;
形成与所述N型半导体层电连接的第二电极;以及
形成与所述P型半导体层电连接的第一电极。
优选地,所述LED芯片为正装LED芯片、倒装LED芯片、垂直LED芯片中的一种。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,在P型过渡层与P型窗口层之间引入中间层,中间层为多层渐变式结构,实现P型过渡层与P型窗口层之间的晶格常数逐渐改变,以减少突变式结构生长过程中的缺陷,改善晶体质量;提高高温条件下生长P型窗口层薄膜的结晶质量并且改善均匀性,进而提高整个LED外延层的晶体质量;同时,晶体缺陷的减少使得载流子辐射性复合几率增加而提高了亮度,最终提高LED芯片的发光效率。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,从所述P型过渡层到所述P型窗口层的方向上,所述中间层中Ga的组分逐渐提高,In的组分逐渐降低,使所述中间层的晶格常数逐渐从大到小过渡到与P型窗口层接近的晶格常数,以实现从所述P型过渡层到所述P型窗口层的过渡。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,靠近所述P型过渡层的中间层的厚度较厚,可以有效调节外延层的晶格常数,避免晶格失配的产生;靠近所述P型窗口层的中间层的厚度较薄,有利于外延层的晶格向所述P型窗口层过渡。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,所述P型窗口层为层叠结构,且经过高温氢气退火处理,其中每层的生长条件不同,通过改变P型窗口层的生长条件以及高温氢气退火两步法来优化P型窗口层的生长方式。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,第一P型窗口结构层的厚度较薄,经由高温氢气退火处理,所述第一P型窗口结构层中含有缺陷的部分减少,晶格质量较高的部分得以保存,进而为第二P型窗口结构层的生长提供良好的基础。
本发明实施例提供的LED外延结构及其制备方法、LED芯片及其制备方法中,第一P型窗口结构层以及第二P型窗口结构层的V/III比(V族源与Ⅲ族源的摩尔量之比)不同,经由改变生长所述第一P型窗口结构层以及第二P型窗口结构层的V/III比(V族源与Ⅲ族源的摩尔量之比)和温度,使晶体的横向以及纵向生长速度发生改变,进而使得晶体的生长方式由岛状生长转变为层状生长,以最终获得完整光滑的表面。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了本发明第一实施例的LED芯片的截面图;
图2示出了本发明第一实施例的LED芯片的制备方法流程图;
图3示出了本发明第一实施例的LED芯片制备过程的结构示意图;
图4示出了本发明第一实施例的中间层的结构示意图;
图5示出了本发明第二实施例的LED芯片的示意图;
图6示出了本发明第二实施例的LED芯片的P型窗口层制备方法的流程图;
图7示出了本发明第二实施例的LED芯片的P型窗口层的制备过程示意图;
图8示出了本发明第三实施例的LED芯片的示意图;
图9示出了本发明第四实施例的LED芯片的示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一区域“下面”或“下方”。
如果为了描述直接位于另一层、另一区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1示出了本发明第一实施例的LED芯片的截面图;本实施例中,所述LED芯片为正装LED芯片,如图1所示,所述LED芯片包括:衬底100、位于所述衬底100上的外延层200、第一电极300以及第二电极400。
所述外延层200沿垂直于所述衬底100的方向从下至上依次包括缓冲层201、腐蚀截止层202、N型半导体层21、多量子阱层208以及P型半导体层22。
其中,所述N型半导体层21沿垂直于所述衬底100的方向从下至上依次包括N型欧姆接触层203,N型缓冲层204,N型窗口层205,N型限制层206以及N型波导层207;P型半导体层22沿垂直于所述衬底100的方向从下至上依次包括P型波导层209,P型限制层210,P型过渡层211,中间层S0,P型窗口层212以及P型欧姆接触层213。
所述LED芯片还包括透明导电层S1,所述透明导电层S1位于所述P型欧姆接触层213上,所述第一电极300通过所述透明导电层S1与P型欧姆接触层213连接,所述第二电极400位于所述N型欧姆接触层203暴露的区域。
本实施例中,所述衬底100为Ⅲ-Ⅴ族化合物中的一种,例如为GaAs,但不限于此。所述缓冲层201的材料例如为掺杂Si的GaAs,但不限于此;所述腐蚀截止层202的材料例如为掺杂Si的掺杂GaInP,但不限于此。所述N型欧姆接触层203的材料例如为掺杂Si的GaAs,但不限于此;所述N型缓冲层204的材料例如为掺杂Si的GaInP,但不限于此;所述N型窗口层205的材料例如为掺杂Si的(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,但不限于此;所述N型限制层206的材料例如为掺杂Si的AlInP,但不限于此;N型波导层207的材料例如为非掺(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,但不限于此;多量子阱层208的材料例如为GaInP/(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,但不限于此;P型波导层209的材料例如为非掺(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,但不限于此;P型限制层210的材料例如为掺杂Mg的AlInP,但不限于此;所述P型过渡层211的材料例如为掺杂Mg的(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,但不限于此;所述P型窗口层212的材料例如为掺杂Mg的GaP,但不限于此;所述P型欧姆接触层213的材料例如为掺杂C的GaP,但不限于此。
所述透明导电层S1由透明导电性氧化物形成,其材质包括铟In、Sn、Al、Zn及镓Ga等的元素的氧化物中的任一种形成。
所述中间层S0为多层渐变的GaxIn1-xP层,且Ga组分为0.5≤x≤1,以实现从所述P型过渡层211到所述P型窗口层212的过渡。
所述中间层S0的Ga组分和厚度渐变,具体的,从所述P型过渡层211到所述P型窗口层212的方向上,每层的Ga组分x渐变增加,即每一中间层S0中Ga的组分逐渐提高,In的组分逐渐降低,使GaxIn1-xP的晶格常数逐渐从大到小过渡到与P型窗口层212的GaP接近的晶格常数,以实现从所述P型过渡层211的AlGaInP到所述P型窗口层212的GaP的过渡。并且,从所述P型过渡层211到所述P型窗口层212的方向上,每一中间层S0的厚度逐渐降低,靠近所述P型过渡层211的中间层S0的厚度较厚,可以有效调节外延层200的晶格常数,避免晶格失配的产生;靠近所述P型窗口层212的中间层S0的厚度较薄,有利于外延层200的晶格向所述P型窗口层212过渡。
本发明实施例提供的LED外延结构及LED芯片中,在P型过渡层与P型窗口层之间引入中间层,中间层为多层渐变式结构,实现P型过渡层与P型窗口层之间的晶格常数逐渐改变,以减少突变式结构生长过程中的缺陷,改善晶体质量;同时,晶体缺陷的减少使得载流子辐射性复合几率增加而提高了亮度,最终提高LED芯片的发光效率。
需要说明的是,以上对外延层中各结构层的材料和组分的描述仅仅是为了说明的目的,而并非为了限制本发明的范围,本领域技术人员可以做出的修改和替代应该属于本发明的范围之内。
图2示出本发明第一实施例的LED芯片的制备方法流程图。本发明实施例的制备方法用于制备图1所示的LED芯片。
图3a-图3c示出本发明第一实施例的LED芯片制备过程的结构示意图。以下将结合图3a-图3c对本发明第一实施例的LED芯片的制备方法进行说明。
如图3a所示,步骤S10中,在衬底上依次形成缓冲层、腐蚀截止层、N型半导体层、多量子阱层以及P型半导体层。步骤S10也称为外延层200的制备。例如采用金属有机物化学气相沉积、激光辅助分子束外延、激光溅射或氢化物气相外延等外延生长工艺在衬底100的表面形成外延层200,优选地,采用金属有机物化学气相沉积形成外延层200。
其中,所述N型半导体层21沿垂直于所述衬底100的方向从下至上依次包括N型欧姆接触层203,N型缓冲层204,N型窗口层205,N型限制层206以及N型波导层207;P型半导体层22沿垂直于所述衬底100的方向从下至上依次包括P型波导层209,P型限制层210,P型过渡层211,中间层S0,P型窗口层212,以及P型欧姆接触层213。
在一个具体的实施例中,所述衬底100的材料为GaAs。所述缓冲层201的材料为GaAs,生长温度为700℃~750℃(例如为700℃),厚度为200nm~300nm(例如为200nm)。所述腐蚀截止层202的材料为GaInP,生长温度为700℃~750℃(例如为700℃),厚度为10nm~20nm(例如为20nm)。
所述N型欧姆接触层203的材料为GaAs,生长温度为700℃~750℃(例如为700℃),厚度为5nm~10nm(例如为10nm);所述N型缓冲层204的材料为GaInP,生长温度为700℃~750℃(例如为700℃),厚度为15nm~25nm(例如为15nm);所述N型窗口层205的材料为(Al0.7Ga0.3)0.5In0.5P,生长温度为770℃,厚度为1500~2000nm(例如为2000nm);所述N型限制层206的材料为AlInP,生长温度是770℃,厚度为1200nm~1500nm(例如为1500nm);所述N型波导层207的材料为非掺(Al0.65Ga0.35)0.5In0.5P,生长温度是770℃,厚度为60nm~80nm(例如为80nm)。
所述多量子阱层208包括6~12(例如12)个周期的多量子阱,所述多量子阱层208的材料为GaInP/(AlxGa1-x)0.5In0.5P,且Al组分为0.5≤x≤1,生长温度为710℃。
所述P型波导层209的材料为非掺(Al0.65Ga0.35)0.5In0.5P,生长温度是770℃,厚度为60nm~80nm(例如为80nm);所述P型限制层210的材料为掺杂Mg的AlInP,生长温度是770℃,厚度为1200nm~1500nm(例如为1500nm);所述P型过渡层211的材料为掺杂Mg的AlGaInP,生长温度是770℃,厚度为5nm~10nm(例如为10nm);所述P型窗口层212的材料为掺杂Mg的GaP;所述P型欧姆接触层213的材料为高掺C的GaP,生长温度为710℃,厚度为150nm。
其中,所述中间层S0的材料为GaxIn1-xP,且Ga组分为0.5≤x≤1,中间层S0的制备方法为:在所述P型过渡层211上生长GaxIn1-xP层,在生长的过程中,不断提高Ga组分并降低In组分,使GaxIn1-xP的晶格逐渐从大到小过渡到与GaP接近的晶格常数,进而实现从AlGalnP过渡到GaP。
图4示出了本发明第一实施例的中间层的结构示意图。如图4所示,在一个具体的实施例中,所述中间层S0包括依次形成于所述P型过渡层211上的第一中间层S01、第二中间层S02、第三中间层S03、第四中间层S04以及第五中间层S05。其中,第一中间层S01中,GaxIn1-xP中Ga的组分为x=0.5,且第一中间层S01的厚度为30~40nm(例如为40nm);第二中间层S02中,GaxIn1-xP中Ga的组分为x=0.65,且第二中间层S02的厚度为20~30nm(例如为30nm);第三中间层S03中,GaxIn1-xP中Ga的组分为x=0.75,且第三中间层S03的厚度为10~20nm(例如为20nm);第四中间层S04中,GaxIn1-xP中Ga的组分为x=0.85,且第四中间层S04的厚度为10~20nm(例如为15nm);第五中间层S05中,GaxIn1-xP中Ga的组分为x=0.95,且第五中间层S05的厚度为10~15nm(例如为10nm)。
需要说明的是以上对中间层S0的层数、中间层的组分以及厚度的描述仅仅是为了说明的目的,而并非为了限制本发明的范围,本领域技术人员可以做出的修改和替代应该属于本发明的范围之内。
参照图3b,S20中,在P型半导体层上形成透明导电层S1,即在所述P型半导体层22的P型接触层213上形成透明导电层S1,用于所述P型接触层213与所述第一电极300的连接。
透明导电层S1由透明导电性氧化物形成,其材质包括铟In、Sn、Al、Zn及镓Ga等的元素的氧化物中的任一种形成。
如图3c所示,步骤S30中,对从所述透明导电层S1到所述N型欧姆接触层203的表面进行刻蚀,使N型欧姆接触层203的表面暴露。
如图1所述,步骤S40中,在所述透明导电层S1上形成第一电极,在所述N型欧姆接触层203暴露的至少一个区域形成第二电极。
图5示出了本发明第二实施例的LED芯片的示意图,与第一实施例不同的是,本实施例中,所述P型窗口层212为层叠结构,包括层叠的第一P型窗口结构层2121以及第二P型窗口结构层2122;生长所述第一P型窗口结构层2121以及第二P型窗口结构层2122的V族源与Ⅲ族源的摩尔量之比和温度不同,以使得所述第一P型窗口结构层2121和所述第二P型窗口结构层2122在横向以及纵向的生长速度不同。通过调整生长所述第一P型窗口结构层2121以及第二P型窗口结构层2122的V族源与Ⅲ族源的摩尔量之比和温度,使得GaP的生长方式将由岛状生长转变为层状生长,大大改善GaP的晶体质量。
进一步地,所述第一P型窗口结构层2121经过退火处理,以提高所述第一P型窗口结构层2121的晶体质量。本发明实施例提供的LED芯片中,第一P型窗口结构层2121的厚度为20~50nm,较薄的第一P型窗口结构层2121经由高温氢气退火处理,含有缺陷的晶体会减少,晶体质量较高的部分得以保存,进而为第二P型窗口结构层2122的生长提供良好的基础。
图6示出本发明第二实施例的LED芯片的P型窗口层制备方法的流程图,如图6所示,所述P型窗口层的制备方法包括:
S110:形成第一P型窗口结构层;
S120:第一P型窗口结构层在H2的气氛中进行退火;
S130:在第一P型窗口结构层上形成第二P型窗口结构层。
为了改善所述P型窗口层212的生长质量,所述掺杂Mg的P型窗口层212的生长方式为两段式生长。
图7a-图7c示出本发明第二实施例的LED芯片的P型窗口层的制备过程示意图,为了更加清楚地展现P型窗口层的制备过程,该附图中省略了一部分结构层。以下将结合图7a-图7c对本发明第二实施例的LED芯片的P型窗口层的制备方法进行说明。
参照图7a,步骤S110中,在500~600℃的条件下低温生长一层较薄(厚度例如为20~50nm)的第一P型窗口结构层2121,V/III比(V族源与Ⅲ族源的摩尔量之比)为40~50。本实施例中,V族源与Ⅲ族源例如为磷烷和三甲基镓。
参照图7b,步骤S120中,所述第一P型窗口结构层2121在H2的气氛中进行退火。具体地,将温度升高至950~1000℃,关闭V族源与Ⅲ族源(磷烷和三甲基镓),在H2的气氛中进行退火。此时较薄的第一P型窗口结构层2121中含有缺陷的部分减少,留下晶体质量较高的部分。
参照图7c,步骤S130中,将温度控制在800~850℃,V/III比(V族源与Ⅲ族源的摩尔量之比)为50~80,进行高温高速生长,改变晶体的横向和纵向生长速度,使GaP的生长方式由岛状生长转变为层状生长,形成P型窗口层212,提高了高温条件下生长GaP薄膜的结晶质量并且改善均匀性,大大改善GaP的晶体质量,进而提高整个LED外延层的结构质量。
GaP材料的生长温度窗口狭窄,不同的生长温度对其成核影响很大,温度较高时晶体质量较好,表面更接近镜面;温度较低时由动力学控制温度的变化对晶体的生长有很大的影响。为解决应力问题,通过高温退火和生长温度来控制应力的释放,将第一P型窗口结构层2121的生长温度降低,释放应力,然后升温退火、结晶,然后再次升温生长第二P型窗口结构层2122以获得良好的晶体质量。本申请中的退火温度更加易于控制应力释放和控制表面平滑,同时使晶体的质量也能有相应的提高。
进一步的,由于Ⅴ族元素的挥发性比Ⅲ族元素的挥发性强,因此外延生长过程通常在高V/III比的条件下进行,以保证生长表面处于富Ⅴ族元素的环境,这样才能得到良好形貌的外延层。但是,V/III增加到一定程度,随着成核岛密度的增加,晶体中的杂质以及缺陷有增加趋势,大大降低了晶体的结晶质量。另外,在V/III比太小时,成核岛的密度较低,岛与岛合并较快,此时原子没有足够的时间通过吸附和解吸附来调整晶格的排布,初始条件下岛之间容易出现大的倾斜及扭转,螺位错及刃位错均较多。因此,选择合适的Ⅴ/Ⅲ比有助于减少晶体中的杂质和缺陷,同时有效抑制气相寄生反应,对于晶体质量有很大改善,本申请中的Ⅴ/Ⅲ比,可以减少晶体中杂质和缺陷,同时有效抑制气相寄生反应,对于晶体质量有很大改善。
本发明第二实施例提供的LED外延结构及LED芯片中,所述P型窗口层为层叠结构,且经过高温氢气退火处理,其中每层的生长条件不同,通过改变P型窗口层的生长条件以及高温氢气退火两步法来优化P型窗口层的生长方式。
本发明第二实施例提供的LED外延结构及LED芯片中,第一P型窗口结构层的厚度较薄,经由高温氢气退火处理,所述第一P型窗口结构层中含有缺陷的部分减少,晶格质量较高的部分得以保存,进而为第二P型窗口结构层的生长提供良好的基础。
本发明第二实施例提供的LED芯片中第一P型窗口结构层以及第二P型窗口结构层的Ⅴ/Ⅲ比(V族源与Ⅲ族源的摩尔量之比)不同,经由改变生长所述第一P型窗口结构层以及第二P型窗口结构层的Ⅴ/Ⅲ比(V族源与Ⅲ族源的摩尔量之比)和温度,使晶体的横向以及纵向生长速度发生改变,进而使得晶体的生长方式由岛状生长转变为层状生长,以最终获得完整光滑的表面。
以上实施例均以正装LED芯片为例来进行说明,在其他的实施例中,所述LED芯片还可以为倒装LED芯片以及垂直LED芯片,图8示出了本发明第三实施例的LED芯片的示意图;图9示出了本发明第四实施例的LED芯片的示意图。
图8中的LED芯片为垂直LED芯片,图9中的LED芯片为倒装LED芯片,其中,倒装LED芯片与正装LED芯片的电极结构相同,所述第二电极400位于所述N型欧姆接触层203暴露的区域。形成所述第二电极400的过程需要对从所述透明导电层S1到所述N型欧姆接触层203的表面进行刻蚀,使N型欧姆接触层203的表面暴露。
当所述LED芯片为垂直LED芯片时,需要剥离生长衬底,以暴露所述N型半导体层,并在N型半导体层上键合上键合衬底100,作为第二电极(N电极)。
可以理解的是,凡是应用本发明实施例的LED外延结构的LED芯片都在本发明实施例所保护的范围内。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (41)
1.一种LED外延结构,其特征在于,包括:
衬底;
位于所述衬底上的N型半导体层;
位于所述N型半导体层上的多量子阱层;以及
位于所述多量子阱层上的P型半导体层;
其中,所述P型半导体层从下到上依次包括P型过渡层、P型窗口层以及位于二者之间的中间层,所述中间层的晶格常数与所述P型窗口层和所述P型过渡层的晶格常数相匹配。
2.根据权利要求1所述的LED外延结构,其特征在于,所述中间层为多层Ga组分渐变的GaxIn1-xP层,且0.5≤x≤1。
3.根据权利要求2所述的LED外延结构,其特征在于,多层所述中间层的厚度从所述P型过渡层到所述P型窗口层的方向递减。
4.根据权利要求2所述的LED外延结构,其特征在于,从所述P型过渡层到所述P型窗口层的方向上,多层所述中间层中每层的Ga组分x渐变增加。
5.根据权利要求2所述的LED外延结构,其特征在于,从所述P型过渡层到所述P型窗口层的方向,所述中间层依次包括第一中间层、第二中间层、第三中间层、第四中间层以及第五中间层。
6.根据权利要求5所述的LED外延结构,其特征在于,
所述第一中间层中Ga的组分为x=0.5;
所述第二中间层中Ga的组分为x=0.65;
所述第三中间层中Ga的组分为x=0.75;
所述第四中间层中Ga的组分为x=0.85;
所述第五中间层中Ga的组分为x=0.95。
7.根据权利要求5所述的LED外延结构,其特征在于,
所述第一中间层的厚度为30~40nm;
所述第二中间层的厚度为20~30nm;
所述第三中间层的厚度为10~20nm;
所述第四中间层的厚度为10~20nm;
所述第五中间层的厚度为10~15nm。
8.根据权利要求1所述的LED外延结构,其特征在于,所述P型窗口层为层叠结构,包括层叠的第一P型窗口结构层以及位于所述第一P型窗口结构层上的第二P型窗口结构层,其中,所述第一P型窗口结构层经过退火处理。
9.根据权利要求8所述的LED外延结构,其特征在于,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比不同。
10.根据权利要求9所述的LED外延结构,其特征在于,生长所述第一P型窗口结构层的V族源与Ⅲ族源的摩尔量之比为40~50。
11.根据权利要求9所述的LED外延结构,其特征在于,生长所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比为50~80。
12.根据权利要求8所述的LED外延结构,其特征在于,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的温度不同。
13.根据权利要求12所述的LED外延结构,其特征在于,生长所述第一P型窗口结构层的温度为500~600℃。
14.根据权利要求12所述的LED外延结构,其特征在于,生长所述第二P型窗口结构层的温度为800~850℃。
15.根据权利要求8所述的LED外延结构,其特征在于,所述第一P型窗口结构层的厚度为20~50nm。
16.根据权利要求8所述的LED外延结构,其特征在于,所述第一P型窗口结构层的退火温度为950~1000℃。
17.根据权利要求1所述的LED外延结构,其特征在于,所述P型半导体层还包括:
P型波导层,位于所述多量子阱层上;
P型限制层,位于所述P型波导层上;
所述P型过渡层、所述中间层和所述P型窗口层位于所述P型限制层上;
P型欧姆接触层,位于所述P型窗口层上;
所述N型半导体层包括:
N型欧姆接触层,位于所述衬底上;
N型缓冲层,位于所述N型欧姆接触层上;
N型窗口层,位于所述N型缓冲上;
N型限制层,位于所述N型窗口层上;以及
N型波导层,位于所述N型限制层上。
18.根据权利要求1所述的LED外延结构,其特征在于,所述外延结构还包括缓冲层以及腐蚀截止层,所述缓冲层和所述腐蚀截止层位于所述衬底与所述N型半导体层之间。
19.一种LED外延结构的制备方法,其特征在于,包括:
在衬底上依次形成N型半导体层、多量子阱层以及P型半导体层;
其中,形成所述P型半导体层的方法包括:依次形成P型过渡层、中间层以及P型窗口层;
所述中间层的晶格常数与所述P型窗口层和所述P型过渡层的晶格常数相匹配。
20.根据权利要求19所述的LED外延结构的制备方法,其特征在于,所述中间层为多层Ga组分渐变的GaxIn1-xP层,且0.5≤x≤1。
21.根据权利要求20所述的LED外延结构的制备方法,其特征在于,多层所述中间层的厚度从所述P型过渡层到所述P型窗口层的方向递减。
22.根据权利要求20所述的LED外延结构的制备方法,其特征在于,从所述P型过渡层到所述P型窗口层的方向上,多层所述中间层中每层的Ga组分x渐变增加。
23.根据权利要求20所述的LED外延结构的制备方法,其特征在于,从所述P型过渡层到所述P型窗口层的方向,所述中间层依次包括第一中间层、第二中间层、第三中间层、第四中间层以及第五中间层。
24.根据权利要求23所述的LED外延结构的制备方法,其特征在于,
所述第一中间层中Ga的组分为x=0.5;
所述第二中间层中Ga的组分为x=0.65;
所述第三中间层中Ga的组分为x=0.75;
所述第四中间层中Ga的组分为x=0.85;
所述第五中间层中Ga的组分为x=0.95。
25.根据权利要求23所述的LED外延结构的制备方法,其特征在于,
所述第一中间层的厚度为30~40nm;
所述第二中间层的厚度为20~30nm;
所述第三中间层的厚度为10~20nm;
所述第四中间层的厚度为10~20nm;
所述第五中间层的厚度为10~15nm。
26.根据权利要求19所述的LED外延结构的制备方法,其特征在于,所述P型窗口层为层叠结构,形成所述P型窗口层方法包括:
形成第一P型窗口结构层;
对所述第一P型窗口结构层进行退火,以减少所述第一P型窗口结构层中的缺陷;
在经过退火的所述第一P型窗口结构层上形成第二P型窗口结构层,以得到所述P型窗口层。
27.根据权利要求26所述的LED外延结构的制备方法,其特征在于,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的V族源与Ⅲ族源的摩尔量之比不同。
28.根据权利要求27所述的LED外延结构的制备方法,其特征在于,形成所述第一P型窗口结构层的V族源和与Ⅲ族源的摩尔量之比40~50。
29.根据权利要求27所述的LED外延结构的制备方法,其特征在于,形成所述第二P型窗口结构层的V族源和与Ⅲ族源的摩尔量之比50~80。
30.根据权利要求26所述的LED外延结构的制备方法,其特征在于,生长所述第一P型窗口结构层以及所述第二P型窗口结构层的温度不同。
31.根据权利要求30所述的LED外延结构的制备方法,其特征在于,形成所述第一P型窗口结构层的温度为500~600℃。
32.根据权利要求30所述的LED外延结构的制备方法,其特征在于,形成所述第二P型窗口结构层的温度为800~850℃。
33.根据权利要求26所述的LED外延结构的制备方法,其特征在于,所述第一P型窗口结构层的厚度为20~50nm。
34.根据权利要求26所述的LED外延结构的制备方法,其特征在于,所述第一P型窗口结构层在氢气中的退火温度为950~1000℃。
35.根据权利要求34所述的LED外延结构的制备方法,其特征在于,所述第一P型窗口结构层在氢气中的退火时,关闭形成所述第一P型窗口结构层的气源。
36.根据权利要求19所述的LED外延结构的制备方法,其特征在于,形成所述P型半导体层的方法包括:依次在所述多量子阱层上形成P型波导层,P型限制层,所述P型过渡层,所述中间层,所述P型窗口层以及P型欧姆接触层;
形成所述N型半导体层的方法包括:在所述衬底上依次形成N型欧姆接触层,N型缓冲层,N型窗口层,N型限制层以及N型波导层。
37.根据权利要求19所述的LED外延结构的制备方法,其特征在于,在形成所述N型半导体层之前还包括:在所述衬底上形成缓冲层以及腐蚀截止层。
38.一种LED芯片,其特征在于,包括:
权利要求1至18任意一项所述的LED外延结构;
与N型半导体层电连接的第二电极;以及
与P型半导体层电连接的第一电极。
39.根据权利要求38所述的LED芯片,其特征在于,所述LED芯片为正装LED芯片、倒装LED芯片、垂直LED芯片中的一种。
40.一种LED芯片的制备方法,其特征在于,包括:
如权利要求19-37任意一项所述的方法形成LED外延结构;
形成与所述N型半导体层电连接的第二电极;以及
形成与所述P型半导体层电连接的第一电极。
41.根据权利要求40所述的LED芯片的制备方法,其特征在于,所述LED芯片为正装LED芯片、倒装LED芯片、垂直LED芯片中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111581006.9A CN114497298A (zh) | 2021-12-22 | 2021-12-22 | Led外延结构及其制备方法、led芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111581006.9A CN114497298A (zh) | 2021-12-22 | 2021-12-22 | Led外延结构及其制备方法、led芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114497298A true CN114497298A (zh) | 2022-05-13 |
Family
ID=81493667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111581006.9A Pending CN114497298A (zh) | 2021-12-22 | 2021-12-22 | Led外延结构及其制备方法、led芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114497298A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114695608A (zh) * | 2022-05-31 | 2022-07-01 | 江西兆驰半导体有限公司 | 一种led外延片、芯片及其制备方法 |
TWI817724B (zh) * | 2022-09-19 | 2023-10-01 | 錼創顯示科技股份有限公司 | 微型發光元件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661525A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 発光ダイオード |
US6107648A (en) * | 1997-03-13 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor light emitting device having a structure which relieves lattice mismatch |
JP2004022833A (ja) * | 2002-06-17 | 2004-01-22 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ |
US20040238839A1 (en) * | 2003-05-28 | 2004-12-02 | Mu-Jen Lai | Gan-based composition semiconductor light-emitting element and its window layer structure |
US20070045608A1 (en) * | 2005-08-26 | 2007-03-01 | Pei-Jih Wang | Window interface layer of a light-emitting diode |
CN108091742A (zh) * | 2016-11-22 | 2018-05-29 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基改良窗口层结构的黄绿光LED及其制造方法 |
CN110379898A (zh) * | 2019-05-22 | 2019-10-25 | 华灿光电(苏州)有限公司 | 发光二极管外延片及其生长方法 |
CN113823716A (zh) * | 2021-09-17 | 2021-12-21 | 厦门士兰明镓化合物半导体有限公司 | Led外延结构及其制备方法 |
-
2021
- 2021-12-22 CN CN202111581006.9A patent/CN114497298A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661525A (ja) * | 1992-08-07 | 1994-03-04 | Hitachi Ltd | 発光ダイオード |
US6107648A (en) * | 1997-03-13 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor light emitting device having a structure which relieves lattice mismatch |
JP2004022833A (ja) * | 2002-06-17 | 2004-01-22 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法および化合物半導体エピタキシャルウェハ |
US20040238839A1 (en) * | 2003-05-28 | 2004-12-02 | Mu-Jen Lai | Gan-based composition semiconductor light-emitting element and its window layer structure |
US20070045608A1 (en) * | 2005-08-26 | 2007-03-01 | Pei-Jih Wang | Window interface layer of a light-emitting diode |
CN108091742A (zh) * | 2016-11-22 | 2018-05-29 | 山东浪潮华光光电子股份有限公司 | 一种GaAs基改良窗口层结构的黄绿光LED及其制造方法 |
CN110379898A (zh) * | 2019-05-22 | 2019-10-25 | 华灿光电(苏州)有限公司 | 发光二极管外延片及其生长方法 |
CN113823716A (zh) * | 2021-09-17 | 2021-12-21 | 厦门士兰明镓化合物半导体有限公司 | Led外延结构及其制备方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114695608A (zh) * | 2022-05-31 | 2022-07-01 | 江西兆驰半导体有限公司 | 一种led外延片、芯片及其制备方法 |
TWI817724B (zh) * | 2022-09-19 | 2023-10-01 | 錼創顯示科技股份有限公司 | 微型發光元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2666237B2 (ja) | 3族窒化物半導体発光素子 | |
EP0818056B1 (en) | Heterostructure device of nitride compound semiconductor materials and substrate for said device | |
US6285696B1 (en) | Algainn pendeoepitaxy led and laser diode structures for pure blue or green emission | |
EP0420691B1 (en) | Semiconductor light-emitting device and method of fabricating the same | |
JP3304782B2 (ja) | 半導体発光素子 | |
US20020136932A1 (en) | GaN-based light emitting device | |
US7773649B2 (en) | Semiconductor laser diode having wafer-bonded structure and method of fabricating the same | |
US20080118999A1 (en) | Method of fabricating a nitride semiconductor light emitting device | |
JPH06268257A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JPH06177423A (ja) | 青色発光素子 | |
JPH0823124A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
CN114497298A (zh) | Led外延结构及其制备方法、led芯片及其制备方法 | |
JP2002134786A (ja) | 窒化物半導体発光素子 | |
JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
JP2001077412A (ja) | 半導体素子およびその製造方法 | |
JPH10247744A (ja) | 半導体発光素子およびその製法 | |
CN109830582B (zh) | 发光二极管外延片及其生长方法 | |
CN109950375B (zh) | 发光二极管外延片及其生长方法 | |
CN109473511B (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
KR100475005B1 (ko) | 질화물반도체소자 | |
JP3484997B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
CN212434643U (zh) | 一种可改善n型欧姆接触的深紫外led外延片 | |
CN109904287B (zh) | 发光二极管外延片及其生长方法 | |
JPH11274563A (ja) | 半導体装置および半導体発光素子 | |
CN109873063B (zh) | 发光二极管外延片及其生长方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |