CN114460996A - 一种具有快速瞬态响应的低功耗无片外电容线性稳压器 - Google Patents

Abstract

本发明公开了一种具有快速瞬态响应的低功耗无片外电容线性稳压器，包括具有动态阻抗调整的误差放大器和基于内核晶体管的电容耦合环路，所述具有动态阻抗调整的误差放大器与基于内核晶体管的电容耦合环路连接，所述具有动态阻抗调整的误差放大器包括低压套筒式共源共栅运算放大器和偏置电压电路，所述低压套筒式共源共栅运算放大器和偏置电压电路连接。本发明通过引入基于内核晶体管的电容耦合环路，在不增加静态功耗的基础上，有效抑制了负载瞬态变化对输出电压的影响，从而提高低压差线性稳压器的瞬态响应能力。本发明可广泛应用于低压差线性稳压器领域。

Description

一种具有快速瞬态响应的低功耗无片外电容线性稳压器

技术领域

本发明涉及低压差线性稳压器领域，尤其涉及一种具有快速瞬态响应的低功耗无片外电 容线性稳压器。

背景技术

低压差线性稳压器(LDO，Low Dropout Regulator)具有极低的噪声和较高的电源抑制比 (PSRR，Power Supply Rejection Ratio)，LDO相较于开关稳压器成为另一类重要的电源管 理芯片，广泛的应用于便携式设备等消费类电子场景。LDO与普通的电压基准相比，拥有较 强的带载能力。传统的LDO需要片外输出电容以实现稳定工作及快速响应，在负载瞬态响应 中表现出较小的下冲和过冲以及低频下具有优异的电源抑制比(PSR)。然而，考虑到现代电路 的小型化，片外电容占据了相对较大的印刷电路板面积。此外，由于互连线的寄生电感和电 阻，片外电容不能滤除高频噪声。LDO在没有片外大电容补偿的情况下，一般会将主极点设 置在环路的内部，来保证环路的稳定性，但这样会严重影响LDO的瞬态响应能力。

发明内容

为了解决上述技术问题，本发明的目的是提供一种具有快速瞬态响应的低功耗无片外电 容线性稳压器，无片外电容且具有快速瞬态响应的能力。

本发明所采用的技术方案是：一种具有快速瞬态响应的低功耗无片外电容线性稳压器， 包括具有动态阻抗调整的误差放大器和基于内核晶体管的电容耦合环路，所述具有动态阻抗 调整的误差放大器与基于内核晶体管的电容耦合环路连接，所述具有动态阻抗调整的误差放 大器包括低压套筒式共源共栅运算放大器和偏置电压电路，所述低压套筒式共源共栅运算放 大器和偏置电压电路连接。

进一步，所述低压套筒式共源共栅运算放大器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS 管和第四PMOS管：

所述第一NMOS管的漏极、第二NMOS管的源极和第三NMOS管的源极相连，所述第 二NMOS管的漏极与第四NMOS管的源极连接，所述第三NMOS管的漏极与第五NMOS管 的源极连接，所述第四NMOS管的漏极、第一PMOS管的栅极、第二PMOS管的栅极和第 三PMOS管的漏极相连，所述第三PMOS管的栅极与第四PMOS管的栅极连接，所述第三PMOS管的源极与第一PMOS管的漏极连接，所述第四NMOS管的栅极与第五NMOS管的 栅极连接，所述第五NMOS管的漏极与第四PMOS管的漏极连接，所述第四PMOS管的源 极与第二PMOS管的漏极连接所述第一PMOS管的源极与第二PMOS管的源极连接。

进一步，所述偏置电压电路包括第六NMOS管、第七NMOS管、第八NMOS管、第九 NMOS管、第十NMOS管、第五PMOS管和第六PMOS管：

所述第六NMOS管的源极、第七NMOS管的源极和第十NMOS管的源极相连，所述第 六NMOS管的漏极、第五PMOS管的漏极、第七NMOS管的漏极和第六PMOS管的栅极相 连，所述第六PMOS管的漏极、第八NMOS管的栅极和第八NMOS管的漏极相连，所述第 八NMOS管的源极、第九NMOS管的栅极和第九NMOS管的漏极相连，所述第九NMOS管 的源极、第十NMOS管的栅极和第十NMOS管的漏极相连，所述第五PMOS管的源极与第 六PMOS管的源极连接。

进一步，所述基于内核晶体管的电容耦合环路包括低压内核管偏置电路、下拉环路和上 拉环路，所述低压内核管偏置电路包括第十一NMOS管、第十二NMOS管、第七PMOS管和第八PMOS管：

所述第十一NMOS管的源极与第十二NMOS管的源极连接，所述第十一NMOS管的漏极、第七PMOS管的漏极、第七PMOS管的栅极和第八PMOS管的栅极相连，所述第七PMOS 管的源极与第八PMOS管的源极连接。

进一步，所述下拉环路包括第十三NMOS管、第九PMOS管、第十四NMOS管、第十 PMOS管、第十五NMOS管、第十一PMOS管和第十二PMOS管：

所述第十三NMOS管的栅极与第十二NMOS管的栅极连接，所述第十三NMOS管的源极、第十四NMOS管的源极、第十五NMOS管的源极和第十二NMOS管的源极相连，所述 第十三NMOS管的漏极、第九PMOS管的漏极、第十四NMOS管的栅极和第十PMOS管的 栅极相连，所述第九PMOS管的栅极、第十一PMOS管的栅极和第八PMOS管的栅极相连， 所述第九PMOS管的源极、第十PMOS管的源极、第十一PMOS管的源极和第八PMOS管 的源极相连，所述第十四NMOS管的漏极、第十五NMOS管的栅极、第十PMOS管的漏极 和第十二PMOS管的栅极相连，所述第十五NMOS管的漏极于第十二PMOS管的漏极连接， 所述第十一PMOS管的漏极与第十二PMOS管的源极连接。

进一步，所述上拉环路包括第十六NMOS管、第十三PMOS管、第十七NMOS管、第 十四PMOS管、第十八NMOS管、第十九NMOS管和第十五PMOS管：

所述第十六NMOS管的栅极、第十九NMOS管的栅极和第十三NMOS管的栅极相连， 所述第十六NMOS管的源极、第十七NMOS管的源极、第十九NMOS管的源极和第十三 NMOS管的源极相连，所述第十六NMOS管的漏极、第十三PMOS管的漏极、第十四PMOS 管的栅极和第十七NMOS管的栅极相连，所述第十三PMOS管的栅极与第九PMOS管的栅 极连接，所述第十三PMOS管的源极、第十四PMOS管的源极、第十五PMOS管的源极和 第九PMOS管的源极相连，所述第十七NMOS管的漏极、第十四PMOS管的漏极、第十五 PMOS管的栅极和第十八NMOS管的栅极相连，所述第十八NMOS管的源极与第十九NMOS 管的漏极连接，所述第十八NMOS管的漏极与第十五PMOS管的漏极连接。

本发明方法及系统的有益效果是：本发明的低压差线性稳压器无片外电容，通过引入基 于内核晶体管的电容耦合环路，在不增加静态功耗的基础上，有效抑制了负载瞬态变化对输 出电压的影响，从而提高低压差线性稳压器的瞬态响应能力。

附图说明

图1是本发明一种具有快速瞬态响应的低功耗无片外电容线性稳压器的结构框图；

图2是本发明具体实施例具有动态阻抗调整的误差放大器的部分电路图；

图3是本发明具体实施例基于内核晶体管的电容耦合环路的部分电路图；

图4是传统误差放大器与本发明具有动态阻抗调整的误差放大器对震荡的衰减效果对比 图；

图5是传统反相器级与具有单边压摆抑制的反相器级的稳定效果对比图；

图6是电容耦合环路建模示意图；

图7是本发明具体实施例一种快速瞬态响应的低压差线性稳压器与传统低压差线性稳压 器的负载瞬态响应仿真波形对比示意图。

附图标记：Mn1、第一NMOS管；Mn2、第二NMOS管；Mn3、第三NMOS管；Mn4、 第四NMOS管；Mn5、第五NMOS管；Mn6、第六NMOS管；Mn7、第七NMOS管；Mn8、 第八NMOS管；Mn9、第九NMOS管；Mn10、第十NMOS管；Mp1、第一PMOS管；Mp2、 第二PMOS管；Mp3、第三PMOS管；Mp4、第四PMOS管；Mp5、第五PMOS管；Mp6、 第六PMOS管；M_power、功率管；Mn11、第十一NMOS管；Mn12、第十二NMOS管；Mn13、 第十三NMOS管；Mn14、第十四NMOS管；Mn15、第十五NMOS管；Mn16、第十六NMOS管；Mn17、第十七NMOS管；Mn18、第十八NMOS管；Mn19、第十九NMOS管；Mp7、 第七PMOS管；Mp8、第八PMOS管；Mp9、第九PMOS管；Mp10、第十PMOS管；Mp11、 第十一PMOS管；Mp12、第十二PMOS管；Mp13、第十三PMOS管；Mp14、第十PMOS 管；Mp15、第十五PMOS管。

具体实施方式

下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编 号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的 执行顺序均可根据本领域技术人员的理解来进行适应性调整。

参照图1，本发明提供了一种具有快速瞬态响应的低功耗无片外电容线性稳压器，具有 快速瞬态响应的低功耗无片外电容线性稳压器，包括具有动态阻抗调整的误差放大器和基于 内核晶体管的电容耦合环路，所述具有动态阻抗调整的误差放大器与基于内核晶体管的电容 耦合环路连接，所述具有动态阻抗调整的误差放大器包括低压套筒式共源共栅运算放大器和 偏置电压电路，所述低压套筒式共源共栅运算放大器和偏置电压电路连接。

进一步作为优选实施例，所述低压套筒式共源共栅运算放大器包括第一NMOS管Mn1、 第二NMOS管Mn2、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5、第一 PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3和第四PMOS管Mp4：

所述第一NMOS管Mn1的漏极、第二NMOS管Mn2的源极和第三NMOS管Mn3的源 极相连，所述第二NMOS管Mn2的漏极与第四NMOS管Mn4的源极连接，所述第三NMOS 管Mn3的漏极与第五NMOS管Mn5的源极连接，所述第四NMOS管Mn4的漏极、第一PMOS 管Mp1的栅极、第二PMOS管Mp2的栅极和第三PMOS管Mp3的漏极相连，所述第三PMOS 管Mp3的栅极与第四PMOS管Mp4的栅极连接，所述第三PMOS管Mp3的源极与第一PMOS 管Mp3的漏极连接，所述第四NMOS管Mp4的栅极与第五NMOS管Mp5的栅极连接，所 述第五NMOS管Mp5的漏极与第四PMOS管Mp4的漏极连接，所述第四PMOS管Mp4的 源极与第二PMOS管Mp2的漏极连接所述第一PMOS管Mp1的源极与第二PMOS管Mp2 的源极连接。

具体地，参照图2，第一NMOS管Mn1为尾电流源，其栅极连接到偏置VBN1。第二 NMOS管Mn2和第三NMOS管Mn3为输出对管，第二NMOS管Mn2的栅极与参考电压VREF 相连，第三NMOS管Mn3与输出节点相连；第四NMOS管Mn4和第五NMOS管MN5的栅 极共同连接到偏置VBN2，第三PMOS管Mp3和第四PMOS管MP4的栅极共同连接到偏置 VBP；第一PMOS管Mp1、第二PMOS管Mp2的栅极共同连接到第四NMOS管Mn4、第三 PMOS管MP3的漏极；第五NMOS管Mn5和第四PMOS管Mp4的漏极连接到功率管M power 的栅极VG。

进一步作为本方法的优选实施例，所述偏置电压电路包括第六NMOS管Mn6、第七NMOS管Mn7、第八NMOS管Mn8、第九NMOS管Mn9、第十NMOS管Mn10、第五PMOS 管Mp5和第六PMOS管Mp6：

所述第六NMOS管Mn6的源极、第七NMOS管Mn7的源极和第十NMOS管Mn10的 源极相连，所述第六NMOS管Mn6的漏极、第五PMOS管Mn5的漏极、第七NMOS管Mn7 的漏极和第六PMOS管Mp6的栅极相连，所述第六PMOS管Mp6的漏极、第八NMOS管 Mn8的栅极和第八NMOS管Mn8的漏极相连，所述第八NMOS管Mn8的源极、第九NMOS 管Mn9的栅极和第九NMOS管Mn9的漏极相连，所述第九NMOS管Mn9的源极、第十NMOS 管Mn10的栅极和第十NMOS管Mn10的漏极相连，所述第五PMOS管Mp5的源极与第六 PMOS管Mp6的源极连接。

具体地，参照图2，第六NMOS管Mn6、第七NMOS管Mn7、第八NMOS管Mn8、第 九NMOS管Mn9、第十NMOS管Mn10、第五PMOS管Mp5和第六PMOS管Mp6产生低 压套筒式共源共栅运算放大器的偏置电压VBN1，VBN2，VBP。第八NMOS管Mn8的漏极 产生VBN2，第十NMOS管Mn10的漏极产生VBN1。第六NMOS管Mn6与第七NMOS管 Mn7的栅极分别连接到VDO，VUP。

VDO，VUP处于常为0的状态，当VDO或VUP信号到来，第六NMOS管Mn6或第七 NMOS管Mn7打开，使得VBP下拉，VBN2上拉，VBN1上拉，从而第三PMOS管Mp3、 第四PMOS管MP4、第四NMOS管Mn4和第五NMOS管Mn5进入深线性区，MN1从亚阈 值区进入饱和区，增加了流过低压套筒式共源共栅运算放大器的电流，减小了低压套筒式共 源共栅运算放大器的输出阻抗，参照图4，对比了两种误差放大器对振荡的衰减效果，本设 计中的具有动态阻抗调整的误差放大器明显衰减了电荷耦合环路的振荡，可以看到输出节点 的电压也迅速稳定，而且该结构还可以提高了主环路带宽。

进一步作为本方法的优选实施例，所述基于内核晶体管的电容耦合环路包括低压内核管 偏置电路、下拉环路和上拉环路，所述低压内核管偏置电路包括第十一NMOS管Mn11、第 十二NMOS管Mn12、第七PMOS管Mp7和第八PMOS管Mp8：

所述第十一NMOS管Mn11的源极与第十二NMOS管MN12的源极连接，所述第十一NMOS管MN11的漏极、第七PMOS管Mp7的漏极、第七PMOS管Mp7的栅极和第八PMOS 管Mp8的栅极相连，所述第七PMOS管Mp7的源极与第八PMOS管Mp8的源极连接。

进一步作为本方法优选实施例，所述下拉环路包括第十三NMOS管Mn13、第九PMOS管Mp9、第十四NMOS管Mn14、第十PMOS管Mp10、第十五NMOS管Mn15、第十一PMOS 管Mp11和第十二PMOS管Mp12：

所述第十三NMOS管Mn13的栅极与第十二NMOS管Mn12的栅极连接，所述第十三NMOS管Mn13的源极、第十四NMOS管Mn14的源极、第十五NMOS管Mn15的源极和第 十二NMOS管Mn12的源极相连，所述第十三NMOS管Mn13的漏极、第九PMOS管Mp9 的漏极、第十四NMOS管Mn14的栅极和第十PMOS管Mp10的栅极相连，所述第九PMOS 管Mp10的栅极、第十一PMOS管Mp11的栅极和第八PMOS管Mp8的栅极相连，所述第九 PMOS管Mp9的源极、第十PMOS管Mp10的源极、第十一PMOS管Mp11的源极和第八 PMOS管Mp8的源极相连，所述第十四NMOS管Mn14的漏极、第十五NMOS管Mn15的 栅极、第十PMOS管Mp10的漏极和第十二PMOS管Mp12的栅极相连，所述第十五NMOS 管Mp15的漏极于第十二PMOS管Mp12的漏极连接，所述第十一PMOS管Mp11的漏极与 第十二PMOS管Mp12的源极连接。

进一步作为本方法优选实施例，所述上拉环路包括第十六NMOS管Mn16、第十三PMOS 管Mp13、第十七NMOS管Mn17、第十四PMOS管Mp14、第十八NMOS管Mn18、第十九 NMOS管Mn19和第十五PMOS管Mp15：

所述第十六NMOS管Mn16的栅极、第十九NMOS管Mn19的栅极和第十三NMOS管 Mn13的栅极相连，所述第十六NMOS管Mn16的源极、第十七NMOS管Mn17的源极、第 十九NMOS管Mn19的源极和第十三NMOS管Mn13的源极相连，所述第十六NMOS管Mn16 的漏极、第十三PMOS管Mp13的漏极、第十四PMOS管Mp14的栅极和第十七NMOS管 Mn17的栅极相连，所述第十三PMOS管Mp13的栅极与第九PMOS管Mp9的栅极连接，所 述第十三PMOS管Mp13的源极、第十四PMOS管Mp14的源极、第十五PMOS管Mp15的 源极和第九PMOS管Mp9的源极相连，所述第十七NMOS管Mn17的漏极、第十四PMOS 管Mp14的漏极、第十五PMOS管Mp15的栅极和第十八NMOS管Mn18的栅极相连，所述 第十八NMOS管Mn18的源极与第十九NMOS管Mn19的漏极连接，所述第十八NMOS管 Mn18的漏极与第十五PMOS管Mp15的漏极连接。

其中W/L(Mp7)：W/L(Mp8)：W/L(Mp9)：W/L(Mp13)＝1：1：4：1；W/L(Mn12)： W/L(Mn13)：W/L(Mn16)＝1：1：4。其中第十四NMOS管Mn14、第十PMOS管Mp10 以及第十七NMOS管Mn17、第十四PMOS管Mp14构成两个反相器结构，分别作为下拉环 路与下拉环路的反向级。本设计的关键在于下拉环路中的第十五NMOS管Mn15、第十二 PMOS管Mp12、第十四PMOS管Mp14，以及上拉环路中的第十五PMOS管Mp15、第十八 NMOS管Mn18、第十九NMOS管Mn19。以下拉环路中的第十五NMOS管Mn15、第十一 PMOS管Mp11、第十二PMOS管Mp12为例进行分析，设计中，第十五NMOS管Mn15的 宽长比远大于第十一PMOS管Mp11与第十二PMOS管Mp12，第十一PMOS管Mp11的栅 极连接到第七PMOS管Mp7的栅极，限制流过第十二PMOS管Mp12与第十四PMOS管Mp14 的电流，但是不会限制VUP下降的速度。

如果输出节点电压产生向上的过冲，会触发上冲抑制环路，第十二NMOS管Mn12、第八PMOS管Mp8的漏极会下降到较低的电位，第十四NMOS管Mn14、第十PMOS管Mp10 的漏极也会从零电位上升到较高的电位，第十五NMOS管Mn15迅速抽取VUP节点处的电 荷，耦合到VG节点，等效为Cout1在抽取VG节点的电荷，使得VG迅速下降，从而抑制 了输出节点电压过冲。而Mp7与Mp8的作用就是衰减该电荷耦合环路的振荡。

如果输出节点电压产生向下的过冲，会触发下冲抑制环路，Mn3，Mp4的漏极会下降到 较低的电位，第十七NMOS管Mn17、第十四PMOS管Mp14的漏极也会从零电位上升到较 高的电位，第十五PMOS管Mp15迅速抽取VDO节点处的电荷，耦合到VG节点，等效为 Cout1在抽取VG节点的电荷，使得VG迅速下降，从而抑制了输出节点电压过冲。而Mn8 与Mn9的作用就是衰减该电荷耦合环路的振荡，如图5对比了传统反相器级与具有单边压摆 抑制的反相器级的稳定效果，可见具有单边压摆抑制的反相器级可以使得输出节点电压迅速 稳定。

以单个环路为例，对电容耦合环路进行详细的小信号建模，如图6，VG，VOUT分别为功率管栅极电压与低压差线性稳压器的输出电压；gm为功率管的跨导，gmp1,gmn1分别为Mp3或Mp4，Mn2或Mn3的跨导；gm2，gm3为两级反相结构的跨导。Co，Cg，Cout，Cin 分别为输出节点电容、功率管栅极电容、反馈耦合电容、输入耦合电容，Cp1，Cp2，Cp3为 各节点处的寄生电容，可以忽略不计，所以将gm1，gm2，gm3合并，用gm2表示，Cp1， Cp2，Cp3集总为C2，输出阻抗等效为R2。现推导从VOUT到VG节点的传输函数，由基尔 霍夫电压电流定律可得：

联立以上三式可得

由于C₂＜＜C_f≈C_g，在中高频下，方程可简化为

所以为了提高其带宽，我们需要增加反相器级的g_m2；为了提高信号从V_out传输到V_G在中 高频谱下的增益，需要选择较大的C_out。

并且，为了避免该环路的振荡，本设计选择降低g_m2、降低R_g，与前面设计的动态阻抗 调整的误差放大器以及具有单边压摆抑制的反向级相互映照，本设计提出的电容耦合环路具 有超高的响应带宽，而在电压恢复阶段几乎不会影响主环路，保证了低压差线性稳压器的稳 定性。

参照图7，本发明提出的一种快速瞬态响应的低压差线性稳压器(实线)与传统低压差 线性稳压器(虚线)的负载瞬态响应仿真波形图对比可以看出，前者的过冲与恢复时间均远 小于后者，这得益于基于内核晶体管具有较高的本征带宽，由其组成的电容耦合环路具有快 速的响应能力。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉 本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同 的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，包括具有动态阻抗调整的误差放大器和基于内核晶体管的电容耦合环路，所述具有动态阻抗调整的误差放大器与基于内核晶体管的电容耦合环路连接，所述具有动态阻抗调整的误差放大器包括低压套筒式共源共栅运算放大器和偏置电压电路，所述低压套筒式共源共栅运算放大器和偏置电压电路连接。

2.根据权利要求1所述一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，所述低压套筒式共源共栅运算放大器包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管：

所述第一NMOS管的漏极、第二NMOS管的源极和第三NMOS管的源极相连，所述第二NMOS管的漏极与第四NMOS管的源极连接，所述第三NMOS管的漏极与第五NMOS管的源极连接，所述第四NMOS管的漏极、第一PMOS管的栅极、第二PMOS管的栅极和第三PMOS管的漏极相连，所述第三PMOS管的栅极与第四PMOS管的栅极连接，所述第三PMOS管的源极与第一PMOS管的漏极连接，所述第四NMOS管的栅极与第五NMOS管的栅极连接，所述第五NMOS管的漏极与第四PMOS管的漏极连接，所述第四PMOS管的源极与第二PMOS管的漏极连接所述第一PMOS管的源极与第二PMOS管的源极连接。

3.根据权利要求2所述一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，所述偏置电压电路包括第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第五PMOS管和第六PMOS管：

所述第六NMOS管的源极、第七NMOS管的源极和第十NMOS管的源极相连，所述第六NMOS管的漏极、第五PMOS管的漏极、第七NMOS管的漏极和第六PMOS管的栅极相连，所述第六PMOS管的漏极、第八NMOS管的栅极和第八NMOS管的漏极相连，所述第八NMOS管的源极、第九NMOS管的栅极和第九NMOS管的漏极相连，所述第九NMOS管的源极、第十NMOS管的栅极和第十NMOS管的漏极相连，所述第五PMOS管的源极与第六PMOS管的源极连接。

4.根据权利要求3所述一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，所述基于内核晶体管的电容耦合环路包括低压内核管偏置电路、下拉环路和上拉环路，所述低压内核管偏置电路包括第十一NMOS管、第十二NMOS管、第七PMOS管和第八PMOS管：

所述第十一NMOS管的源极与第十二NMOS管的源极连接，所述第十一NMOS管的漏极、第七PMOS管的漏极、第七PMOS管的栅极和第八PMOS管的栅极相连，所述第七PMOS管的源极与第八PMOS管的源极连接。

5.根据权利要求4所述一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，所述下拉环路包括第十三NMOS管、第九PMOS管、第十四NMOS管、第十PMOS管、第十五NMOS管、第十一PMOS管和第十二PMOS管：

所述第十三NMOS管的栅极与第十二NMOS管的栅极连接，所述第十三NMOS管的源极、第十四NMOS管的源极、第十五NMOS管的源极和第十二NMOS管的源极相连，所述第十三NMOS管的漏极、第九PMOS管的漏极、第十四NMOS管的栅极和第十PMOS管的栅极相连，所述第九PMOS管的栅极、第十一PMOS管的栅极和第八PMOS管的栅极相连，所述第九PMOS管的源极、第十PMOS管的源极、第十一PMOS管的源极和第八PMOS管的源极相连，所述第十四NMOS管的漏极、第十五NMOS管的栅极、第十PMOS管的漏极和第十二PMOS管的栅极相连，所述第十五NMOS管的漏极于第十二PMOS管的漏极连接，所述第十一PMOS管的漏极与第十二PMOS管的源极连接。

6.根据权利要求5所述一种具有快速瞬态响应的低功耗无片外电容线性稳压器，其特征在于，所述上拉环路包括第十六NMOS管、第十三PMOS管、第十七NMOS管、第十四PMOS管、第十八NMOS管、第十九NMOS管和第十五PMOS管：

所述第十六NMOS管的栅极、第十九NMOS管的栅极和第十三NMOS管的栅极相连，所述第十六NMOS管的源极、第十七NMOS管的源极、第十九NMOS管的源极和第十三NMOS管的源极相连，所述第十六NMOS管的漏极、第十三PMOS管的漏极、第十四PMOS管的栅极和第十七NMOS管的栅极相连，所述第十三PMOS管的栅极与第九PMOS管的栅极连接，所述第十三PMOS管的源极、第十四PMOS管的源极、第十五PMOS管的源极和第九PMOS管的源极相连，所述第十七NMOS管的漏极、第十四PMOS管的漏极、第十五PMOS管的栅极和第十八NMOS管的栅极相连，所述第十八NMOS管的源极与第十九NMOS管的漏极连接，所述第十八NMOS管的漏极与第十五PMOS管的漏极连接。

Images