CN114449762B - 优化bga芯片引脚分布图的方法、装置、设备及介质 - Google Patents

优化bga芯片引脚分布图的方法、装置、设备及介质 Download PDF

Info

Publication number
CN114449762B
CN114449762B CN202111604323.8A CN202111604323A CN114449762B CN 114449762 B CN114449762 B CN 114449762B CN 202111604323 A CN202111604323 A CN 202111604323A CN 114449762 B CN114449762 B CN 114449762B
Authority
CN
China
Prior art keywords
distance
preset distance
signal
pin
signal pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111604323.8A
Other languages
English (en)
Other versions
CN114449762A (zh
Inventor
魏斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111604323.8A priority Critical patent/CN114449762B/zh
Publication of CN114449762A publication Critical patent/CN114449762A/zh
Application granted granted Critical
Publication of CN114449762B publication Critical patent/CN114449762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种优化BGA芯片pin map的方法、装置、设备及可读介质，该方法包括：根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；将第三信号pin之间的距离设置为第三预设距离。通过使用本发明的方案，能够避免pin空间整体增加所引起的芯片面积增加，有效促进PCB设计过程中的小型化发展，能够避免串扰带来的信号失效，同时合理利用芯片内部的空间，避免成本浪费。

Description

优化BGA芯片引脚分布图的方法、装置、设备及介质
技术领域
本发明涉及计算机领域，并且更具体地涉及一种优化BGA芯片pin map的方法、装置、设备及可读介质。
背景技术
随着电子产品的快速发展，PCB板上的信号传输速率越来越高，对电子产品设计的要求也越来越高，信号传输的好坏直接影响到PCB板各个功能的实现和稳定性。在进行电路板设计时，随着BGA（Ball Grid Array Package，球栅阵列封装）芯片的引脚间距越来越近，在BGA内扇出过孔之间产生的串扰直接影响了信号传输过程中的质量和完整性，因此扇出的过孔间串扰的控制成为一项重要的考察指标。
现有的BGA芯片内过孔间距较小导致串扰较大，信号失真，信号质量下降。增加扇出过孔之间的间距或进行pin调整对于有限的BGA芯片空间来说不易实现，同时芯片面积增大也不利于PCB设计小型化。
发明内容
有鉴于此，本发明实施例的目的在于提出一种优化BGA芯片pin map（引脚分布图）的方法、装置、设备及可读介质，通过使用本发明的技术方案，能够避免pin空间整体增加所引起的芯片面积增加，有效促进PCB设计过程中的小型化发展，能够避免串扰带来的信号失效，同时合理利用芯片内部的空间，避免成本浪费。
基于上述目的，本发明的实施例的一个方面提供了一种优化BGA芯片pin map的方法，包括以下步骤：
根据PCB设计要求将信号pin（引脚）划分成第一信号pin、第二信号pin和第三信号pin；
将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；
将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；
将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
根据本发明的一个实施例，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
根据本发明的一个实施例，还包括：
在第一信号pin周围设置若干对回流地孔。
根据本发明的一个实施例，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。
本发明的实施例的另一个方面，还提供了一种优化BGA芯片pin map的装置，装置包括：
划分模块，划分模块配置为根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；
第一设置模块，第一设置模块配置为将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；
第二设置模块，第二设置模块配置为将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；
第三设置模块，第三设置模块配置为将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
根据本发明的一个实施例，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
根据本发明的一个实施例，第一设置模块还配置为：
在第一信号pin周围设置若干对回流地孔。
根据本发明的一个实施例，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。
本发明的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
本发明的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
本发明具有以下有益技术效果：本发明实施例提供的优化BGA芯片pin map的方法，通过根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离的技术方案，能够避免pin空间整体增加所引起的芯片面积增加，有效促进PCB设计过程中的小型化发展，能够避免串扰带来的信号失效，同时合理利用芯片内部的空间，避免成本浪费。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的优化BGA芯片pin map的方法的示意性流程图；
图2为根据本发明一个实施例的优化BGA芯片pin map的装置的示意图；
图3为根据本发明一个实施例的计算机设备的示意图；
图4为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种优化BGA芯片pin map的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin。第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
S2将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离。
S3将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离。
S4将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
本专利主要解决BGA芯片内信号的串扰问题，根据PCB设计过程中的速率要求，增加BGA芯片内电源信号或普通信号或其他高速信号pin与同一组高速信号pin之间的间距，同时调整设计空间，尽可能将高速信号pin附近调整为gnd信号，而针对较为重要的低速信号，同样可以调大pin间距，缩小普通信号pin间距，合理安排pin分布，得到精准的BGA芯片pin map分布，在降低信号间串扰的同时不影响芯片内部pin数量，确保链路的信号完整性，避免串扰带来的信号失效；同时合理利用芯片内部的空间，避免成本浪费，有效促进PCB设计过程中的小型化发展，降低成本，方法简洁高效易实现，同时增加了系统设计可靠性。
在本发明的一个优选实施例中，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
在本发明的一个优选实施例中，还包括：
在第一信号pin周围设置若干对回流地孔。增加回流地孔能够更好的保护信号不受干扰。
在本发明的一个优选实施例中，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。也就是说，最重要的信号pin之间的距离可以大于芯片设计时的通常距离，最普通的信号pin之间的距离可以小于芯片设计时的通常距离，这样可以降低普通信号对较重要的高速信号的影响。
例如，针对0.8pitch的BGA芯片，常见pin间距为32mil，常用过孔为直径8mil的钻孔，在PCB设计过程中，芯片外侧两排pin间距保证5mil，走线扇出。对于芯片内侧pin打孔扇出时，增加pin间距使高速pin与其他pin间距达到0.9pitch，使得高速信号打孔扇出与其他信号间距增大，减小信号间串扰。扇出打孔时使用6mil过孔，减小信号经过过孔时产生的阻抗突变。在高速信号扇出过孔附近增加3-4对回流地孔，保护信号不受干扰。经高速信号仿真分析可以看到，当高速信号与周围普通信号pin间距为0.9pitch时，阻抗突变产生最小，仿真曲线初始值最接近85ohm，阻抗最高点变化值比突变峰值减少30%，阻抗最低点变化值比突变峰值减少75%，进一步保证了信号传输过程中的完整性。
减小高速信号附近普通信号pin间距至0.65pitch，降低电源信号等其他信号对高速信号影响，避免信号串扰较大引起的信号质量受损或失效，更进一步提高信号质量。电源信号打孔扇出时使用8mil过孔，增大芯片的载流能力，满足通流需求。从仿真分析可以看出当高速信号与周围普通信号pin间距为0.9pitch时，频率达到16GHz，优化后高速信号串扰仿真值为-25.59dB，曲线较平稳，无较大峰值变化，且优于常规方式串扰值3.24dB，频率达到24 GHz，优化后高速信号串扰仿真值为-16.72dB，与其他方式相比信号得到明显提升。
其他较为重要的低速信号与普通信号pin间距达到0.85pitch，其他pin间距达到0.7pitch，以保证pin间距拉大后不影响芯片内pin数量，同时进一步减小信号间串扰，增加信号完整性。芯片pin map设计完成后，将pin分布输出给供应商，提供订制芯片设计，实体设计与封装设计一致，在芯片进行焊接时，首先根据订制后的芯片pin分布设计钢网开口形状，钢网开孔的大小与焊盘保持一致，然后刷锡膏，在过回流焊炉进行加热焊接，保证焊接良好，降低不良率。
通过本发明的技术方案，能够避免pin空间整体增加所引起的芯片面积增加，有效促进PCB设计过程中的小型化发展，能够避免串扰带来的信号失效，同时合理利用芯片内部的空间，避免成本浪费。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器（Read-Only Memory，ROM）或随机存取存储器（Random AccessMemory，RAM）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由CPU 执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU 执行时，执行本发明实施例公开的方法中限定的上述功能。
基于上述目的，本发明的实施例的第二个方面，提出了一种优化BGA芯片pin map的装置，如图2所示，装置200包括：
划分模块，划分模块配置为根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；
第一设置模块，第一设置模块配置为将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；
第二设置模块，第二设置模块配置为将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；
第三设置模块，第三设置模块配置为将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
在本发明的一个优选实施例中，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
在本发明的一个优选实施例中，第一设置模块还配置为：
在第一信号pin周围设置若干对回流地孔。
在本发明的一个优选实施例中，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备。图3示出的是本发明提供的计算机设备的实施例的示意图。如图3所示，本发明实施例包括如下装置：至少一个处理器21；以及存储器22，存储器22存储有可在处理器上运行的计算机指令23，指令由处理器执行时实现以下方法：
根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；
将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；
将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；
将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
在本发明的一个优选实施例中，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
在本发明的一个优选实施例中，还包括：
在第一信号pin周围设置若干对回流地孔。
在本发明的一个优选实施例中，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。
基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质。图4示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图4所示，计算机可读存储介质31存储有被处理器执行时执行如下方法的计算机程序32：
根据PCB设计要求将信号pin划分成第一信号pin、第二信号pin和第三信号pin；
将第一信号pin与其他信号pin之间的距离设置为第一预设距离，第一信号pin之间的距离设置为第一预设距离；
将第二信号pin与第三信号pin之间的距离设置为第二预设距离，第二信号pin之间的距离设置为第二预设距离；
将第三信号pin之间的距离设置为第三预设距离，其中，第一预设距离大于第二预设距离，第二预设距离大于第三预设距离。
在本发明的一个优选实施例中，第一信号pin为PCB设计要求中的高速信号pin，第二信号pin为PCB设计要求中的重要低速信号pin，第三信号pin为PCB设计要求中的普通信号pin。
在本发明的一个优选实施例中，还包括：
在第一信号pin周围设置若干对回流地孔。
在本发明的一个优选实施例中，BGA芯片为0.8pitch的BGA芯片，第一预设距离为0.9pitch，第二预设距离为0.85pitch，第三预设距离为0.65pitch。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路（DSL）或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘（CD）、激光盘、光盘、数字多功能盘（DVD）、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (4)

1.一种优化BGA芯片引脚分布图的方法，其特征在于，包括以下步骤：
根据PCB设计要求将信号引脚划分成第一信号引脚、第二信号引脚和第三信号引脚；
将所述第一信号引脚与其他信号引脚之间的距离设置为第一预设距离，所述第一信号引脚之间的距离设置为所述第一预设距离；
将第二信号引脚与所述第三信号引脚之间的距离设置为第二预设距离，所述第二信号引脚之间的距离设置为所述第二预设距离；
将第三信号引脚之间的距离设置为第三预设距离，其中，所述第一预设距离大于所述第二预设距离，所述第二预设距离大于所述第三预设距离；
所述第一信号引脚为PCB设计要求中的高速信号引脚，所述第二信号引脚为PCB设计要求中的重要低速信号引脚，所述第三信号引脚为PCB设计要求中的普通信号引脚；
在所述第一信号引脚周围设置若干对回流地孔；
所述BGA芯片为0.8pitch的BGA芯片，所述第一预设距离为0.9pitch，所述第二预设距离为0.85pitch，所述第三预设距离为0.65pitch。
2.一种优化BGA芯片引脚分布图的装置，其特征在于，所述装置包括：
划分模块，所述划分模块配置为根据PCB设计要求将信号引脚划分成第一信号引脚、第二信号引脚和第三信号引脚；
第一设置模块，所述第一设置模块配置为将所述第一信号引脚与其他信号引脚之间的距离设置为第一预设距离，所述第一信号引脚之间的距离设置为所述第一预设距离；
第二设置模块，所述第二设置模块配置为将第二信号引脚与所述第三信号引脚之间的距离设置为第二预设距离，所述第二信号引脚之间的距离设置为所述第二预设距离；
第三设置模块，所述第三设置模块配置为将第三信号引脚之间的距离设置为第三预设距离，其中，所述第一预设距离大于所述第二预设距离，所述第二预设距离大于所述第三预设距离，
其中：所述第一信号引脚为PCB设计要求中的高速信号引脚，所述第二信号引脚为PCB设计要求中的重要低速信号引脚，所述第三信号引脚为PCB设计要求中的普通信号引脚；
所述第一设置模块还配置为：在所述第一信号引脚周围设置若干对回流地孔；
所述BGA芯片为0.8pitch的BGA芯片，所述第一预设距离为0.9pitch，所述第二预设距离为0.85pitch，所述第三预设距离为0.65pitch。
3. 一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1所述方法的步骤。
4.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1所述方法的步骤。
CN202111604323.8A 2021-12-24 2021-12-24 优化bga芯片引脚分布图的方法、装置、设备及介质 Active CN114449762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111604323.8A CN114449762B (zh) 2021-12-24 2021-12-24 优化bga芯片引脚分布图的方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111604323.8A CN114449762B (zh) 2021-12-24 2021-12-24 优化bga芯片引脚分布图的方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN114449762A CN114449762A (zh) 2022-05-06
CN114449762B true CN114449762B (zh) 2023-08-25

Family

ID=81363474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111604323.8A Active CN114449762B (zh) 2021-12-24 2021-12-24 优化bga芯片引脚分布图的方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN114449762B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420648A (zh) * 2020-10-29 2021-02-26 深圳市紫光同创电子有限公司 焊球排布单元及封装芯片
CN112770492A (zh) * 2019-10-18 2021-05-07 恒为科技（上海）股份有限公司 一种高速信号过孔的设计方法、系统及存储介质

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112770492A (zh) * 2019-10-18 2021-05-07 恒为科技（上海）股份有限公司 一种高速信号过孔的设计方法、系统及存储介质
CN112420648A (zh) * 2020-10-29 2021-02-26 深圳市紫光同创电子有限公司 焊球排布单元及封装芯片

Also Published As

Publication number Publication date
CN114449762A (zh) 2022-05-06

Similar Documents

Publication Publication Date Title
US8344266B2 (en) Optimizing ASIC pinouts for HDI
JP2006128633A (ja) 多端子素子及びプリント配線板
JP2008518486A (ja) プリント回路基板の信号層遷移を改善するための装置及び方法
US20080250377A1 (en) Conductive dome probes for measuring system level multi-ghz signals
CN110996513B (zh) 一种设计pcb焊盘的方法、设备及介质
CN114449762B (zh) 优化bga芯片引脚分布图的方法、装置、设备及介质
CN118036542B (zh) Pcb自动设计方法、装置、终端及存储介质
CN115544953A (zh) 一种pcb阻抗仿测优化的方法、装置、设备及可读介质
CN107734828B (zh) 一种pcb板差分信号线布线结构及布线方法
US20080235646A1 (en) Spacers for Reducing Crosstalk and Maintaining Clearances
CN114928944B (zh) Pcb板焊盘结构设计方法、装置、计算机设备及可读介质
US10461387B2 (en) Systems and methods for improved chip device performance
US20160352473A1 (en) Frequency-domain high-speed bus signal integrity compliance model
US7284216B2 (en) System and method for verifying signal propagation delays of circuit traces of a PCB layout
CN110730556B (zh) 高速电路及低频减少被动等化器
CN113964613B (zh) 一种减小高速连接器stub的方法、装置、设备及可读介质
US7472368B2 (en) Method for implementing vertically coupled noise control through a mesh plane in an electronic package design
CN116528481A (zh) 印制电路板优化方法、装置、设备、介质及印制电路板
US20200100356A1 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
US20230319978A1 (en) Micro-ground vias for improved signal integrity for high-speed serial links
CN218941436U (zh) Pcb封装电路及pcb板
US20210385948A1 (en) Asymmetrical laminated circuit boards for improved electrical performance
CN114071884B (zh) 一种实现bga封装小型化出线的方法和pcb板
CN216600179U (zh) Pcb板结构
CN118607458A (zh) 电路板的阻抗补偿方法、系统及装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant