CN114447053A - 显示装置以及制造显示装置的方法 - Google Patents

显示装置以及制造显示装置的方法 Download PDF

Info

Publication number
CN114447053A
CN114447053A CN202111282061.8A CN202111282061A CN114447053A CN 114447053 A CN114447053 A CN 114447053A CN 202111282061 A CN202111282061 A CN 202111282061A CN 114447053 A CN114447053 A CN 114447053A
Authority
CN
China
Prior art keywords
insulating layer
electrode
layer
opening
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111282061.8A
Other languages
English (en)
Inventor
金俊杰
金璱基
全映宰
姜炫丞
金承来
金钟仁
方硕焕
孙升锡
申东勋
尹甲洙
李光洙
李禹根
李在贤
秦基洙
崔畯焕
许宗茂
洪知润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114447053A publication Critical patent/CN114447053A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了显示装置以及制造显示装置的方法。该显示装置包括：基板，包括显示区域以及与显示区域相邻的外围区域；薄膜晶体管，位于基板的显示区域中并且包括半导体层以及与半导体层的沟道区重叠的栅电极；导电层，设置在基板和半导体层之间并且包括位于基板的显示区域中的第一电极以及位于基板的外围区域中的焊盘电极；以及第一绝缘层，设置在导电层和半导体层之间并且具有暴露焊盘电极的上表面的至少一部分的第一开口。

Description

显示装置以及制造显示装置的方法
相关申请的交叉引用
本申请要求于2020年11月2日在韩国知识产权局递交的第10-2020-0144578号韩国专利申请的优先权和权益，其全部内容通过引用合并于此。
技术领域
一个或多个实施例涉及显示装置以及制造显示装置的方法。
背景技术
显示装置可视地显示数据。这种显示装置被用作诸如移动电话的小型产品或诸如电视机的大型产品的显示器。
显示装置可以包括包含显示区域和非显示区域的基板。栅线和数据线可以位于或布置在显示区域中以彼此绝缘。多个像素区可以被限定在显示区域中，并且分别位于多个像素区中的像素从彼此交叉的栅线和数据线接收电信号并发光，从而向外部显示图像。薄膜晶体管以及电连接到薄膜晶体管的像素电极被提供在像素区中的每一个中，并且对电极可以遍及像素区而公共地被提供。用于将电信号传输到显示区域中的像素的各种布线、栅驱动器以及数据驱动器和控制器可以电连接到的焊盘可以被提供在或位于非显示区域中。
传统显示装置的应用已经多样化。此外，由于其相对小的厚度和轻的重量，其应用范围已经增加。显示装置的应用已经多样化，并且此外，已经做出各种努力来设计具有改进质量的显示装置。
应当理解，该背景技术部分旨在部分地提供用于理解技术的有用背景。然而，该背景技术部分还可以包括在本文中公开的主题的相应有效递交日期之前不属于相关领域的技术人员已知或理解的部分的想法、概念或认识。
发明内容
为了解决一些缺点，一个或多个实施例包括防止对像素电极布置或设置于其上的绝缘层的表面损坏的显示装置以及制造显示装置的方法。然而，一个或多个实施例仅为示例，并且本公开的范围不限于此。
另外的方面将部分地在随后的描述中阐述，并且部分地将从描述中变得明显，或者可以通过本公开的所呈现的实施例的实践而获知。
根据一个或多个实施例，一种显示装置可以包括：基板，包括显示区域以及与显示区域相邻的外围区域；薄膜晶体管，位于基板的显示区域中并且包括半导体层以及与半导体层的沟道区重叠的栅电极；导电层，设置在基板和半导体层之间并且包括位于基板的显示区域中的第一电极以及位于基板的外围区域中的焊盘电极；以及第一绝缘层，设置在导电层和半导体层之间并且具有暴露焊盘电极的上表面的至少一部分的第一开口。
显示装置可以进一步包括：第二绝缘层，设置在薄膜晶体管上并且具有与第一绝缘层的第一开口重合的第二开口。
显示装置可以进一步包括：第三绝缘层，设置在第二绝缘层上并且具有与第一绝缘层的第一开口以及第二绝缘层的第二开口重合的第三开口，第三开口暴露焊盘电极的上表面的至少一部分。
第三绝缘层可以包括：第一部分，具有第一厚度；以及第二部分，具有小于第一部分的第一厚度的第二厚度。
第三开口可以位于第三绝缘层的第二部分中。
显示装置可以进一步包括：像素电极，位于第三绝缘层的第一部分上并且电连接到薄膜晶体管；像素限定层，设置在第三绝缘层上并且暴露像素电极的至少一部分；中间层，位于像素电极的至少一部分上；以及对电极，设置在中间层上。
第二绝缘层可以包括：第一部分，具有第三厚度；以及第二部分，具有小于第二绝缘层的第一部分的第三厚度的第四厚度。
第二绝缘层的第二开口可以包括下开口部分和上开口部分。在平面图中，上开口部分的开口面积可以大于下开口部分的开口面积。
第二绝缘层可以包括：下侧壁，限定下开口部分；以及上侧壁，限定上开口部分，并且在平面图中，上侧壁可以设置在下侧壁周围。
显示装置可以进一步包括：第三绝缘层，设置在第二绝缘层上并且具有暴露焊盘电极的上表面的至少一部分的第三开口。第二绝缘层的第二开口的下开口部分可以与第一绝缘层的第一开口重合，并且第二绝缘层的第二开口的上开口部分可以与第三绝缘层的第三开口重合。
显示装置可以进一步包括：第三绝缘层，设置在第二绝缘层上并且具有限定包括多个焊盘电极的焊盘单元的第三开口。
第一绝缘层可以包括：第一部分，具有第一厚度；以及第二部分，具有小于第一部分的第一厚度的第二厚度。第一开口可以位于第一绝缘层的第二部分中，并且在平面图中，第一部分可以位于第二部分周围。
显示装置可以进一步包括：第二绝缘层，设置在薄膜晶体管上并且具有与第一绝缘层的第一开口重合的第二开口，其中第二绝缘层可以包括：第一部分，与第一绝缘层的第一部分重合；以及第二部分，与第一绝缘层的第二部分重合。第二开口可以位于第二绝缘层的第二部分中。
第二绝缘层的第二开口可以包括下开口部分和上开口部分。在平面图中，上开口部分的开口面积可以大于下开口部分的开口面积。
导电层可以进一步包括：第二电极，与半导体层的沟道区至少部分地重叠。
像素电极可以包括第一层以及设置在第一层上的第二层，并且第一绝缘层的第一开口可以部分地暴露焊盘电极的第二层。
栅电极可以包括：下栅电极；以及上栅电极，设置在下栅电极上。显示装置可以进一步包括包含下栅电极和第一焊盘连接电极的下电极层，并且第一焊盘连接电极设置在焊盘电极上并且通过第一绝缘层的第一开口电接触焊盘电极。
第一焊盘连接电极的宽度可以大于焊盘电极的由第一绝缘层的第一开口暴露的至少一部分的宽度。
显示装置可以进一步包括：栅绝缘层，设置在半导体层和栅电极之间。栅绝缘层的一部分可以位于第一焊盘连接电极的一部分和第一绝缘层之间。
显示装置可以进一步包括：第二绝缘层，设置在薄膜晶体管上并且具有暴露第一焊盘连接电极的上表面以及栅绝缘层的一部分的第二开口。
显示装置可以进一步包括：第二焊盘连接电极，设置在第一焊盘连接电极上。
显示装置可以进一步包括：第三绝缘层，设置在薄膜晶体管上；以及像素电极层，包括第二焊盘连接电极以及设置在第三绝缘层上并且电连接到薄膜晶体管的像素电极。
显示装置可以进一步包括：第三绝缘层，设置在薄膜晶体管上；第一像素电极层，包括第二焊盘连接电极以及设置在第三绝缘层上并且电连接到薄膜晶体管的下像素电极；以及第二像素电极层，包括设置在下像素电极上的上像素电极。
根据一个或多个实施例，一种制造显示装置的方法可以包括：制备包括显示区域以及与显示区域相邻的外围区域的基板；在基板上形成导电层，导电层包括位于显示区域中的第一电极以及位于外围区域中的焊盘电极；在导电层上形成第一绝缘层，第一绝缘层具有暴露焊盘电极的上表面的至少一部分的第一开口；在第一绝缘层上形成半导体层，半导体层具有与第一电极重叠的沟道区；以及形成包括与半导体层的沟道区重叠的栅电极的电极层。
从以下对实施例、权利要求和附图的描述中，这些和/或其它方面将变得明显并且更容易理解。
这些一般实施例可以通过使用系统、方法、计算机程序或它们的组合来实施。
附图说明
从结合附图的以下描述，实施例的以上和其它方面、特征和优点将变得更加明显，在附图中：
图1是根据实施例的显示装置的示意性平面图；
图2是根据实施例的显示装置的像素的等效电路图；
图3是根据实施例的显示装置的示意性截面图；
图4是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图5是图1的焊盘单元沿线B-B’截取的示意性截面图；
图6A至图6K是基于图4的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图7是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图8A至图8F是基于图7的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图9是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图10A至图10D是基于图9的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图11A是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图11B是图1的焊盘单元的示意性截面图；
图12A至图12F是基于图11A的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图13是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图14A至图14F是基于图13的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图15是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图16A至图16E是基于图15的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图17是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图18A至图18G是基于图17的示意性地示出制造根据实施例的显示装置的方法的示意性截面图；
图19是图1的显示区域和焊盘单元分别沿线A-A’和线B-B’截取的示意性截面图；
图20是根据实施例的显示装置的示意性截面图；
图21A是根据实施例的无机发光二极管的示意性截面图；以及
图21B是根据实施例的无机发光二极管的示意性截面图。
具体实施方式
现在将详细参考实施例，实施例的示例在附图中图示，其中相同的附图标记在整个公开中指代相同的元件。在这一点上，实施例可以具有不同的形式，并且不应被解释为限于在本文中阐述的描述。相应地，下面通过参考附图描述的实施例仅用于解释描述的方面。
在整个公开中，表达“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或它们的变型。
在说明书和权利要求书中，术语“和/或”旨在包括术语“和”及“或”的任何组合，以用于其含义和解释的目的。例如，“A和/或B”可以理解为“A、B或者A和B”。术语“和”及“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
由于本公开允许各种改变和许多实施例，因此实施例将在附图中示出并且在书面描述中进行详细描述。在下文中，将参考附图更全面地描述本公开的效果和特征以及实现这些效果和特征的方法，在附图中示出了本公开的实施例。然而，本公开可以以许多不同的形式体现，并且不应被理解为限于本文阐述的实施例。
下面将参考附图更详细地描述本公开的一个或多个实施例。相同或彼此对应的那些部件被赋予相同的附图标记而不管附图编号如何，并且省略多余的解释。
将理解，虽然在本文中可以使用术语“第一”、“第二”等描述各个部件，但是这些部件不应受这些术语的限制。这些术语仅用于将一个部件与另一部件区分开。例如，在不脱离本公开的范围的情况下，第一部件可以被称为第二部件，并且类似地，第二部件可以被称为第一部件。
如在本文中使用的，单数形式“一”和“该(所述)”旨在也包括复数形式，除非上下文另外清楚地指示。
将进一步理解，在本文中使用的术语“包括”和/或“包含”、“含有”和/或“具有”以及它们的变型指定所述特征或部件的存在，但不排除一个或多个其它特征或部件的存在或添加。
将理解，当层、区或部件被称为“形成在”另一层、区或部件“上”时，该层、区或部件可以直接或间接地形成在该另一层、区或部件上。例如，可以存在居间层、居间区或居间部件。
为了便于解释，附图中元件的大小可以被放大。换言之，由于附图中部件的大小和厚度是为了便于解释而任意示出的，因此下面的实施例不限于此。
当实施例可以被不同地实施时，选择的工艺可以与所描述的顺序不同的顺序执行。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。
在说明书中，“A和/或B”表示A或B，或者A和B。表达“A和B中的至少一个”表示仅A、仅B、A和B两者或它们的变型。
还将理解，当层、区或部件被称为“连接”或“耦接”到另一层、区或部件时，该层、区或部件可以直接连接或耦接到该另一层、区或/和部件或者可以存在居间层、居间区或居间部件。例如，当层、区或部件被称为“电连接”或“电耦接”到另一层、区或部件时，该层、区或部件可以直接电连接或电耦接到该另一层、区或/和部件或者可以存在居间层、居间区或居间部件。
将理解，术语“连接到”或“耦接到”可以包括物理或电连接或者物理或电耦接。
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广义的意义上进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
为了便于描述，在本文中可以使用空间相对术语“下方”、“下面”、“下”、“上方”或“上”等来描述如图所示的一个元件或部件与另一元件或部件之间的关系。将理解，除了附图中描绘的定向之外，空间相对术语旨在包含设备在使用或操作中的不同定向。例如，在附图中所示的设备被翻转的情况下，位于另一设备的“下方”或“下面”的设备可以被放置在另一设备的“上方”。相应地，说明性术语“下方”可以包括下位置和上位置两者。设备也可以在其它方向上定向，并且因此可以根据定向而不同地解释空间相对术语。
另外，术语“重叠”或“与……重叠”意指第一对象可以位于第二对象的上方或下方或者至第二对象的侧面，反之亦然。另外，术语“重叠”可以包括层叠、堆叠、面向或面对、在……之上延伸、覆盖或部分地覆盖或者本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“不与”或“以不与”另一个元件“重叠”时，这可以包括这些元件彼此间隔开、彼此偏移或彼此分开或者本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面向”和“面对”意指第一元件可以与第二元件直接地或间接地相对。在其中第三元件介于第一元件和第二元件之间的情况下，第一元件和第二元件可以被理解为彼此间接地相对，虽然第一元件和第二元件仍然彼此面对。
短语“在平面图中”意指从顶部观察对象，并且短语“在示意性截面图中”意指从侧面观察垂直切割的对象的截面。
考虑到所讨论的测量和与特定数量的测量相关联的误差(即，测量系统的限制)，如在本文中使用的“大约”或“近似”包括所述值并且意味着在由本领域普通技术人员确定的该特定值的可接受的偏差范围内。例如，“大约”可以表示在所述值的一个或多个标准偏差之内，或者在所述值的±30％、±20％、±10％或±5％之内。
除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。进一步将理解，诸如在常用词典中限定的那些术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非在本文中明确地如此限定。
图1是根据实施例的显示装置1的示意性平面图。
参考图1，显示装置1可以包括显示图像的显示区域DA以及围绕显示区域DA或与显示区域DA相邻的外围区域PA。显示装置1可以通过使用在显示区域DA中发射的光将图像提供到外部。因为显示装置1可以包括基板100，所以可以认为基板100具有显示区域DA和外围区域PA。
基板100可以包括诸如玻璃、金属或塑料的各种材料中的任一种。根据实施例，基板100可以包括柔性材料。柔性材料的基板100被称为是可容易弯曲、折叠或卷曲的基板。柔性材料的基板100可以包括超薄玻璃、金属或塑料。
包括诸如有机发光二极管(OLED)的各种显示元件的像素PX可以位于或设置在基板100的显示区域DA中。可以包括多个像素PX，并且可以以诸如条纹图案、蜂窝状
Figure BDA0003331497310000071
图案或马赛克图案的各种图案中的任一种布置或设置多个像素PX以形成图像。
在平面图中，显示区域DA可以具有如图1中所示的基本上矩形形状。在实施例中，显示区域DA可以具有基本上多边形形状(例如，基本上三角形形状、基本上五边形形状或基本上六边形形状)、基本上圆形形状、基本上椭圆形形状或不规则形状。
基板100的位于或设置在显示区域DA周围或者与显示区域DA相邻的外围区域PA可以是不显示图像的区域。外围区域PA可以完全或部分地围绕显示区域DA或者可以与显示区域DA相邻。用于传输要施加到显示区域DA的电信号的各种布线以及印刷电路板(PCB)或驱动器集成电路(IC)芯片附接到的焊盘单元PAD可以位于或设置在外围区域PA中。
图2是根据实施例的显示装置1的像素PX的等效电路图。
参考图2，像素PX中的每一个可以包括电连接到扫描线SL和数据线DL的像素电路PC以及电连接到像素电路PC的有机发光二极管OLED。有机发光二极管OLED的阴极可以是施加有公共电压ELVSS的公共电极。
像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2以及存储电容器Cst。开关薄膜晶体管T2可以电连接到扫描线SL和数据线DL，并且根据经由扫描线SL接收的扫描信号Sn将经由数据线DL接收的数据信号Dm传输到驱动薄膜晶体管T1。
存储电容器Cst可以电连接到开关薄膜晶体管T2和驱动电压线PL，并且存储与从开关薄膜晶体管T2接收的电压和供应到驱动电压线PL的驱动电压ELVDD之间的差相对应的电压。
驱动薄膜晶体管T1可以电连接到驱动电压线PL和存储电容器Cst，并且可以根据在存储电容器Cst中存储的电压值来控制从驱动电压线PL流到有机发光二极管OLED的驱动电流。由于驱动电流，有机发光二极管OLED可以发射具有特定亮度或预定亮度的光。
虽然在图2中示出了像素电路PC可以包括两个薄膜晶体管和一个存储电容器的情况，但是实施例不限于此。例如，像素电路PC可以包括三个或更多个薄膜晶体管和/或两个或更多个存储电容器。根据实施例，像素电路PC可以包括七个薄膜晶体管和一个存储电容器。
图3是根据实施例的显示装置1的示意性截面图。
参考图3，显示装置1可以包括显示单元或显示器DU以及面对显示单元或显示器DU的滤色器单元或滤色器CU。显示单元或显示器DU可以包括位于或设置在基板100(在下文中，称为下基板100)上的第一像素PX1、第二像素PX2和第三像素PX3。第一像素PX1、第二像素PX2和第三像素PX3可以是在下基板100上发射不同颜色的光的像素。例如，第一像素PX1可以发射红光Lr，第二像素PX2可以发射绿光Lg，并且第三像素PX3可以发射蓝光Lb。
第一像素PX1、第二像素PX2和第三像素PX3可以分别包括各自包括有机发光二极管OLED的第一发光器件300a、第二发光器件300b和第三发光器件300c。根据实施例，第一发光器件300a、第二发光器件300b和第三发光器件300c可以发射蓝光。根据实施例，第一发光器件300a、第二发光器件300b和第三发光器件300c可以分别发射红光Lr、绿光Lg和蓝光Lb。
滤色器单元或滤色器CU可以包括滤光部分500a、500b和500c。从第一发光器件300a、第二发光器件300b和第三发光器件300c发射的光可以穿过滤光部分500a、500b和500c，并且可以分别被发射作为红光Lr、绿光Lg和蓝光Lb。
滤光部分500a、500b和500c可以位于或设置在上基板200上或者可以直接位于或直接设置在上基板200上。滤光部分500a、500b和500c可以分别包括下面将描述的图20中的第一量子点层220a和第一滤光层210a、第二量子点层220b和第二滤光层210b以及透射层220c和第三滤光层210c。
在滤光部分500a、500b和500c可以位于或设置在上基板200上或者直接位于或设置在上基板200上的情况下，这可以意指第一滤光层210a、第二滤光层210b和第三滤光层210c可以形成或设置在上基板200上或者直接形成或设置在上基板200上以制造滤色器单元或滤色器CU。显示单元或显示器DU和滤色器单元或滤色器CU可以彼此结合，使得第一滤光层210a、第二滤光层210b和第三滤光层210c分别面对第一像素PX1、第二像素PX2和第三像素PX3。
在图3中，显示单元或显示器DU和滤色器单元或滤色器CU通过粘合剂层ADH彼此结合。粘合剂层ADH可以包括例如但不限于光学透明粘合剂(OCA)。根据实施例，可以省略粘合剂层ADH。
虽然在图3中滤光部分500a、500b和500c位于或设置在上基板200上，但是滤光部分500a、500b和500c可以位于或设置在显示单元或显示器DU上。
例如，滤光部分500a、500b和500c可以位于或设置在将在下面描述的图20的薄膜封装层400上。第一量子点层220a、第二量子点层220b、透射层220c、第一滤光层210a、第二滤光层210b和第三滤光层210c可以位于或设置在薄膜封装层400上。首先，第一量子点层220a、第二量子点层220b和透射层220c可以位于或设置在薄膜封装层400上，并且第一滤光层210a、第二滤光层210b和第三滤光层210c可以分别位于或设置在第一量子点层220a、第二量子点层220b和透射层220c上。
如图3中所示，显示装置1可以包括下基板100和上基板200。在显示装置1中包括的基板的数量可以是2。例如，显示装置1可以不包括上基板200并且可以仅包括下基板100。滤光部分500a、500b和500c可以位于或设置在下基板100上。在显示装置1中包括的基板的数量可以是1。
图4是根据实施例的显示装置1的示意性截面图。详细地，图4是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。
参考图4，显示装置1(见图1)可以包括位于或设置在基板100上的对应于显示区域DA的薄膜晶体管TFT以及位于或设置在基板100上的对应于外围区域PA的焊盘单元PAD。
薄膜晶体管TFT可以包括半导体层Act以及与半导体层Act至少部分地重叠的栅电极G。焊盘单元PAD可以包括焊盘电极PE。
第一电极E1可以位于半导体层Act下方。第一电极E1和焊盘电极PE可以设置在同一层上。例如，第一电极E1和焊盘电极PE可以设置在基板100上。第一电极E1和焊盘电极PE可以接触或直接接触基板100。
第一绝缘层111可以位于半导体层Act下方。第一绝缘层111可以设置在第一电极E1和半导体层Act之间。第一绝缘层111可以具有暴露焊盘电极PE的上表面的至少一部分的第一开口OP1。
第二绝缘层115可以位于或设置在薄膜晶体管TFT上。第二绝缘层115可以具有对应于第一开口OP1的第二开口OP2。
根据实施例，如图4中所示，第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s上。
现在将参考图4根据堆叠结构更详细地描述在显示装置1中包括的元件。
基板100可以包括玻璃材料、金属材料或者具有柔性的或可弯曲的特性的材料。在基板100是柔性的或可弯曲的情况下，基板100可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素的聚合物树脂。
基板100可以具有前述材料中的任何材料的单层或多层结构。多层结构可以进一步包括无机层。在实施例中，基板100可以具有有机材料/无机材料/有机材料的结构。
第一绝缘层111可以减少或防止异物、湿气或环境空气从基板100下方渗入，并且可以为基板100提供平坦的表面。第一绝缘层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机化合物，并且可以是无机材料和有机材料的单层或多层。
缓冲层和/或阻挡层(未示出)可以进一步被包括并且设置在基板100和第一绝缘层111之间。缓冲层和/或阻挡层可以防止或最小化杂质从基板100等到半导体层Act中的渗入。缓冲层和/或阻挡层可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机化合物，并且可以是无机材料和有机材料的单层或多层。
在缓冲层和/或阻挡层进一步被包括并且设置在基板100和第一绝缘层111之间的情况下，第一电极E1和焊盘电极PE可以接触或直接接触缓冲层和/或阻挡层。
半导体层Act可以位于或设置在第一绝缘层111上。
根据实施例，半导体层Act可以包括氧化物半导体材料。半导体层Act可以包括选自由例如铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中的至少一种的氧化物。
例如，半导体层Act可以是InSnZnO(ITZO)半导体层、InGaZnO(IGZO)半导体层或InSnGaO(ITGO)半导体层。因为氧化物半导体具有(大约3.1eV的)宽带隙、高载流子迁移率和低泄漏电流，所以即使在驱动时间长的情况下电压降也不大。相应地，即使在低频操作期间，由于电压降引起的亮度改变也不大。
根据实施例，半导体层Act可以包括非晶硅或多晶硅。
半导体层Act可以包括沟道区C以及分别位于或设置在沟道区C两侧的源区S和漏区D。半导体层Act可以具有单层结构。
根据实施例，半导体层Act可以包括多个孔H。例如，如图4中所示，孔H可以分别形成在半导体层Act的源区S和漏区D中。多个孔H可以是在形成栅电极G、第三电极E3和第四电极E4的同时蚀刻半导体层Act的一部分的结果。在使用具有高选择性的蚀刻剂的情况下，即使在半导体层Act的部分蚀刻期间也可以不暴露第一绝缘层111。作为另一示例，在使用具有低选择性的蚀刻剂的情况下，第一绝缘层111可能由于半导体层Act的部分蚀刻而被暴露。第一绝缘层111的与多个孔H重叠的部分也可能被蚀刻。
即使在第一绝缘层111由于半导体层Act的部分蚀刻而被暴露的情况下，第一绝缘层111的暴露区被半导体层Act的在平面图中未示出的部分围绕，并且因此半导体层Act内的电子或空穴的移动不会受到阻碍。因为在平面图中多个孔H被半导体层Act围绕，所以即使在第一绝缘层111通过多个孔H而被暴露的情况下，半导体层Act内的电子或空穴的移动也不会受到阻碍。换言之，半导体层Act内的电子或空穴可以通过在多个孔H周围绕过而移动。
导电层CL可以设置在基板100和第一绝缘层111之间。导电层CL可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可以具有单层或多层结构。
导电层CL可以包括第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE。第一电极E1、第二电极E2以及存储电容器Cst的下电极CE1可以通过图案化初步导电层而同时形成。第一电极E1、第二电极E2以及存储电容器Cst的下电极CE1可以位于或设置在基板100的显示区域DA中，并且焊盘电极PE可以位于或设置在基板100的外围区域PA中。
根据实施例，如图4中所示，位于或设置在焊盘电极PE上的第一绝缘层111可以具有第一开口OP1。第一开口OP1可以暴露焊盘电极PE的上表面的至少一部分。
根据实施例，在本公开的精神和范围内，第一电极E1和第二电极E2可以是源电极、漏电极或数据线等。
根据实施例，第一电极E1可以与包括氧化物半导体材料的半导体层Act重叠。第一电极E1可以与半导体层Act的沟道区C重叠。因为半导体层Act在其可包括氧化物半导体材料的情况下对光弱，所以通过第一电极E1入射在基板100上的外部光可在半导体层Act中引起光电流，从而防止包括氧化物半导体材料的薄膜晶体管TFT的元件特性的改变。
第一电极E1可以电连接到半导体层Act。如图4中所示，第一电极E1可以与半导体层Act的源区S电连接。作为另一示例，第一电极E1可以电连接到半导体层Act的漏区D。因为第一电极E1可以电连接到半导体层Act，所以第一电极E1的电压可以保持恒定而不浮置。相应地，可以防止在像素电路的操作期间根据第一电极E1的电压的浮置状态而获得不期望的结果值。
根据实施例，在本公开的精神和范围内，焊盘电极PE可以朝着显示区域DA延伸并且可以电连接到电源布线、数据供应布线、数据线和扫描线等中的一个。通过焊盘电极PE从PCB或驱动器IC芯片接收的各种电压、数据信号和扫描信号等可以被传输到图2的像素电路PC。换言之，焊盘电极PE可以用作将PCB或驱动器IC芯片电连接到显示面板的桥接器。
根据实施例，焊盘电极PE可以电连接到位于或设置在与焊盘电极PE可以位于或设置在其上的层相同或不同的层上的连接电极。焊盘电极PE可以被暴露并且可以电连接到PCB或驱动器IC芯片，并且在本公开的精神和范围内，连接电极可以朝着显示区域DA延伸并且可以电连接到电源布线、数据供应布线、数据线和扫描线等中的一个。换言之，焊盘电极PE和连接电极可以用作将PCB或驱动器IC芯片电连接到显示面板的桥接器。
栅绝缘层113可以位于或设置在半导体层Act上。在本公开的精神和范围内，栅绝缘层113可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
如图4中所示，栅绝缘层113可以被图案化以与半导体层Act的一部分重叠。栅绝缘层113可以被图案化以暴露源区S和漏区D的至少一部分。
栅绝缘层113可以包括第一部分113a、第二部分113b、第三部分113c和第四部分113d。栅绝缘层113的第一部分113a可以与沟道区C重叠，栅绝缘层113的第二部分113b可以与源区S的一部分重叠，栅绝缘层113的第三部分113c可以与漏区D的一部分重叠，并且栅绝缘层113的第四部分113d可以与稍后将描述的存储电容器Cst的上电极CE2重叠。栅绝缘层113的第一部分113a可以与稍后将描述的栅电极G重叠。栅绝缘层113的第二部分113b和第三部分113c可以分别覆盖半导体层Act的两个端部或与半导体层Act的两个端部重叠。
源区S和漏区D可以经受诸如等离子体处理的导电性增加工艺。半导体层Act的与栅绝缘层113重叠的部分不被暴露于等离子体处理，并且因此可以具有与暴露于等离子体处理的区域的性质不同的性质。通过在半导体层Act的等离子体处理期间使用栅绝缘层113作为自对准掩模，具有不同性质的多个区域可以形成在半导体层Act中。多个区域可以根据等离子体处理期间的暴露或非暴露而分离。
例如，如图4中所示，半导体层Act可以包括没有经受等离子体处理并形成在与栅绝缘层113的第一部分113a重叠的位置处的沟道区C以及经受等离子体处理并分别形成在沟道区C的两侧的源区S和漏区D。
因为源区S的一部分可以与栅绝缘层113的第二部分113b重叠，所以源区S的该部分可以由于栅绝缘层113的第二部分113b而不经受等离子体处理。相反，如图4中所示，即使在源区S的一部分与栅绝缘层113的第二部分113b重叠的情况下，源区S的所有部分也可能经历等离子体处理，因为源区S的经受等离子体处理的部分比源区S的与栅绝缘层113的第二部分113b重叠的部分宽。虽然上面已经关注并描述了源区S，但是该描述同样适用于漏区D。
源区S的经受等离子体处理的至少一部分以及漏区D的经受等离子体处理的至少一部分可以分别变成是导电的。例如，在半导体层Act是n型半导体的情况下，源区S的经历等离子体处理的至少一部分和漏区D的经历等离子体处理的至少一部分可以变成n+型。
在图4中，栅绝缘层113被图案化。然而，作为另一示例，栅绝缘层113可以位于或设置在基板100的整个表面上以覆盖半导体层Act的上表面和侧表面或与半导体层Act的上表面和侧表面重叠。
电极层EL可以位于或设置在栅绝缘层113上。电极层EL可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可以具有单层或多层结构。
电极层EL可以包括栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2。栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以通过图案化初步电极层而同时形成。栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以位于或设置在基板100的显示区域DA中。
栅电极G的至少一部分可以与半导体层Act重叠。栅电极G可以与半导体层Act的沟道区C重叠。栅电极G可以与栅绝缘层113的第一部分113a重叠。
第三电极E3可以电连接到源区S，并且第四电极E4可以电连接到漏区D。第三电极E3可以与栅绝缘层113的第二部分113b重叠，并且第四电极E4可以与栅绝缘层113的第三部分113c重叠。第三电极E3可以围绕栅绝缘层113的第二部分113b的侧表面或一个侧表面，并且第四电极E4可以围绕栅绝缘层113的第三部分113c的侧表面或一个侧表面。
虽然在图4中栅绝缘层113的第二部分113b的一部分可以被设置在第三电极E3和半导体层Act之间，但是栅绝缘层113的第二部分113b的设置在第三电极E3和半导体层Act之间的该部分可以被省略。第三电极E3和半导体层Act彼此接触或直接接触的面积可以增加。
虽然上面已经关注并描述了第三电极E3，但是该描述同样适用于第四电极E4。换言之，栅绝缘层113的第三部分113c的设置在第四电极E4和半导体层Act之间的一部分可以被省略，并且第四电极E4和半导体层Act接触或直接接触的面积可以增加。
第三电极E3可以经由栅绝缘层113的第二部分113b和限定在第一绝缘层111中的第一接触孔CNT1电连接到第一电极E1。因为第三电极E3可以电连接到半导体层Act，所以半导体层Act和第一电极E1可以经由第三电极E3彼此电连接。第三电极E3可以用作将半导体层Act电连接到第一电极E1的桥接器。
第四电极E4可以经由栅绝缘层113的第三部分113c和限定在第一绝缘层111中的第二接触孔CNT2电连接到第二电极E2。因为第四电极E4可以电连接到半导体层Act，所以半导体层Act和第二电极E2可以经由第四电极E4彼此电连接。第四电极E4可以用作将半导体层Act电连接到第二电极E2的桥接器。
存储电容器Cst的上电极CE2可以与下电极CE1重叠(其中第一绝缘层111和栅绝缘层113位于上电极CE2和下电极CE1之间)并且可以形成电容。第一绝缘层111和栅绝缘层113可以起到存储电容器Cst的介电层的作用。
根据实施例，存储电容器Cst可以包括下电极CE1和上电极CE2，并且如图4中所示可以不与薄膜晶体管TFT重叠且可以分离地定位或设置。根据另一实施例，存储电容器Cst可以与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅电极G可以起到存储电容器Cst的下电极CE1的作用。
第二绝缘层115可以位于或设置在电极层EL上。第二绝缘层115可以定位或设置为覆盖栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2，或者与栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2重叠。栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以用第二绝缘层115覆盖或与第二绝缘层115重叠。第二绝缘层115可以是包括无机材料的无机绝缘层。聚硅氧烷、氮化硅、氧化硅或氮氧化硅等可以被用作无机材料。第二绝缘层115可以是氮化硅(SiNx)和氧化硅(SiOx)的单层或多层。第二绝缘层115可以被引入以覆盖位于或设置在第一绝缘层111上的导线中的一些或多条或与位于或设置在第一绝缘层111上的导线中的一些或多条重叠，并且保护位于或设置在第一绝缘层111上的导线中的一些或多条。
根据实施例，第二绝缘层115可以具有与第一绝缘层111的第一开口OP1相对应或重合的第二开口OP2。第二开口OP2可以暴露焊盘电极PE的上表面的至少一部分。焊盘电极PE可以通过第一开口OP1和第二开口OP2电连接到PCB或驱动器IC芯片。
根据实施例，如图4中所示，第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s上。
如稍后将描述的图6H中所示，因为第一绝缘层111的第一开口OP1使用第二绝缘层115作为蚀刻掩模来限定，所以第一开口OP1的基本上平面的形状可以基本上对应于第二开口OP2的基本上平面的形状。第一绝缘层111的由第一开口OP1暴露的侧壁和第二绝缘层115的由第二开口OP2暴露的侧壁也可以彼此对应。第一绝缘层111的由第一开口OP1暴露的侧壁和第二绝缘层115的由第二开口OP2暴露的侧壁可以无台阶地形成。第一绝缘层111的由第一开口OP1暴露的侧壁和第二绝缘层115的由第二开口OP2暴露的侧壁可以无边界地形成。
第三绝缘层117可以位于或设置在第二绝缘层115上。第三绝缘层117可以是包括有机材料的单层或者可以是通过堆叠各自包括有机材料的单层而形成的多层，并且提供平坦的上表面。在本公开的精神和范围内，第三绝缘层117可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物等。
第三绝缘层117可以具有暴露焊盘电极PE的上表面的至少一部分的第三开口OP3。第三绝缘层117的第三开口OP3可以与第一绝缘层111的第一开口OP1和第二绝缘层115的第二开口OP2相对应或重合。焊盘电极PE可以通过第一开口OP1、第二开口OP2和第三开口OP3电连接到PCB或驱动器IC芯片。
发光器件300可以位于或设置在第三绝缘层117上。发光器件300可以包括像素电极310、包括有机发射层的中间层320和对电极330。发光器件300可以通过形成在第二绝缘层115中的第三接触孔CNT3以及形成在第三绝缘层117中的第四接触孔CNT4电连接到薄膜晶体管TFT。
像素电极310可以是(半)透光电极或反射电极。根据实施例，像素电极310可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。根据实施例，如图4中所示，像素电极310可以具有三层。例如，像素电极310的三层可以是ITO/Ag/ITO。
像素限定层119可以位于或设置在第三绝缘层117上。像素限定层119可以暴露像素电极310的边缘并且可以具有暴露像素电极310的一部分的开口。像素限定层119可以通过增加像素电极310的边缘与在像素电极310上的对电极330之间的距离来防止在像素电极310的边缘发生电弧等。
像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以位于或设置在限定在像素限定层119中的开口中并且可以包括有机发射层。有机发射层可以包括包含发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或高分子量有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的一个或多个功能层可以进一步位于或设置在有机发射层的下方和上方。
对电极330可以是透光电极或反射电极。根据实施例，对电极330可以是透明或半透明电极，并且可以包括具有小的功函数的金属薄膜，包括锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、银(Ag)、镁(Mg)或它们的化合物或者双层结构的氟化锂/钙(LiF/Ca)或氟化锂/铝(LiF/Al)。包括例如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步位于或设置在金属薄膜上。对电极330可以遍及显示区域DA而延伸，并且可以位于或设置在中间层320和像素限定层119上。对电极330可以形成为构成多个发光器件300的单体，并且因此可以对应于多个像素电极310。
如稍后将描述的图20中所示，因为这些有机发光器件可能容易被外部湿气或外部氧气等损坏，所以薄膜封装层400可以覆盖有机发光器件或与有机发光器件重叠并保护有机发光器件。薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
根据实施例的显示装置1可以包括位于或设置在外围区域PA中的焊盘电极PE。焊盘电极PE可以是位于或设置在半导体层Act下方的导电层CL的一部分。
作为比较示例，位于或设置在外围区域中的焊盘电极可以包括与在栅电极中包括的材料相同或类似的材料。栅电极可以包括铜(Cu)层，并且焊盘电极也可以包括Cu层。焊盘电极可以由绝缘层部分地暴露，并且ITO层可以形成在Cu层上以防止Cu层由绝缘层暴露。相应地，栅电极和焊盘电极可以具有Ti/Cu/ITO的多层结构。
蚀刻ITO层的蚀刻剂可以被用于图案化栅电极。蚀刻剂也可以蚀刻类似于ITO的IGZO。相应地，在栅电极被图案化的情况下，位于或设置在栅电极下方并且包括IGZO的半导体层也可能部分地被蚀刻。栅电极可能不形成正常图案，并且栅电极的一部分可能被侵蚀。结果，包括栅电极和半导体层的薄膜晶体管可能不执行正常操作。
然而，根据实施例，在焊盘电极PE是位于或设置在半导体层Act下方的导电层CL的一部分的情况下，因为其它金属层不位于或设置在焊盘电极PE下方，所以在通过蚀刻初步导电层形成焊盘电极PE的情况下，可以防止其它金属层被蚀刻剂侵蚀。
因为焊盘电极PE可以定位或设置为比其它金属层更接近基板100，所以可以保护焊盘电极PE免受外部异物的影响。因为焊盘电极PE可以位于或设置在若干金属层当中的最下层上，所以可以防止由于外部异物引起的缺陷。
图5是根据实施例的显示装置1的示意性截面图。详细地，图5是图1的焊盘单元PAD沿线B-B’截取的示意性截面图。图4和图5中相同的附图标记指代相同的元件，并且因此省略其重复描述。
参考图5，焊盘电极PE可以包括第一层L1和第二层L2。
焊盘电极PE的第一层L1可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种，并且可以具有单层或多层结构。例如，焊盘电极PE的第一层L1可以是Ti/Al的多层。
焊盘电极PE的第二层L2可以位于或设置在第一层L1上。焊盘电极PE的第二层L2的至少一部分可以由第一绝缘层111的第一开口OP1暴露。焊盘电极PE的第二层L2可以保护第一层L1。
焊盘电极PE的第二层L2可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。
虽然在图5中焊盘电极PE可以包括两层，但是焊盘电极PE可以包括一层、三层或多于三层。
图6A至图6K是基于图4的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。
参考图6A，首先，第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE可以形成在基板100上。
第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE可以通过图案化初步导电层(未示出)来形成。初步导电层可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以形成为包括上述材料的多层或单层。
根据实施例，第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE中的每一个可以具有多层结构。例如，第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE中的每一个可以具有Ti/Cu/ITO的多层结构。可以进行使用不同蚀刻剂的两个或更多个蚀刻工艺以防止上ITO层的尖。例如，可以仅进行一次使用蚀刻Ti、Cu和ITO中的全部的蚀刻剂的蚀刻工艺。
参考图6B，第一绝缘层111和半导体层Act顺序地形成在第一电极E1、第二电极E2、存储电容器Cst的下电极CE1以及焊盘电极PE上。
第一绝缘层111可以包括氧化硅(SiOx)或氮化硅(SiNx)，并且可以使用诸如化学气相沉积(CVD)或溅射的沉积方法来形成。
半导体层Act可以位于或设置在第一绝缘层111上。半导体层Act可以通过图案化初步半导体层(未示出)来形成。初步半导体层可以包括非晶硅、多晶硅或氧化物半导体材料。初步半导体层可以通过CVD来形成。
参考图6C，栅绝缘层113可以形成在半导体层Act上。栅绝缘层113可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等，并且可以使用诸如CVD或溅射的沉积方法来形成，但是实施例不限于此。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
参考图6D，第一接触孔CNT1、第二接触孔CNT2和多个孔H’可以形成在第一绝缘层111和栅绝缘层113中。虽然在图6D中第一接触孔CNT1和孔H’彼此间隔开，但是第一接触孔CNT1和孔H’可以彼此一体。换言之，可以去除栅绝缘层113的设置在第一接触孔CNT1和孔H’之间的部分。已经关注并描述了第一接触孔CNT1和孔H’，但是该描述同样适用于第二接触孔CNT2和孔H’。
第一电极E1的至少一部分可以由第一接触孔CNT1暴露，第二电极E2的至少一部分可以由第二接触孔CNT2暴露，并且半导体层Act的至少一部分可以由多个孔H’暴露。在本公开的精神和范围内，半导体层Act的由多个孔H’暴露的部分可以由于等离子体处理等而变得导电。
第一接触孔CNT1、第二接触孔CNT2和多个孔H’可以与不被光刻胶图案保护的部分相对应，并且可以通过部分地蚀刻第一绝缘层111和栅绝缘层113来形成。
参考图6E和图6F，栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以形成在栅绝缘层113上。
栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以通过图案化初步电极层EL’而同时形成。初步电极层EL’可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)当中的至少一种金属的单层或多层结构，并且可以通过使用诸如但不限于CVD、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、物理气相沉积(PVD)、溅射或原子层沉积(ALD)的沉积方法来形成。
如图6E中所示，光刻胶图案PR可以形成为分别与将形成在初步电极层EL’中的栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2相对应。如图6F中所示，栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2可以通过蚀刻初步电极层EL’的没有光刻胶图案PR的部分来形成。此时，也可以蚀刻半导体层Act的一部分，以形成多个孔H。根据蚀刻剂，第一绝缘层111可以由多个孔H暴露或不由多个孔H暴露。作为另一示例，半导体层Act可以不被蚀刻。
在不去除光刻胶图案PR的情况下，可以仅通过改变蚀刻剂来蚀刻栅绝缘层113的一部分。第一部分113a、第二部分113b、第三部分113c和第四部分113d可以通过蚀刻栅绝缘层113的一部分来形成。
在栅绝缘层113的部分被蚀刻的情况下执行等离子体处理，并且在等离子体处理期间，半导体层Act的暴露部分经受导电性增加工艺。在栅绝缘层113的部分被蚀刻掉的情况下，光刻胶图案PR也可以被去除。
因为栅电极G以及栅绝缘层113的第一部分113a使用相同的光刻胶图案PR形成，所以栅电极G的基本上平面的形状可以基本上与栅绝缘层113的第一部分113a的基本上平面的形状相对应。已经关注并描述了栅电极G以及栅绝缘层113的第一部分113a，但是该描述同样适用于一对第三电极E3和栅绝缘层113的第二部分113b、一对第四电极E4和栅绝缘层113的第三部分113c以及一对存储电容器Cst的上电极CE2和栅绝缘层113的第四部分113d。
参考图6G，绝缘材料层115’可以形成在栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2上。绝缘材料层115’可以包括正性光刻胶，并且可以通过使用诸如旋涂、喷涂或浸渍的各种方法中的任一种将正性光刻胶溶液(未示出)施加到栅电极G、第三电极E3、第四电极E4以及存储电容器Cst的上电极CE2上来形成。
掩模M可以位于或设置在绝缘材料层115’上。掩模M的第一区域AR1和第二区域AR2可以不被遮挡而使得绝缘材料层115’被暴露于光，并且掩模M的其它区域可以被遮挡而使得绝缘材料层115’不被暴露于光。
绝缘材料层115’可以根据区域通过掩模M而被暴露于光，并且第二绝缘层115可以通过使用显影工艺去除绝缘材料层115’的一部分来形成。第二绝缘层115可以是包括有机或无机材料的单层或者通过堆叠各自包括有机或无机材料的单层形成的多层。在形成第二绝缘层115之后，可以执行化学和机械抛光以提供平坦的上表面。
虽然在图6G中绝缘材料层115’可以包括正性光刻胶，但是绝缘材料层115’可以包括负性光刻胶。与绝缘材料层115’可以包括正性光刻胶的情况相比，包括负性光刻胶的绝缘材料层115’的暴露区域在显影工艺之后保留。
参考图6H，第二绝缘层115可以具有暴露第三电极E3的与由掩模M的第一区域AR1暴露的部分相对应的部分的第三接触孔CNT3。第二绝缘层115可以具有与由掩模M的第二区域AR2暴露的部分相对应的第二开口OP2。
参考图6I，通过使用第二绝缘层115作为蚀刻掩模，暴露焊盘电极PE的上表面的至少一部分的第一开口OP1可以形成在第一绝缘层111中。因为第一绝缘层111的第一开口OP1使用第二绝缘层115作为蚀刻掩模来形成，所以第一开口OP1的基本上平面的形状可以基本上对应于第二开口OP2的基本上平面的形状。第一绝缘层111的侧壁可以对应于第二绝缘层115的侧壁。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s上。
第三绝缘层117可以形成在第二绝缘层115上。第三绝缘层117可以是包括有机材料的单层或者通过堆叠各自包括有机材料的单层形成的多层。第三绝缘层117可以具有对应于第三接触孔CNT3的第四接触孔CNT4以及对应于第二开口OP2的第三开口OP3。第三绝缘层117可以使用与用于形成第二绝缘层115的方法相同的方法来形成。
作为比较示例，在用于暴露焊盘电极的一部分的缓冲层和无机绝缘层被部分地蚀刻的情况下，可以使用像素电极可以位于或设置在其上的平坦化层作为掩模来执行蚀刻。在缓冲层和无机绝缘层中的每一个的一部分被蚀刻的同时，平坦化层的厚度可以逐渐减小。在异物存在于平坦化层上的情况下，其上存在异物的平坦化层的厚度可被保持，并且可能形成突起。像素电极根据形成在平坦化层上的突起而弯曲，并且因此，包括像素电极的发光器件可能不执行正常操作。因为发光器件不执行正常操作，所以在显示装置的操作期间可能产生黑点。
然而，如在根据实施例的显示装置1的制造方法中，在使用与像素电极310不接触的第二绝缘层115作为掩模形成第一绝缘层111的第一开口OP1的情况下，没有突起可以形成在第三绝缘层117的可以与像素电极310接触的表面上。因此，像素电极310可以位于或设置在提供平坦表面的第三绝缘层117上，并且可以处理包括像素电极310的发光器件300中的缺陷的发生。
参考图6J，像素电极310可以形成在第三绝缘层117之上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
参考图6K，覆盖像素电极310的边缘或与像素电极310的边缘重叠并且包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或激光感热成像(LITI)等形成。
发光器件300的中间层320可以包括有机发射层。有机发射层可以包括包含发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或高分子量有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的一个或多个功能层可以进一步位于或设置在有机发射层的下方和上方。中间层320可以定位或设置为与多个像素电极310中的每一个相对应。然而，实施例不限于此。可以对中间层320进行各种修改。例如，中间层320可以包括遍及多个像素电极310的整体层。
对电极330可以形成为对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图7是根据实施例的显示装置1的示意性截面图。详细地，图7是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图4和图7中相同的附图标记指代相同的元件，并且因此省略其重复描述。图7对应于图4的部分修改，并且因此将通过关注于与图4的区别来描述图7。
参考图7，第三绝缘层117可以包括第一部分117a以及从第一部分117a延伸的第二部分117b。
根据实施例，第一部分117a可以具有第一厚度t1，并且第二部分117b可以具有第二厚度t2。第一部分117a的第一厚度t1可以不同于第二部分117b的第二厚度t2。例如，如图7中所示，第一部分117a的第一厚度t1可以大于第二部分117b的第二厚度t2。
根据实施例，第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离d1可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离d2。例如，如图7中所示，从基板100的上表面到第一部分117a的上表面的垂直距离d1可以大于从基板100的上表面到第二部分117b的上表面的垂直距离d2。
根据实施例，像素电极310可以位于或设置在第三绝缘层117的第一部分117a上。像素电极310可以由第一部分117a和第二部分117b之间的台阶st围绕。因为像素电极310是使用如稍后将描述的图8D中所示的光刻胶图案PR作为蚀刻掩模来形成，并且第三绝缘层117的第一部分117a也是使用如图8E中所示的光刻胶图案PR作为蚀刻掩模来形成，所以像素电极310的基本上平面的形状和第一部分117a的基本上平面的形状两者可以基本上对应于光刻胶图案PR的基本上平面的形状。像素电极310的边缘可以对应于第一部分117a的侧壁。
根据实施例，暴露焊盘电极PE的至少一部分的第三开口OP3可以位于或设置在第三绝缘层117的第二部分117b中。第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s’，并且第二绝缘层115和第三绝缘层117可以具有同一蚀刻表面s’。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s’上。第二绝缘层115的由第二开口OP2暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s’上。
如稍后将描述的图8C中所示，因为第二绝缘层115的第二开口OP2使用第三绝缘层117作为蚀刻掩模来限定，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。第二绝缘层115的由第二开口OP2暴露的侧壁和第三绝缘层117的由第三开口OP3暴露的侧壁也可以彼此对应。虽然上面已经关注并描述了第二绝缘层115，但是该描述同样适用于第一绝缘层111。
如稍后将描述的图8E中所示，因为第一绝缘层111的第一开口OP1使用第二绝缘层115和第三绝缘层117作为蚀刻掩模来限定，所以第一开口OP1的基本上平面的形状可以基本上对应于第二开口OP2和第三开口OP3的基本上平面的形状。第一绝缘层111的由第一开口OP1暴露的侧壁和第二绝缘层115的由第二开口OP2暴露的侧壁也可以彼此对应。第一绝缘层111的由第一开口OP1暴露的侧壁和第三绝缘层117的由第三开口OP3暴露的侧壁也可以彼此对应。
由于第三开口OP3可以位于或设置在第三绝缘层117的第二部分117b中，因此存在于焊盘单元PAD中的绝缘层的总厚度可以减小。由于存在于焊盘单元PAD中的绝缘层的总厚度减小，因此可以相对容易地使焊盘电极PE与PCB或驱动器IC芯片彼此电接触。
图8A至图8F是基于图7的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。图6A至图6K与图8A至图8F中的相同的附图标记指代相同的元件，并且因此省略其重复描述。图8A至图8F对应于图6A至图6K的部分修改，并且因此将通过关注于与图6A至图6K的区别来描述图8A至图8F。
参考图8A，绝缘材料层117’可以位于或设置在第二绝缘层115上。在绝缘材料层117’可以位于或设置在第二绝缘层115上之前的工艺可以与图6A至图6H的工艺相同。
绝缘材料层117’可以包括正性光刻胶，并且可以通过使用诸如旋涂、喷涂或浸渍的各种方法中的任一种将正性光刻胶溶液(未示出)施加到第二绝缘层115上来形成。在将绝缘材料层117’施加到第二绝缘层115的上表面之前，可以附加地执行抛光第二绝缘层115的要施加绝缘材料层117’的上表面的工艺。
掩模M可以位于或设置在绝缘材料层117’上。掩模M的第一区域AR1和第二区域AR2可以不被遮挡而使得绝缘材料层117’被暴露于光，并且掩模M的其它区域可以被遮挡而使得绝缘材料层117’不被暴露于光。
绝缘材料层117’可以根据区域通过掩模M而被暴露于光，并且第三绝缘层117可以通过使用显影工艺去除绝缘材料层117’的一部分来形成。第三绝缘层117可以是包括有机或无机材料的单层或者通过堆叠各自包括有机或无机材料的单层形成的多层。第三绝缘层117与第二绝缘层115的粘合程度可以通过固化和干燥工艺而增加。固化和干燥工艺可以包括热处理工艺。在形成第三绝缘层117之后，可以执行化学和机械抛光以提供平坦的上表面。
虽然在图8A中绝缘材料层117’可以包括正性光刻胶，但是绝缘材料层117’可以包括负性光刻胶。与绝缘材料层117’可以包括正性光刻胶的情况相比，包括负性光刻胶的绝缘材料层117’的暴露区域在显影工艺之后保留。
参考图8B，第三绝缘层117可以具有与由掩模M的第一区域AR1暴露的部分相对应的第四接触孔CNT4。第三绝缘层117可以具有与由掩模M的第二区域AR2暴露的部分相对应的第三开口OP3。
参考图8C，暴露第三电极E3的一部分的第三接触孔CNT3和对应于第三开口OP3的第二开口OP2可以使用第三绝缘层117作为蚀刻掩模来形成。因为第二绝缘层115的第二开口OP2使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。第二绝缘层115的侧壁可以对应于第三绝缘层117的侧壁。第二绝缘层115的由第二开口OP2暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s’上。
在图8C中，仅蚀刻第二绝缘层115。然而，根据蚀刻工艺的时间，可以仅蚀刻第二绝缘层115的一部分或者也可以蚀刻第一绝缘层111的一部分。
参考图8D，像素电极310可以形成在第三绝缘层117上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
光刻胶图案PR可以形成为基本上与要形成在像素电极材料层中的像素电极310相对应。像素电极310可以通过蚀刻像素电极材料层的其中不存在光刻胶图案PR的部分来形成。
参考图8E，光刻胶图案PR不被去除，并且与第二开口OP2和第三开口OP3相对应的第一开口OP1可以通过改变蚀刻剂来形成。第一开口OP1可以通过蚀刻第一绝缘层111的一部分来形成。
第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s’，并且第二绝缘层115和第三绝缘层117可以具有同一蚀刻表面s’。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s’上。第二绝缘层115的由第二开口OP2暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s’上。
因为第一绝缘层111的第一开口OP1使用第三绝缘层117作为蚀刻掩模来形成，所以第一开口OP1的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。因为第二绝缘层115的第二开口OP2使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。
在第一绝缘层111的一部分被蚀刻的情况下，光刻胶图案PR的一部分和第三绝缘层117的一部分也可以被蚀刻。因此，第三绝缘层117可以包括具有第一厚度t1的第一部分117a以及具有小于第一厚度t1的第二厚度t2的第二部分117b。第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离d1可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离d2。例如，如图8E中所示，从基板100的上表面到第一部分117a的上表面的垂直距离d1可以大于从基板100的上表面到第二部分117b的上表面的垂直距离d2。
因为像素电极310是使用光刻胶图案PR作为蚀刻掩模来形成，并且第三绝缘层117的第一部分117a也是使用光刻胶图案PR作为蚀刻掩模来形成，所以像素电极310的基本上平面的形状和第一部分117a的基本上平面的形状两者可以基本上对应于光刻胶图案PR的基本上平面的形状。像素电极310的边缘可以对应于第一部分117a的侧壁。
作为比较示例，在用于暴露焊盘电极的一部分的缓冲层和无机绝缘层被部分地蚀刻的情况下，可以使用像素电极可以位于或设置在其上的平坦化层作为掩模来执行蚀刻。在异物存在于平坦化层的表面上的情况下，在蚀刻工艺期间可能在其上存在异物的部分与其上不存在异物的部分之间形成台阶。在发光器件可以位于或设置在具有台阶的平坦化层的表面上的情况下，短路可能发生在像素电极和对电极之间，从而导致显示面板上的暗点。此外，因为平坦化层的表面在蚀刻工艺期间不被保护，所以平坦化层的表面粗糙度可能增加。在像素电极可以位于或设置在平坦化层的具有增加的表面粗糙度的表面上的情况下，外部光的反射率可能降低，并且发光效率可能降低。
然而，根据实施例，在形成像素电极310之后，可以不去除光刻胶图案PR，并且可以执行用于暴露焊盘电极PE的一部分的蚀刻工艺。第三绝缘层117的像素电极310可以位于或设置在其上的表面可以由光刻胶图案PR保护。相应地，由于异物引起的台阶不形成在第三绝缘层117的表面上，并且第三绝缘层117的表面粗糙度不增加。换言之，暗点不形成在显示面板上，并且外部光的反射率不降低并因此发光效率不降低。
参考图8F，覆盖像素电极310的边缘或与像素电极310的边缘重叠并且包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或LITI等形成。
对电极330可以形成为对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图9是根据实施例的显示装置1的示意性截面图。详细地，图9是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图4和图9中相同的附图标记指代相同的元件，并且因此省略其重复描述。图9对应于图4的部分修改，并且因此将通过关注于与图4的区别来描述图9。
参考图9，第三绝缘层117可以包括第一部分117a以及从第一部分117a延伸的第二部分117b。
根据实施例，第三绝缘层117的第一部分117a可以具有第一厚度t1，并且第三绝缘层117的第二部分117b可以具有第二厚度t2。第三绝缘层117的第一部分117a的第一厚度t1可以不同于第三绝缘层117的第二部分117b的第二厚度t2。例如，如图9中所示，第三绝缘层117的第一部分117a的第一厚度t1可以大于第三绝缘层117的第二部分117b的第二厚度t2。
根据实施例，第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离d1可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离d2。例如，如图9中所示，从基板100的上表面到第一部分117a的上表面的垂直距离d1可以大于从基板100的上表面到第二部分117b的上表面的垂直距离d2。
如图9中所示，第二绝缘层115可以包括第一部分115a以及从第一部分115a延伸的第二部分115b。
根据实施例，第二绝缘层115的第一部分115a可以具有第三厚度t3，并且第二绝缘层115的第二部分115b可以具有第四厚度t4。第二绝缘层115的第一部分115a的第三厚度t3可以不同于第二绝缘层115的第二部分115b的第四厚度t4。例如，如图9中所示，第二绝缘层115的第一部分115a的第一厚度t3可以大于第二绝缘层115的第二部分115b的第四厚度t4。
根据实施例，第二绝缘层115的上表面可以在第一部分115a和第二部分115b之间具有台阶st’。从基板100的上表面到第一部分115a的上表面的垂直距离d3可以不同于从基板100的上表面到第二部分115b的上表面的垂直距离d4。例如，如图9中所示，从基板100的上表面到第一部分115a的上表面的垂直距离d3可以大于从基板100的上表面到第二部分115b的上表面的垂直距离d4。
根据实施例，暴露焊盘电极PE的至少一部分的第二开口OP2可以位于或设置在第三绝缘层115的第二部分115b中。第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s”。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s”上。
因为第二开口OP2可以位于或设置在第二绝缘层115的第二部分115b中并且没有第三绝缘层117保留在外围区域PA中，所以存在于焊盘单元PAD中的绝缘层的总厚度可以减小。由于存在于焊盘单元PAD中的绝缘层的总厚度减小，因此可以相对容易地使焊盘电极PE与PCB或驱动器IC芯片彼此电接触。
图10A至图10D是基于图9的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。图6A至图6K与图10A至图10D中的相同的附图标记指代相同的元件，并且因此省略其重复描述。图10A至图10D对应于图6A至图6K的部分修改，并且因此将通过关注于与图6A至图6K的区别来描述图10A至图10D。
参考图10A，绝缘材料层117’可以形成在第二绝缘层115上。绝缘材料层117’可以包括正性光刻胶，并且可以通过使用诸如旋涂、喷涂或浸渍的各种方法中的任一种将正性光刻胶溶液(未示出)施加到第二绝缘层115上来形成。在绝缘材料层117’可以位于或设置在第二绝缘层115上之前的工艺可以与图6A至图6H的工艺相同。
掩模M可以位于或设置在绝缘材料层117’上。掩模M可以调节每个区域中的绝缘材料层117’的曝光量。例如，掩模M的第三区域AR3中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。掩模M的第四区域AR4中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。例如，掩模M可以是半色调掩模或狭缝掩模。根据实施例，掩模M的除了第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4之外的剩余区域可以被遮挡，使得绝缘材料层117’不被暴露于光。
绝缘材料层117’可以根据区域通过掩模M以不同的曝光量而被暴露于光，并且绝缘材料层117’的一部分可以通过使用显影工艺而被去除。因为被去除的绝缘材料层117’的量根据曝光量而变化，所以根据区域具有不同厚度的第三绝缘层117可以一次形成。换言之，如图10B中所示，对应于显示区域DA的第三绝缘层117的厚度t1’可以大于对应于外围区域PA的第三绝缘层117的厚度t2’。第三绝缘层117与第二绝缘层115的粘合程度可以通过固化和干燥工艺而增加。固化和干燥工艺可以包括热处理工艺。
虽然在图10A中绝缘材料层117’可以包括正性光刻胶，但是绝缘材料层117’可以包括负性光刻胶。与绝缘材料层117’可以包括正性光刻胶的情况相比，由于包括负性光刻胶绝缘材料层117’的曝光量增加，因此在显影工艺之后保留的第三绝缘层117的厚度增加。
参考图10B，第三绝缘层117可以具有与由掩模M的第一区域AR1暴露的部分相对应的第四接触孔CNT4。第三绝缘层117可以具有与由掩模M的第二区域AR2暴露的部分相对应的第三开口OP3。
暴露第三电极E3的一部分的第三接触孔CNT3和对应于第三开口OP3的第二开口OP2可以使用第三绝缘层117作为蚀刻掩模来形成。因为第二绝缘层115的第二开口OP2使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。第二绝缘层115的侧壁可以对应于第三绝缘层117的侧壁。第二绝缘层115的由第二开口OP2暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s”上。
在图10B中，仅蚀刻第二绝缘层115。然而，根据蚀刻工艺的时间，可以仅蚀刻第二绝缘层115的一部分或者也可以蚀刻第一绝缘层111的一部分。
参考图10C，像素电极310可以形成在第三绝缘层117上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
光刻胶图案PR可以形成为基本上与要形成在像素电极材料层中的像素电极310相对应。像素电极310可以通过蚀刻像素电极材料层的其中不存在光刻胶图案PR的部分来形成。
光刻胶图案PR不被去除，并且与第二开口OP2和第三开口OP3相对应的第一开口OP1可以通过改变蚀刻剂来形成。第一开口OP1可以通过蚀刻第一绝缘层111的一部分来形成。
第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s”，并且第二绝缘层115和第三绝缘层117可以具有同一蚀刻表面s”。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2暴露的侧表面可以位于或设置在同一蚀刻表面s”上。第二绝缘层115的由第二开口OP2暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s”上。
因为第一绝缘层111的第一开口OP1使用第三绝缘层117作为蚀刻掩模来形成，所以第一开口OP1的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。因为第二绝缘层115的第二开口OP2可以使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。
在第一绝缘层111的第一开口OP1形成的情况下，光刻胶图案PR的一部分和第三绝缘层117的一部分也可以被蚀刻。因此，第三绝缘层117可以包括具有第一厚度t1的第一部分117a以及具有小于第一厚度t1的第二厚度t2的第二部分117b。第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离d1可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离d2。例如，如图10C中所示，从基板100的上表面到第一部分117a的上表面的垂直距离d1可以大于从基板100的上表面到第二部分117b的上表面的垂直距离d2。
因为位于或设置在外围区域PA中的第三绝缘层117比位于或设置在显示区域DA中的第三绝缘层117具有更小的厚度，所以在第一绝缘层111的第一开口OP1形成的情况下，位于或设置在外围区域PA中的第三绝缘层117可以被完全去除。由于在第一绝缘层111的第一开口OP1形成的情况下位于或设置在外围区域PA中的第三绝缘层117被去除，因此第二绝缘层115的上表面的一部分可以被暴露于光并且可以被蚀刻掉。因此，第二绝缘层115可以包括具有第三厚度t3的第一部分115a以及具有小于第三厚度t3的第四厚度t4的第二部分115b。第二绝缘层115的上表面可以在第一部分115a和第二部分115b之间具有台阶st’。从基板100的上表面到第一部分115a的上表面的垂直距离d3可以不同于从基板100的上表面到第二部分115b的上表面的垂直距离d4。例如，如图10C中所示，从基板100的上表面到第一部分115a的上表面的垂直距离d3可以大于从基板100的上表面到第二部分115b的上表面的垂直距离d4。
因为像素电极310是使用光刻胶图案PR作为蚀刻掩模来形成，并且第三绝缘层117的第一部分117a也是使用光刻胶图案PR作为蚀刻掩模来形成，所以像素电极310的基本上平面的形状和第一部分117a的基本上平面的形状两者可以基本上对应于光刻胶图案PR的基本上平面的形状。像素电极310的边缘可以对应于第一部分117a的侧壁。
根据实施例，在形成像素电极310之后，可以不去除光刻胶图案PR，并且可以执行用于暴露焊盘电极PE的一部分的蚀刻工艺。第三绝缘层117的像素电极310可以位于或设置在其上的表面可以由光刻胶图案PR保护。相应地，由于异物引起的台阶不形成在第三绝缘层117的表面上，并且第三绝缘层117的表面粗糙度不增加。换言之，暗点不形成在显示面板上，并且外部光的反射率也不降低并因此发光效率也不降低。因为由于蚀刻工艺而导致没有第三绝缘层117保留在外围区域PA中，所以外部湿气渗透路径被阻挡，从而降低诸如发光器件劣化的可靠性问题的风险。
因为第二开口OP2可以位于或设置在第二绝缘层115的第二部分115b中并且没有第三绝缘层117保留在外围区域PA中，所以存在于焊盘单元PAD中的绝缘层的总厚度可以减小。由于存在于焊盘单元PAD中的绝缘层的总厚度减小，因此可以相对容易地使焊盘电极PE与PCB或驱动器IC芯片彼此电接触。
参考图10D，覆盖像素电极310的边缘或与像素电极310的边缘重叠并且包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或LITI等形成。
对电极330可以形成为基本上对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图11A是根据实施例的显示装置1的示意性截面图。详细地，图11A是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图4和图11A中相同的附图标记指代相同的元件，并且因此省略其重复描述。图11A对应于图4的部分修改，并且因此将通过关注于与图4的区别来描述图11A。
参考图11A，第一绝缘层111可以包括第一部分111a以及从第一部分111a延伸的第二部分111b。在平面图中，第一绝缘层111的第一部分111a可以位于或设置在第一绝缘层111的第二部分111b周围。第一绝缘层111可以具有第一开口OP1，并且第一开口OP1可以位于或设置在第一绝缘层111的第二部分111b中。
根据实施例，第一绝缘层111的第一部分111a可以具有第一厚度t1，并且第一绝缘层111的第二部分111b可以具有第二厚度t2。第一绝缘层111的第一部分111a的第一厚度t1可以不同于第一绝缘层111的第二部分111b的第二厚度t2。例如，如图11A中所示，第一绝缘层111的第一部分111a的第一厚度t1可以大于第一绝缘层111的第二部分111b的第二厚度t2。
如图11A中所示，第二绝缘层115可以包括第一部分115a以及从第一部分115a延伸的第二部分115b。第二绝缘层115的第一部分115a可以与第一绝缘层111的第一部分111a相对应或重合，并且第二绝缘层115的第二部分115b可以与第一绝缘层111的第二部分111b相对应或重合。第二绝缘层115可以沿着第一绝缘层111的上表面形成并且可以在第一部分115a和第二部分115b之间具有台阶。
根据实施例，如图11A中所示，第二绝缘层115可以具有第二开口OP2。第二开口OP2可以位于或设置在第二绝缘层115的第二部分115b中。第二开口OP2可以包括下开口部分OP2a和上开口部分OP2b。第二绝缘层115可以具有下开口部分OP2a和上开口部分OP2b。
在平面图中，上开口部分OP2b的开口面积可以比下开口部分OP2a的开口面积大。
第二绝缘层115可以具有限定下开口部分OP2a的下侧壁sw1以及限定上开口部分OP2b的上侧壁sw2。在平面图中，上侧壁sw2可以位于或设置在下侧壁sw1周围。
根据实施例，第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s”’。第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由下开口部分OP2a暴露的侧表面可以位于或设置在同一蚀刻表面s”’上。下开口部分OP2a可以对应于第一开口OP1。
第二绝缘层115和第三绝缘层117可以具有同一蚀刻表面s””。第二绝缘层115的由上开口部分OP2b暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s””上。上开口部分OP2b可以对应于第三开口OP3。
图11B是图1的焊盘单元PDA的示意性截面图。图11A和图11B中相同的附图标记指代相同的元件，并且因此省略其重复描述。图11A示出了一个焊盘电极PE，并且图11B示出了彼此相邻的多个焊盘电极PE。
参考图11B，多个焊盘电极PE可以布置或设置在焊盘单元PAD中。多个焊盘电极PE可以彼此相邻地布置或设置。虽然图11B中示出了四个焊盘电极PE，但是多个未示出的焊盘电极PE可以位于或设置在点划线之间。
如以上参考图11A所描述，第一绝缘层111可以包括第一部分111a和第二部分111b。第二绝缘层115可以包括与第一绝缘层111的第一部分111a相对应的第一部分115a以及与第一绝缘层111的第二部分111b相对应的第二部分115b。
多个焊盘电极PE的相应边缘可以由第一绝缘层111的第一部分111a围绕。第一绝缘层111可以具有暴露多个焊盘电极PE的至少相应部分的多个第一开口OP1。
第二绝缘层115可以具有分别对应于多个第一开口OP1的多个下开口部分OP2a。第二绝缘层115可以具有与多个下开口部分OP2a重叠的上开口部分OP2b。
具有第三开口OP3的第三绝缘层117可以位于或设置在第二绝缘层115上，并且第三开口OP3可以对应于上开口部分OP2b。在平面图中，第三绝缘层117可以位于或设置在焊盘单元PAD周围，并且焊盘单元PAD可以由第三开口OP3限定。因此，没有第三绝缘层117保留在焊盘单元PAD中，这导致存在于焊盘单元PAD中的绝缘层的总厚度减小。由于焊盘单元PAD中存在的绝缘层的总厚度减小，因此可以相对容易地使焊盘电极PE与PCB或驱动器IC芯片彼此电接触。
图12A至图12F是基于图11A的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。图12A至图12F对应于图6A至图6K的部分修改，并且因此将通过关注于与图6A至图6K的区别来描述图12A至图12F。
参考图12A，栅绝缘层113可以形成在半导体层Act上。在栅绝缘层113可以形成在半导体层Act之前的工艺可以与图6A和图6B的工艺相同。
在栅绝缘层113形成在半导体层Act之后，光刻胶图案PR可以形成在栅绝缘层113上，以在第一绝缘层111和栅绝缘层113中形成接触孔。位于或设置在外围区域PA中并且与焊盘电极PE重叠的光刻胶图案PR可以包括具有不同厚度的部分。例如，如图12A中所示，与焊盘电极PE重叠的光刻胶图案PR可以包括具有第一厚度t1的第一光刻胶图案PRa以及具有大于第一厚度t1的第二厚度t2的第二光刻胶图案PRb。在平面图中，第二光刻胶图案PRb可以位于或设置在第一光刻胶图案PRa周围。
参考图12B，接触孔可以通过使用光刻胶图案PR形成在第一绝缘层111和栅绝缘层113中。在第一绝缘层111和栅绝缘层113中的每一个被部分地蚀刻的同时，光刻胶图案PR也可被蚀刻，并且因此光刻胶图案PR的厚度可以减小。例如，如图12B中所示，第二光刻胶图案PRb可以具有可以小于先前厚度的第三厚度t3。
根据实施例，第一光刻胶图案PRa可以被完全蚀刻，并且第一绝缘层111的与焊盘电极PE重叠的部分也可以被蚀刻。因此，第一绝缘层111可以包括第一部分111a以及从第一部分111a延伸的第二部分111b。第一绝缘层111的第一部分111a可以具有第一厚度t1，并且第一绝缘层111的第二部分111b可以具有第二厚度t2。第一绝缘层111的第一部分111a的第一厚度t1可以大于第一绝缘层111的第二部分111b的第二厚度t2。
参考图12C，第二绝缘层115可以形成在第一绝缘层111上。由于第一绝缘层111具有不同厚度的部分，因此第二绝缘层115可以具有台阶。换言之，第二绝缘层115可以包括第一部分115a以及从第一部分115a延伸的第二部分115b。第二绝缘层115的第一部分115a可以与第一绝缘层111的第一部分111a相对应，并且第二绝缘层115的第二部分115b可以与第一绝缘层111的第二部分111b相对应。第二绝缘层115可以沿着第一绝缘层111的上表面形成并且可以在第一部分115a和第二部分115b之间具有台阶。
绝缘材料层117’可以形成在第二绝缘层115上。
掩模M可以位于或设置在绝缘材料层117’上。掩模M可以调节每个区域中的绝缘材料层117’的曝光量。例如，掩模M的第三区域AR3中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。掩模M的第四区域AR4中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。例如，掩模M可以是半色调掩模或狭缝掩模。根据实施例，掩模M的除了第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4之外的剩余区域可以被遮挡，使得绝缘材料层117’不被暴露于光。
绝缘材料层117’可以根据区域通过掩模M以不同的曝光量而被暴露于光，并且绝缘材料层117’的一部分可以通过使用显影工艺而被去除。因为被去除的绝缘材料层117’的量根据曝光量而变化，所以根据区域具有不同厚度的第三绝缘层117可以一次形成。换言之，如图12D中所示，对应于显示区域DA的第三绝缘层117的厚度可以大于第三绝缘层117的与焊盘电极PE重叠的部分的厚度。第三绝缘层117与第二绝缘层115的粘合程度可以通过固化和干燥工艺而增加。固化和干燥工艺可以包括热处理工艺。
虽然在图12C中绝缘材料层117’可以包括正性光刻胶，但是绝缘材料层117’可以包括负性光刻胶。与绝缘材料层117’可以包括正性光刻胶的情况相比，由于包括负性光刻胶的绝缘材料层117’的曝光量增加，因此在显影工艺之后保留的第三绝缘层117的厚度增加。
参考图12D，第三绝缘层117可以具有与由掩模M的第一区域AR1暴露的部分相对应的第四接触孔CNT4。第三绝缘层117可以具有与由掩模M的第二区域AR2暴露的部分相对应的第三开口OP3。
参考图12E，暴露第三电极E3的一部分的第三接触孔CNT3可以使用第三绝缘层117作为蚀刻掩模来形成。
与第三开口OP3相对应或重合的第二开口OP2和第一开口OP1也可以使用第三绝缘层117作为蚀刻掩模来形成。因为第二绝缘层115的第二开口OP2可以使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上与第三开口OP3的基本上平面的形状相对应或重合。更详细地，因为第三绝缘层117的具有相对小厚度的一部分可以被完全去除并且因此第二绝缘层115的一部分也可以被去除，所以第二开口OP2的上开口部分OP2b的基本上平面的形状可以基本上与第三开口OP3的基本上平面的形状相对应或重合。由于第二绝缘层115的一部分的蚀刻，因此第二绝缘层115的上表面可以具有台阶。因为上开口部分OP2b是由于第二绝缘层115的一部分的蚀刻以及第三绝缘层117的一部分的去除而形成，所以上开口部分OP2b的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。第二绝缘层115的由上开口部分OP2b暴露的侧表面和第三绝缘层117的由第三开口OP3暴露的侧表面可以位于或设置在同一蚀刻表面s””上。
第一开口OP1可以通过蚀刻第一绝缘层111的一部分来形成。第一开口OP1可以通过蚀刻第一绝缘层111的第二部分111b的一部分来形成。第一绝缘层111和第二绝缘层115可以具有同一蚀刻表面s”’。更详细地，第一绝缘层111的由第一开口OP1暴露的侧表面和第二绝缘层115的由第二开口OP2的下开口部分OP2a暴露的侧表面可以位于或设置在同一蚀刻表面s”’上。
参考图12F，像素电极310可以形成在第三绝缘层117上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
覆盖像素电极310的边缘或与像素电极310的边缘重叠并且包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或LITI等形成。
对电极330可以形成为对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图13是根据实施例的显示装置1的示意性截面图。详细地，图13是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图4和图13中相同的附图标记指代相同的元件，并且因此省略其重复描述。图13对应于图4的部分修改，并且因此将通过关注于与图4的区别来描述图13。
参考图13，下电极层ELa和上电极层ELb可以彼此顺序地堆叠在栅绝缘层113上。下电极层ELa和上电极层ELb中的每一个可以由选自由铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中的至少一种金属形成。例如，下电极层ELa可以由钛(Ti)形成，并且上电极层ELb可以由铜(Cu)形成。
下电极层ELa可以包括下第三电极E3a、下栅电极Ga、下第四电极E4a、第一上电极CE2a和焊盘连接电极PCE。上电极层ELb可以包括上第三电极E3b、上栅电极Gb、上第四电极E4b和第二上电极CE2b。
下第三电极E3a和上第三电极E3b可以被包括在第三电极E3中，下栅电极Ga和上栅电极Gb可以被包括在栅电极G中，下第四电极E4a和上第四电极E4b可以被包括在第四电极E4中，并且第一上电极CE2a和第二上电极CE2b可以被包括在存储电容器Cst的上电极CE2中。
根据实施例，焊盘连接电极PCE可以至少部分地电接触焊盘电极PE。暴露焊盘电极PE的至少一部分的第一开口OP1可以形成在第一绝缘层111中，并且焊盘连接电极PCE的一部分可以在第一开口OP1内电接触焊盘电极PE。
根据实施例，如图13中所示，焊盘连接电极PCE在一个方向上的宽度w1可以大于焊盘电极PE的通过第一开口OP1暴露的宽度w2。焊盘连接电极PCE在一个方向上的宽度w1可以是焊盘连接电极PCE的通过第二开口OP2暴露的部分的宽度。如参考图1所描述，PCB或驱动器IC芯片可以附接到焊盘单元PAD。焊盘单元PAD与PCB或驱动器IC芯片之间的接触宽度可以从焊盘电极PE的通过第一开口OP1暴露的宽度w2增加到焊盘连接电极PCE的宽度w1。换言之，焊盘单元PAD与PCB或驱动器IC芯片之间的接触面积可以增加。相应地，焊盘单元PAD与PCB或驱动器IC芯片之间的接触不良可以降低，并且在显示装置1的操作期间出现缺陷的风险可以降低。
根据实施例，栅绝缘层113可以进一步包括第五部分113e。如图13中所示，栅绝缘层113的第五部分113e可以设置在焊盘连接电极PCE的一部分和第一绝缘层111之间。
图14A至图14F是基于图13的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。图14A至图14F对应于图6A至图6K的部分修改，并且因此将通过关注于与图6A至图6K的区别来描述图14A至图14F。
参考图14A，第三电极E3、栅电极G、第四电极E4、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过图案化初步下电极层ELa’和初步上电极层ELb’来形成。
初步下电极层ELa’和初步上电极层ELb’顺序地形成在栅绝缘层113上。在初步下电极层ELa’和初步上电极层ELb’顺序地形成在栅绝缘层113之前的工艺可以与图6A至图6D的工艺相同。
初步下电极层ELa’和初步上电极层ELb’中的每一个可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)当中的至少一种金属的单层或多层结构，并且可以通过使用诸如但不限于CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
第一光刻胶图案PR1和第二光刻胶图案PR2可以形成在初步上电极层ELb’上。第一光刻胶图案PR1可以位于或设置在显示区域DA中，并且第二光刻胶图案PR2可以位于或设置在外围区域PA中。
根据实施例，第一光刻胶图案PR1的厚度t1可以大于第二光刻胶图案PR2的厚度t2。
参考图14B，第三电极E3、栅电极G、第四电极E4、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过使用第一光刻胶图案PR1和第二光刻胶图案PR2蚀刻初步下电极层ELa’和初步上电极层ELb’来形成。换言之，第三电极E3、栅电极G、第四电极E4、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过沉积初步下电极层ELa’和初步上电极层ELb’并执行掩模工艺和蚀刻工艺来形成。例如，蚀刻工艺可以是湿法蚀刻工艺。
参考图14C，栅绝缘层113可以通过在第一光刻胶图案PR1和第二光刻胶图案PR2不被去除的状态下执行蚀刻工艺而被图案化。因此，栅绝缘层113的一部分可以设置在焊盘连接电极PCE的一部分和第一绝缘层111之间。
第二光刻胶图案PR2可以被去除。由于第二光刻胶图案PR2被去除，因此第一光刻胶图案PR1的厚度t3可以通过将第一光刻胶图案PR1的厚度t1减小第二光刻胶图案PR2的厚度t2来获得。
在第二光刻胶图案PR2被去除之后，可以执行蚀刻工艺。通过蚀刻工艺，焊盘连接电极PCE的两层当中的除了与焊盘电极PE相邻的层之外的层可以被去除。焊盘连接电极PCE可以是单层。
参考图14D，第二绝缘层115可以形成在第三电极E3、栅电极G、第四电极E4、存储电容器Cst的上电极CE2以及焊盘连接电极PCE上。绝缘材料层117’可以形成在第二绝缘层115上。
掩模M可以位于或设置在绝缘材料层117’上。掩模M可以调节每个区域中的绝缘材料层117’的曝光量。例如，掩模M的第三区域AR3中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。掩模M的第四区域AR4中的绝缘材料层117’的曝光量可以被调节为小于掩模M的第一区域AR1和第二区域AR2中的绝缘材料层117’的曝光量。例如，掩模M可以是半色调掩模或狭缝掩模。根据实施例，掩模M的除了第一区域AR1、第二区域AR2、第三区域AR3和第四区域AR4之外的剩余区可以被遮挡，使得绝缘材料层117’不被暴露于光。
绝缘材料层117’可以根据区域通过掩模M以不同的曝光量而被暴露于光，并且绝缘材料层117’的一部分可以通过使用显影工艺而被去除。因为被去除的绝缘材料层117’的量根据曝光量而变化，所以根据区域具有不同厚度的第三绝缘层117可以一次形成。换言之，如图14E中所示，对应于显示区域DA的第三绝缘层117的厚度可以大于对应于外围区域PA的第三绝缘层117的厚度。第三绝缘层117与第二绝缘层115的粘合程度可以通过固化和干燥工艺而增加。固化和干燥工艺可以包括热处理工艺。
虽然在图14D中绝缘材料层117’可以包括正性光刻胶，但是绝缘材料层117’可以包括负性光刻胶。与绝缘材料层117’可以包括正性光刻胶的情况相比，由于包括负性光刻胶的绝缘材料层117’的曝光量增加，因此在显影工艺之后保留的第三绝缘层117的厚度增加。
参考图14E，第三绝缘层117可以具有与由掩模M的第一区域AR1暴露的部分相对应的第四接触孔CNT4。第三绝缘层117可以具有与由掩模M的第二区域AR2暴露的部分相对应的第三开口OP3。
暴露第三电极E3的一部分的第三接触孔CNT3和对应于第三开口OP3的第二开口OP2可以使用第三绝缘层117作为蚀刻掩模来形成。因为第二绝缘层115的第二开口OP2使用第三绝缘层117作为蚀刻掩模来形成，所以第二开口OP2的基本上平面的形状可以基本上对应于第三开口OP3的基本上平面的形状。第二绝缘层115的侧壁可以对应于第三绝缘层117的侧壁。
参考图14F，像素电极310可以形成在第三绝缘层117上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
覆盖像素电极310的边缘或与像素电极310的边缘重叠并且包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或LITI等形成。
对电极330可以形成为基本上对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图15是根据实施例的显示装置1的示意性截面图。详细地，图15是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图13和图15中相同的附图标记指代相同的元件，并且因此省略其重复描述。图15对应于图13的部分修改，并且因此将通过关注于与图13的区别来描述图15。
参考图15，焊盘连接电极PCE可以包括第一焊盘连接电极PCE1和第二焊盘连接电极PCE2。第二焊盘连接电极PCE2可以位于或设置在第一焊盘连接电极PCE1上。因为第一焊盘连接电极PCE1对应于图13的焊盘连接电极PCE，所以将关注于并描述第二焊盘连接电极PCE2。
如以上参考图4所描述，像素电极310可以具有三层。例如，像素电极310的三层可以是ITO/Ag/ITO。像素电极310可以包括下像素电极310a、中间像素电极310b和上像素电极310c。中间像素电极310b可以设置在下像素电极310a和上像素电极310c之间。
根据实施例，第二焊盘连接电极PCE2可以包括与下像素电极310a的材料相同或类似的材料。第二焊盘连接电极PCE2可以与下像素电极310a同时形成。第二焊盘连接电极PCE2和下像素电极310a可以通过图案化初步像素电极层来同时形成。换言之，第二焊盘连接电极PCE2和下像素电极310a可以被限定为相同的像素电极。
虽然在图15中第二焊盘连接电极PCE2可以包括单层，但是第二焊盘连接电极PCE2可以具有多层。例如，第二焊盘连接电极PCE2可以具有三层，并且可以与像素电极310同时形成。
根据实施例，第三绝缘层117可以包括第一部分117a以及从第一部分117a延伸的第二部分117b。
根据实施例，第三绝缘层117的第一部分117a的厚度可以大于第三绝缘层117的第二部分117b的厚度。第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离。例如，如图15中所示，从基板100的上表面到第一部分117a的上表面的垂直距离可以大于从基板100的上表面到第二部分117b的上表面的垂直距离。
图16A至图16E是基于图15的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。图16A至图16E对应于图14A至图14F的部分修改，并且因此将通过关注于与图14A至图14F的区别来描述图16A至图16E。
参考图16A，初步像素电极层310’可以形成在第三绝缘层117上。像素电极310和第二焊盘连接电极PCE2可以通过图案化初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’来形成。
初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’可以顺序地形成在第三绝缘层117上。在初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’可以顺序地形成在第三绝缘层117上之前的工艺可以与图14A至图14E的工艺相同。
初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’中的每一个可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
第一光刻胶图案PR1和第二光刻胶图案PR2可以形成在初步第三像素电极层310c’上。第一光刻胶图案PR1可以位于或设置在显示区域DA中，并且第二光刻胶图案PR2可以位于或设置在外围区域PA中。
根据实施例，第一光刻胶图案PR1的厚度t1可以大于第二光刻胶图案PR2的厚度t2。
参考图16B，像素电极310和第二焊盘连接电极PCE2可以通过使用第一光刻胶图案PR1和第二光刻胶图案PR2蚀刻初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’来形成。换言之，像素电极310和第二焊盘连接电极PCE2可以通过沉积初步第一像素电极层310a’、初步第二像素电极层310b’和初步第三像素电极层310c’并执行掩模工艺和蚀刻工艺来形成。例如，蚀刻工艺可以是湿法蚀刻工艺。
参考图16C，第二光刻胶图案PR2可以被去除。由于第二光刻胶图案PR2被去除，因此第一光刻胶图案PR1的厚度t3可以通过将第一光刻胶图案PR1的厚度t1减小第二光刻胶图案PR2的厚度t2来获得。第三绝缘层117的一部分在第二光刻胶图案PR2的去除期间被蚀刻，并且因此第三绝缘层117可以具有台阶st。第三绝缘层117的第一部分117a可以对应于在蚀刻工艺期间由第一光刻胶图案PR1保护的部分，并且第三绝缘层117的第二部分117b可以对应于在蚀刻工艺期间未被第一光刻胶图案PR1或第二光刻胶图案PR2保护的部分。由于第一光刻胶图案PR1，第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。
参考图16D，在去除第二光刻胶图案PR2之后，可以执行蚀刻工艺。通过蚀刻工艺，可以去除第二焊盘连接电极PCE2的三层当中的除了与焊盘电极PE相邻的层之外的两层。第二焊盘连接电极PCE2可以是单层。
作为比较示例，焊盘连接电极可以被保持为三层。在焊盘连接电极可以包括三层的情况下，焊盘连接电极可以由ITO/Ag/ITO形成。焊盘连接电极可以在不被绝缘层覆盖或不与绝缘层重叠的情况下而被暴露。具有高反应速率的银(Ag)可以被暴露，并且存在与邻近或相邻电极的短路的风险。
然而，根据实施例，在去除第二焊盘连接电极PCE2的三层中的两层的情况下，仅ITO存在于被暴露的第二焊盘连接电极PCE2中，并且可以防止与邻近电极的短路的风险。
参考图16E，像素电极310可以形成在第三绝缘层117上。像素电极310可以通过在第三绝缘层117的整个上表面上沉积像素电极材料层并执行掩模工艺和蚀刻工艺来形成。
覆盖像素电极310的边缘或与像素电极310的边缘重叠并包括暴露像素电极310的中心部分的开口的像素限定层119可以形成在第三绝缘层117的整个上表面上。像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以形成在像素电极310上，即，中间层320可以形成在像素限定层119的开口内。中间层320可以包括低分子量或高分子量材料。在本公开的精神和范围内，中间层320可以经由真空沉积、丝网印刷、喷墨印刷或LITI等形成。
对电极330可以形成为对应于多个发光器件300。对电极330可以通过开口掩模形成为覆盖基板100的显示区域DA或与基板100的显示区域DA重叠。对电极330可以通过使用诸如CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
图17是根据实施例的显示装置1的示意性截面图。详细地，图17是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。
参考图17，显示装置1(见图1)可以包括位于或设置在基板100上的对应于显示区域DA的薄膜晶体管TFT以及位于或设置在基板100上的对应于外围区域PA的的焊盘单元PAD。
薄膜晶体管TFT可以包括半导体层Act以及与半导体层Act至少部分地重叠的栅电极G。焊盘电极PE可以位于或设置在焊盘单元PAD中，并且焊盘电极PE可以包括与栅电极G的材料相同或类似的材料。焊盘电极PE可以位于或设置在与栅电极G可以位于或设置在其上的层相同的层上。
焊盘连接电极PCE可以位于或设置在焊盘电极PE上。焊盘连接电极PCE可以与焊盘电极PE的上表面至少部分地重叠，并且可以至少部分地电接触焊盘电极PE的上表面。
现在将参考图17根据堆叠结构更详细地描述在显示装置1中包括的元件。
基板100可以包括玻璃材料、金属材料或者具有柔性的或可弯曲的特性的材料。基板100可以具有单层或多层结构，并且在基板100具有多层结构的情况下，基板100可以进一步包括无机层。在实施例中，基板100可以具有有机材料/无机材料/有机材料的结构。
第一绝缘层111可以减少或防止异物、湿气或环境空气从基板100下方渗入，并且可以为基板100提供平坦的表面。第一绝缘层111可以包括无机材料(诸如氧化物或氮化物)、有机材料或者有机和无机化合物，并且可以是无机材料和有机材料的单层或多层。
半导体层Act可以位于或设置在第一绝缘层111上。半导体层Act可以包括氧化物半导体材料。半导体层Act可以包括选自由例如铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)、铝(Al)、铯(Cs)、铈(Ce)和锌(Zn)组成的组中的至少一种的氧化物。
例如，在本公开的精神和范围内，半导体层Act可以是InSnZnO(ITZO)半导体层或InGaZnO(IGZO)半导体层等。因为氧化物半导体具有(大约3.1eV的)宽带隙、高载流子迁移率和低泄漏电流，所以即使在驱动时间长的情况下电压降也不大。相应地，即使在低频操作期间，由于电压降引起的亮度改变也不大。
半导体层Act可以包括沟道区C以及分别位于或设置在沟道区C两侧的源区S和漏区D。半导体层Act可以具有单层或多层结构。
第一电极E1’可以设置在基板100和第一绝缘层111之间。第一电极E1’可以定位或设置为与半导体层Act的沟道区C重叠。第一电极E1’可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以是包括上述材料的多层或单层。例如，第一电极E1’可以具有包括Ti/Al/Ti的多层结构。
第一电极E1’可以定位或设置为与包括氧化物半导体材料的半导体层Act重叠。因为包括氧化物半导体材料的半导体层Act对光弱，所以入射在基板100上的通过第一电极E1’的外部光可在半导体层Act中引起光电流，从而防止包括氧化物半导体材料的薄膜晶体管TFT的元件特性的改变。第一电极E1’可以电连接到源区S。虽然在图17中第一电极E1’可以电连接到源区S，但是第一电极E1’可以电连接到漏区D。
栅绝缘层113可以位于或设置在半导体层Act上。在本公开的精神和范围内，栅绝缘层113可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
如图17中所示，栅绝缘层113可以被图案化以与半导体层Act的一部分重叠。换言之，栅绝缘层113可以被图案化以暴露源区S和漏区D。
半导体层Act的与栅绝缘层113重叠的部分可以被理解为沟道区C。源区S和漏区D可以经受诸如等离子体处理的导电性增加工艺，并且半导体层Act的与栅绝缘层113重叠的部分(例如，沟道区C)不被暴露于等离子体处理并且因此具有与源区S和漏区D的特性不同的特性。换言之，通过在半导体层Act的等离子体处理期间使用位于或设置在栅绝缘层113上的栅电极G作为自对准掩模，未经受等离子体处理的沟道区C可以形成在与栅绝缘层113重叠的位置处，并且经受等离子体处理的源区S和漏区D可以分别形成在沟道区C的两侧。
根据实施例，栅绝缘层113可以不被图案化以与半导体层Act的一部分重叠，并且可以位于或设置在基板100的整个表面上以覆盖半导体层Act或与半导体层Act重叠。
栅电极G可以位于或设置在栅绝缘层113上以与半导体层Act至少部分地重叠。存储电容器Cst的下电极CE1以及焊盘电极PE也可以位于或设置在栅绝缘层113上。例如，栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE各自可以由选自由铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中的至少一种以单层或多层结构形成。
根据实施例，存储电容器Cst可以包括下电极CE1和上电极CE2，并且如图17中所示可以不与薄膜晶体管TFT重叠且可以分离地定位或设置。根据另一实施例，存储电容器Cst可以与薄膜晶体管TFT重叠。例如，薄膜晶体管TFT的栅电极G可以起到存储电容器Cst的下电极CE1的作用。
层间绝缘层116可以覆盖半导体层Act、栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE，或者与半导体层Act、栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE重叠。在本公开的精神和范围内，层间绝缘层116可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等。氧化锌(ZnOx)可以是ZnO和/或ZnO2。层间绝缘层116可以具有至少部分地暴露焊盘电极PE的上表面的开口。
下电极层EL’a和上电极层EL’b可以彼此顺序地堆叠在层间绝缘层116上。下电极层EL’a和上电极层EL’b中的每一个可以由选自由铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)组成的组中的至少一种金属形成。例如，下电极层EL’a可以由钛(Ti)形成，并且上电极层EL’b可以由铜(Cu)形成。
下电极层EL’a可以包括下第二电极E2’a、下第三电极E3’a、第一上电极CE2a和焊盘连接电极PCE。上电极层EL’b可以包括上第二电极E2’b、上第三电极E3’b和第二上电极CE2b。
下第二电极E2’a和上第二电极E2’b可以被包括在第二电极E2’中，下第三电极E3’a和上第三电极E3’b可以被包括在第三电极E3’中，并且第一上电极CE2a和第二上电极CE2b可以被包括在存储电容器Cst的上电极CE2中。
根据实施例，焊盘连接电极PCE可以至少部分地电接触焊盘电极PE。暴露焊盘电极PE的至少一部分的开口可以形成在层间绝缘层116中，并且焊盘连接电极PCE的一部分可以在开口内电接触焊盘电极PE。
根据实施例，如图17中所示，焊盘连接电极PCE在一个方向上的宽度w1可以大于焊盘电极PE的通过开口暴露的宽度w2。如参考图1所描述，PCB或驱动器IC芯片可以附接到焊盘单元PAD。焊盘单元PAD与PCB或驱动器IC芯片之间的接触宽度可以从焊盘电极PE的通过开口暴露的宽度w2增加到焊盘连接电极PCE的宽度w1。换言之，焊盘单元PAD与PCB或驱动器IC芯片之间的接触面积可以增加。相应地，焊盘单元PAD与PCB或驱动器IC芯片之间的接触不良可以降低，并且在显示装置1操作期间出现缺陷的风险可以降低。
第二电极E2’和第三电极E3’可以通过接触孔电连接到半导体层Act的源区S或漏区D。第一电极E1’可以通过形成在第一绝缘层111和层间绝缘层116中的接触孔电连接到半导体层Act的源区S或漏区D。
存储电容器Cst的上电极CE2与下电极CE1重叠(其中层间绝缘层116位于上电极CE2和下电极CE1之间)并且形成电容。层间绝缘层116可以起到存储电容器Cst的介电层的作用。
第二电极E2’、第三电极E3’以及存储电容器Cst的上电极CE2可以用第二绝缘层115覆盖或与第二绝缘层115重叠。第二绝缘层115可以是包括无机材料的无机绝缘层。聚硅氧烷、氮化硅、氧化硅或氮氧化硅等可以被用作无机材料。第二绝缘层115可以是包括上述材料的单层或多层。例如，第二绝缘层115可以是氮化硅(SiNx)和氧化硅(SiOx)的单层或多层。第二绝缘层115可以被采用以覆盖位于或设置在层间绝缘层116上的导线中的一些或多条或与位于或设置在层间绝缘层116上的导线中的一些或多条重叠，并且保护位于或设置在层间绝缘层116上的导线中的一些或多条。
根据实施例，第二绝缘层115可以具有暴露焊盘连接电极PCE的上表面的开口。第二绝缘层115可以具有暴露焊盘连接电极PCE的上表面和侧表面的开口。
第三绝缘层117可以位于或设置在第二绝缘层115上并且可以包括用于将薄膜晶体管TFT电连接到像素电极310的接触孔。
第三绝缘层117可以具有包括有机材料的单层或多层结构，并且提供平坦的上表面。在本公开的精神和范围内，第三绝缘层117可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅氧烷(HMDSO)、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的混合物等。
第三绝缘层117可以定位或设置为暴露焊盘单元PAD。换言之，第三绝缘层117可以定位或设置为暴露外围区域PA，并且可以不与焊盘单元PAD重叠。
作为比较示例，平坦化层可以保留在显示面板的外部。保留在显示面板外部的平坦化层可充当外部湿气渗透路径，从而导致诸如发光器件劣化的可靠性问题。
发光器件300可以位于或设置在第三绝缘层117上。发光器件300可以包括像素电极310、包括有机发射层的中间层320和对电极330。
像素电极310可以是(半)透光电极或反射电极。根据实施例，像素电极310可以包括由银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或它们的化合物形成的反射层以及形成在反射层上的透明或半透明电极层。透明或半透明电极层可以包括选自由氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)组成的组中的至少一种。根据实施例，如图17中所示，像素电极310可以具有三层。例如，像素电极310的三层可以是ITO/Ag/ITO。
像素限定层119可以位于或设置在第三绝缘层117上。像素限定层119可以暴露像素电极310的边缘并且可以具有暴露像素电极310的一部分的开口。像素限定层119可以通过增加像素电极310的边缘与位于像素电极310上的对电极330之间的距离来防止在像素电极310的边缘发生电弧等。
像素限定层119可以通过使用诸如旋涂的方法由选自由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中的至少一种有机绝缘材料形成。
中间层320可以位于或设置在限定在像素限定层119中的开口中并且可以包括有机发射层。有机发射层可以包括包含发射红光、绿光、蓝光或白光的荧光或磷光材料的有机材料。有机发射层可以包括低分子量有机材料或高分子量有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的一个或多个功能层可以进一步位于或设置在有机发射层的下方和上方。
对电极330可以是透光电极或反射电极。根据实施例，对电极330可以是透明或半透明电极，并且可以包括具有小的功函数的金属薄膜，包括锂(Li)、钙(Ca)、氟化锂(LiF)、铝(Al)、银(Ag)、镁(Mg)或它们的化合物或者双层结构的氟化锂/钙(LiF/Ca)或氟化锂/铝(LiF/Al)。包括例如ITO、IZO、ZnO或In2O3的透明导电氧化物(TCO)层可以进一步位于或设置在金属薄膜上。对电极330可以遍及显示区域DA而延伸，并且可以位于或设置在中间层320和像素限定层119上。对电极330可以形成为构成多个发光器件300的单体，并且因此可以对应于多个像素电极310。
图18A至图18G是基于图17的示意性地示出制造根据实施例的显示装置1的方法的示意性截面图。
参考图18A，首先，第一电极E1’可以形成在基板100上。第一电极E1’可以通过图案化初步导电层(未示出)来形成。初步导电层可以包括包含钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)的导电材料，并且可以具有包括上述材料的多层或单层结构。
参考图18B，第一绝缘层111、半导体层Act、栅绝缘层113和初步栅电极层G’顺序地形成在第一电极E1’上。
第一绝缘层111可以包括氧化硅(SiOx)或氮化硅(SiNx)，并且可以使用诸如CVD或溅射的沉积方法来形成。
半导体层Act可以位于或设置在第一绝缘层111上。半导体层Act可以通过图案化初步半导体层(未示出)来形成。初步半导体层可以包括非晶硅、多晶硅或氧化物半导体材料。初步半导体层可以通过CVD来形成。
栅绝缘层113可以形成在半导体层Act上。栅绝缘层113可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)或氧化锌(ZnOx)等，并且可以使用诸如CVD或溅射的沉积方法来形成，但是实施例不限于此。氧化锌(ZnOx)可以是ZnO和/或ZnO2。
栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE可以形成在栅绝缘层113上。如图18C中所示，栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE可以通过图案化初步栅电极层G’来形成。初步栅电极层G’可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)当中的至少一种金属的单层或多层结构，并且可以通过使用诸如但不限于CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
参考图18C，层间绝缘层116可以形成在栅电极G、存储电容器Cst的下电极CE1以及焊盘电极PE上。
参考图18D，在形成层间绝缘层116之后，可以形成穿透第一绝缘层111和层间绝缘层116并且至少部分地暴露第一电极E1’、半导体层Act和焊盘电极PE的第一接触孔CNT1’、第二接触孔CNT2’、第三接触孔CNT3’和第一开口OP1’。
参考图18E，第二电极E2’、第三电极E3’、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过图案化初步下电极层EL”a和初步上电极层EL”b来形成。
初步下电极层EL”a和初步上电极层EL”b中的每一个可以具有包括选自铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)当中的至少一种金属的单层或多层结构，并且可以通过使用诸如但不限于CVD、PECVD、LPCVD、PVD、溅射或ALD的沉积方法来形成。
第一光刻胶图案PR1和第二光刻胶图案PR2可以形成在初步上电极层EL”b上。第一光刻胶图案PR1可以位于或设置在显示区域DA中，并且第二光刻胶图案PR2可以位于或设置在外围区域PA中。
根据实施例，第一光刻胶图案PR1的厚度t1可以大于第二光刻胶图案PR2的厚度t2。
参考图18F，第二电极E2’、第三电极E3’、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过使用第一光刻胶图案PR1和第二光刻胶图案PR2蚀刻初步下电极层EL”a和初步上电极层EL”b来形成。换言之，第二电极E2’、第三电极E3’、存储电容器Cst的上电极CE2以及焊盘连接电极PCE可以通过沉积初步下电极层EL”a和初步上电极层EL”b并执行掩模工艺和蚀刻工艺来形成。例如，蚀刻工艺可以是湿法蚀刻工艺。
第二光刻胶图案PR2可以被去除。由于第二光刻胶图案PR2被去除，因此第一光刻胶图案PR1的厚度t3可以通过将第一光刻胶图案PR1的厚度t1减小第二光刻胶图案PR2的厚度t2来获得。
在第二光刻胶图案PR2被去除之后，可以执行蚀刻工艺。通过蚀刻工艺，焊盘连接电极PCE的两层当中的除了与焊盘电极PE相邻的层之外的层可以被去除。焊盘连接电极PCE可以是单层。
参考图18G，第二绝缘层115、第三绝缘层117、像素限定层119和发光器件300可以顺序地形成。顺序地形成第二绝缘层115、第三绝缘层117、像素限定层119和发光器件300的工艺可以与图14D至图14F的工艺相同。
图19是根据实施例的显示装置1的示意性截面图。详细地，图19是图1的显示区域DA和焊盘单元PAD分别沿线A-A’和线B-B’截取的示意性截面图。图17和图19中相同的附图标记指代相同的元件，并且因此省略其重复描述。图19对应于图17的部分修改，并且因此将通过关注于与图17的区别来描述图19。
参考图19，焊盘连接电极PCE可以包括第一焊盘连接电极PCE1和第二焊盘连接电极PCE2。第二焊盘连接电极PCE2可以位于或设置在第一焊盘连接电极PCE1上。因为第一焊盘连接电极PCE1对应于图17的焊盘连接电极PCE，所以将关注于并描述第二焊盘连接电极PCE2。
如上面参考图17所描述，像素电极310可以具有三层。例如，像素电极310的三层可以是ITO/Ag/ITO。像素电极310可以包括下像素电极310a、中间像素电极310b和上像素电极310c。中间像素电极310b可以设置在下像素电极310a和上像素电极310c之间。
根据实施例，第二焊盘连接电极PCE2可以包括与下像素电极310a的材料相同或类似的材料。第二焊盘连接电极PCE2可以与下像素电极310a同时形成。第二焊盘连接电极PCE2和下像素电极310a可以通过图案化初步像素电极层来同时形成。换言之，第二焊盘连接电极PCE2和下像素电极310a可以被限定为相同的像素电极。
虽然在图19中第二焊盘连接电极PCE2可以包括单层，但是第二焊盘连接电极PCE2可以具有多层。例如，第二焊盘连接电极PCE2可以具有三层，并且可以与像素电极310同时形成。
根据实施例，第三绝缘层117可以包括第一部分117a以及从第一部分117a延伸的第二部分117b。
根据实施例，第三绝缘层117的第一部分117a的厚度可以大于第三绝缘层117的第二部分117b的厚度。第三绝缘层117的上表面可以在第一部分117a和第二部分117b之间具有台阶st。从基板100的上表面到第一部分117a的上表面的垂直距离可以不同于从基板100的上表面到第二部分117b的上表面的垂直距离。例如，如图19中所示，从基板100的上表面到第一部分117a的上表面的垂直距离可以大于从基板100的上表面到第二部分117b的上表面的垂直距离。
图19的显示装置1可以通过图16C至图16E以及图18A至图18G的工艺来实施。
图20是根据实施例的显示装置1的示意性截面图。图4和图20中相同的附图标记指代相同的元件，并且因此省略其重复描述。
参考图20，根据实施例，至少一个薄膜晶体管TFT以及电连接到至少一个薄膜晶体管TFT的显示器件可以位于或设置在显示装置1的显示区域DA中(见图1)。
根据实施例的显示装置1可以包括在显示区域DA中的第一像素至第三像素PX1、PX2和PX3。然而，这仅是示例，并且显示装置1可以包括更多个像素。虽然在图20中第一像素至第三像素PX1、PX2和PX3彼此相邻，但是实施例不限于此。换言之，诸如其它布线的元件可以位于或设置在第一像素至第三像素PX1、PX2和PX3之间。相应地，例如，第一像素PX1和第二像素PX2可以不彼此相邻。在图20中，第一像素至第三像素PX1、PX2和PX3的截面可以不是在同一方向上的截面。
第一像素至第三像素PX1、PX2和PX3中的每一个可以包括发射区域EA。发射区域EA可以是其中产生光并将光发射到外部的区域。非发射区域NEA可以位于或设置在发射区域EA之间，并且发射区域EA可以由非发射区域NEA划分。
第一像素至第三像素PX1、PX2和PX3可以发射不同颜色的光。例如，第一像素PX1可以发射红光，第二像素PX2可以发射绿光，并且第三像素PX3可以发射蓝光。在平面图中，发射区域EA可以具有各种基本上多边形形状和基本上圆形形状中的任一种，并且可以以诸如条纹图案或蜂窝状
Figure BDA0003331497310000501
图案的各种图案中的任一种布置或设置。
显示装置1可以包括分别对应于发射区域EA的第一量子点层220a、第二量子点层220b和透射层220c。第一量子点层220a、第二量子点层220b和透射层220c可以包括量子点和金属纳米颗粒。
例如，第一像素PX1可以包括第一量子点层220a，第二像素PX2可以包括第二量子点层220b，并且第三像素PX3可以包括透射层220c。
根据实施例，在第一量子点层220a和第二量子点层220b中包括的量子点的平均尺寸可以彼此不同。
将根据图20的堆叠顺序详细地描述根据实施例的显示装置1。
基板100(在下文中，称为下基板100)可以包括玻璃材料、金属材料或者具有柔性的或可弯曲的特性的材料。阻挡层(未示出)可以进一步被包括并且设置在下基板100和第一绝缘层111之间。
第一电极E1、第二电极E2、薄膜晶体管TFT和存储电容器Cst可以位于或设置在下基板100上。
第二绝缘层115可以位于或设置在薄膜晶体管TFT上。第三绝缘层117可以位于或设置在第二绝缘层115上，并且第一发光器件至第三发光器件300a、300b和300c可以位于或设置在第三绝缘层117上。第一发光器件至第三发光器件300a、300b和300c中的每一个可以公共地包括像素电极、包括有机发射层的中间层和对电极。像素限定层119可以位于或设置在第三绝缘层117上。
虽然图4的薄膜晶体管TFT被示出在图20中，但是分别电连接到第一发光器件至第三发光器件300a、300b和300c的薄膜晶体管TFT可以被图13的薄膜晶体管TFT或图17的薄膜晶体管TFT替换。
因为第一发光器件至第三发光器件300a、300b和300c可能容易被外部湿气或外部氧气等损坏，所以第一发光器件至第三发光器件300a、300b和300c可以由薄膜封装层400覆盖或与薄膜封装层400重叠并且由薄膜封装层400保护。薄膜封装层400可以覆盖显示区域DA或与显示区域DA重叠并且延伸超出显示区域DA。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。例如，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
第一无机封装层410可以覆盖对电极或与对电极重叠并且可以包括氧化硅、氮化硅和/或氮氧化硅。虽然在图20中未示出，但是在必要时，诸如封盖层的其它层可以设置在第一无机封装层410和对电极之间。因为第一无机封装层410沿着第一无机封装层410下方的结构来形成，所以第一无机封装层410的上表面不平坦。有机封装层420覆盖第一无机封装层410或与第一无机封装层410重叠，并且与第一无机封装层410不同，有机封装层420可以具有基本上平坦的顶表面。
即使在由于多层结构而在薄膜封装层400中出现裂纹的情况下，裂纹在第一无机封装层410和有机封装层420之间或有机封装层420和第二无机封装层430之间可能不连接。相应地，可以防止或最小化外部湿气或外部氧气等经由其渗透到显示区域DA中的路径的形成。
上基板200可以位于或设置在下基板100之上，并且对电极可以位于或设置在上基板200和下基板100之间。上基板200可以包括玻璃、金属或聚合物树脂。在上基板200是柔性的或可弯曲的情况下，上基板200可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素的聚合物树脂。上基板200可以具有包括各自包括聚合物树脂的两层以及设置在两层之间的包括无机材料(氧化硅、氮化硅或氮氧化硅等)的阻挡层的多层结构。以该方式，可以进行各种修改。
遮光层230可以位于或设置在上基板200的面对下基板100的下表面上。遮光层230具有分别对应于第一发光器件至第三发光器件300a、300b和300c的开口，并且第一滤光层至第三滤光层210a、210b和210c分别位于或设置在开口中。是黑矩阵的遮光层230可以是用于提高颜色锐度和对比度的层。遮光层230可以包括黑色颜料、黑色染料和黑色颗粒中的至少一种。根据实施例，在本公开的精神和范围内，遮光层230可以包括诸如Cr或CrOx、Cr/CrOx、Cr/CrOx/CrNy、树脂(例如，碳颜料或RGB混合颜料)、石墨或非Cr类材料等的材料。
第一滤光层210a可以仅透射波长范围为大约630nm至大约780nm的光，第二滤光层210b可以仅透射波长范围为大约495nm至大约570nm的光，并且第三滤光层210c可以仅透射波长范围为大约450nm至大约495nm的光。第一滤光层至第三滤光层210a、210b和210c可以减少显示装置1中外部光的反射。
第一上绝缘层240可以位于或设置在遮光层230上。第一上绝缘层240具有对应于第一发光器件300a的第1-1开口241a、对应于第二发光器件300b的第1-2开口241b以及对应于第三发光器件300c的第1-3开口241c。第一量子点层220a可以位于或设置在第1-1开口241a中，第二量子点层220b可以位于或设置在第1-2开口241b中，并且透射层220c可以位于或设置在第1-3开口241c中。第一量子点层220a和第二量子点层220b可以通过喷墨印刷来形成。
第一上绝缘层240可以包括例如有机材料。在必要时，第一上绝缘层240可以包括遮光材料以起到遮光层的作用。遮光材料可以包括例如黑色颜料、黑色染料、黑色颗粒和金属颗粒中的至少一种。根据实施例，第一上绝缘层240可以具有蓝颜色。
第一量子点层220a可以将由像素电极上的中间层产生的第一波段的光转换成第二波段的光。例如，在具有波长范围为大约450nm至大约495nm的光是由像素电极上的中间层产生的情况下，第一量子点层220a可以将光转换为波长范围为大约630nm至大约780nm的光。相应地，在第一像素PX1中，波长范围为大约630nm至大约780nm的光通过上基板200而被发射到外部。
第二量子点层220b可以将由像素电极上的中间层产生的第一波段的光转换为第三波段的光。例如，在波长范围为大约450nm至大约495nm的光是由像素电极上的中间层产生的情况下，第二量子点层220b可以将光转换为波长范围为大约495nm至大约570nm的光。相应地，在第二像素PX2中，波长范围为大约495nm至大约570nm的光通过上基板200而被发射到外部。
第一量子点层220a和第二量子点层220b中的每一个可以通过将量子点分散在树脂中来形成。量子点包括诸如硫化镉(CdS)、碲化镉(CdTe)、硫化锌(ZnS)或磷化铟(InP)的半导体材料。量子点可以具有几纳米的尺寸，并且转换后的光的波长根据量子点的尺寸而变化。任何透光材料可以用作第一量子点层220a和第二量子点层220b的树脂。例如，诸如丙烯酸、苯并环丁烯(BCB)或六甲基二硅氧烷(HMDSO)的聚合物树脂可以用作用于形成第一量子点层220a和第二量子点层220b的材料。
在第三像素PX3中，由中间层产生的具有第一波长的光可以在没有波长转换的情况下被发射到外部。相应地，第三像素PX3可以不包括量子点层。因为在第1-3开口241c中不需要量子点层，所以由透光树脂形成的透射层220c可以位于或设置在第1-3开口241c中。透射层220c可以包括丙烯酸、BCB或HMDSO。在必要时，与图20中不同，透射层220c可以不位于或不设置在第1-3开口241c中。
在根据实施例的显示装置1中，第二波段的光在第一像素PX1中被发射到外部，第三波段的光在第二像素PX2中被发射到外部，并且第一波段的光在第三像素PX3中被发射到外部。相应地，根据实施例的显示装置1可以显示全色图像。
第二上绝缘层250可以位于或设置在第一上绝缘层240上。第二上绝缘层250具有对应于第1-1开口241a的第2-1开口251a、对应于第1-2开口241b的第2-2开口251b以及对应于第1-3开口241c的第2-3开口251c。
分别位于或设置在第1-1开口241a和第1-2开口241b中的第一量子点层220a和第二量子点层220b可以通过喷墨印刷来形成，并且第2-1开口251a和第2-2开口251b可以是在喷墨印刷期间经由喷嘴喷射的墨水下落和移动所通过的路径。移动通过包括第2-1开口251a和第2-2开口251b的第二上绝缘层250的墨水可以到达第1-1开口241a和第1-2开口241b，以形成第一量子点层220a和第二量子点层220b。
第二上绝缘层250可以包括遮光材料。例如，遮光材料可以包括黑色颜料、黑色染料、黑色颗粒和金属颗粒中的至少一种。根据实施例，第二上绝缘层250可以具有蓝颜色。虽然如上所描述第一上绝缘层240也可以包括遮光材料，但是为了通过使用喷墨印刷来形成第一量子点层220a和第二量子点层220b，第一上绝缘层240的材料和第二上绝缘层250的材料可以彼此不同。
例如，是在喷墨印刷期间经由喷嘴喷射的墨水移动所通过的路径的第二上绝缘层250可以包括对墨水没有亲和性的材料。此外，其中第一量子点层220a和第二量子点层220b可以通过累积墨水而形成的第一上绝缘层240可以包括对墨水有亲和性的材料。
虽然在图20中示出了第一上绝缘层240和第二上绝缘层250两者，但是第二上绝缘层250可以被省略并且仅第一上绝缘层240可以位于或设置在上基板200上。
填充物600可以进一步位于或设置在下基板100和上基板200之间。在本公开的精神和范围内，填充物600可以起到抵抗外部压力等的缓冲器的作用。填充物600可以包括诸如甲基硅酮、苯基硅酮或聚酰亚胺的有机材料。然而，实施例不限于此，并且填充物600可以包括诸如聚氨酯类树脂、环氧基树脂或丙烯酸树脂的有机密封剂或者诸如硅的无机密封剂。
图21A是根据实施例的无机发光二极管的示意性截面图，并且图21B是根据实施例的无机发光二极管的示意性截面图。
显示装置1(见图1)可以包括无机发光二极管(或微LED(m-LED))作为发光器件。每个无机发光二极管(m-LED)可以发射蓝光，并且发射的蓝光可以穿过图20的滤色器单元或滤色器CU。显示装置1可以通过使用由滤色器单元或滤色器CU透射的光(例如红光、绿光和蓝光)来显示图像。
图21A和图21B的像素电极510可以电连接到包括图20中的薄膜晶体管TFT和图20中的存储电容器Cst的像素电路。
参考图21A，发射层520可以位于或设置在像素电极510(或第一电极)上，并且对电极530(或第二电极)可以位于或设置在发射层520上。
发射层520可以包括第一半导体层1521、第二半导体层1523以及设置在第一半导体层1521和第二半导体层1523之间的中间层1522。
第一半导体层1521可以被实施为例如p型半导体层。p型半导体层可以选自具有InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式的半导体材料(例如，GaN、AlN、AlGaN、InGaN、InN、InAlGaN和AlInN)，并且可以用诸如Mg、Zn、Ca、Sr或Ba的p型掺杂剂掺杂。第一半导体层1521可以经由第一导电焊盘电极520a电连接到像素电极510。
第二半导体层1523可以被实施为例如n型半导体层。n型半导体层可以选自具有InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式的半导体材料(例如，GaN、AlN、AlGaN、InGaN、InN、InAlGaN和AlInN)，并且可以用诸如Si、Ge或Sn的n型掺杂剂掺杂。第二半导体层1523可以经由第二导电焊盘电极520b电连接到对电极530。实施例不限于此。根据实施例，第一半导体层1521可以包括n型半导体层，并且第二半导体层1523可以包括p型半导体层。
是其中电子和空穴复合的区域的中间层1522可以跃迁到低能级，并且可以发射具有对应于低能级的波长的光(例如，蓝光)。中间层1522可以通过包括具有InxAlyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式的半导体材料来形成，并且可以具有单量子阱结构或多量子阱(MQW)结构。例如，中间层1522可以具有量子线结构或量子点结构。
虽然第一导电焊盘电极520a和第二导电焊盘电极520b位于或设置在发射层520的彼此相对的两侧，但是实施例不限于此。
参考图21B，第一导电焊盘电极520a和第二导电焊盘电极520b可以布置或设置在发射层520的一侧，例如，第一导电焊盘电极520a和第二导电焊盘电极520b可以布置或设置在发射层520下方。像素电极510以及与像素电极510具有相反极性的对电极530可以位于或设置在同一层上。
此外，在图21B的水平或翻转型发光二极管中，发射层520可以包括第一半导体层1521、第二半导体层1523和中间层1522，并且其详细特性与上面的描述相同。
根据如上所描述的实施例，提供了防止对像素电极位于或设置在其上的绝缘层的表面损坏的显示装置以及制造该显示装置的方法。当然，本公开的范围不限于此。
应当理解，在本文中所描述的实施例应当仅被认为是描述意义，并且不是出于限制的目的。在每个实施例内的特征或方面的描述通常应当被认为可用于其它实施例中的其它类似的特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，在不脱离由所附权利要求限定的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (24)

1.一种显示装置，包括：
基板，包括显示区域以及与所述显示区域相邻的外围区域；
薄膜晶体管，位于所述基板的所述显示区域中，并且包括半导体层以及与所述半导体层的沟道区重叠的栅电极；
导电层，设置在所述基板和所述半导体层之间，并且包括位于所述基板的所述显示区域中的第一电极以及位于所述基板的所述外围区域中的焊盘电极；以及
第一绝缘层，设置在所述导电层和所述半导体层之间，并且具有暴露所述焊盘电极的上表面的至少一部分的第一开口。
2.根据权利要求1所述的显示装置，进一步包括：
第二绝缘层，设置在所述薄膜晶体管上并且具有与所述第一绝缘层的所述第一开口重合的第二开口。
3.根据权利要求2所述的显示装置，进一步包括：
第三绝缘层，设置在所述第二绝缘层上，并且具有与所述第一绝缘层的所述第一开口以及所述第二绝缘层的所述第二开口重合的第三开口，所述第三开口暴露所述焊盘电极的所述上表面的所述至少一部分。
4.根据权利要求3所述的显示装置，其中，所述第三绝缘层包括：
第一部分，具有第一厚度；以及
第二部分，具有小于所述第一部分的所述第一厚度的第二厚度。
5.根据权利要求4所述的显示装置，其中，所述第三开口位于所述第三绝缘层的所述第二部分中。
6.根据权利要求4所述的显示装置，进一步包括：
像素电极，位于所述第三绝缘层的所述第一部分上并且电连接到所述薄膜晶体管；
像素限定层，设置在所述第三绝缘层上并且暴露所述像素电极的至少一部分；
中间层，位于所述像素电极的所述至少一部分上；以及
对电极，设置在所述中间层上。
7.根据权利要求4所述的显示装置，其中，所述第二绝缘层包括：
第一部分，具有第三厚度；以及
第二部分，具有小于所述第二绝缘层的所述第一部分的所述第三厚度的第四厚度。
8.根据权利要求2所述的显示装置，其中
所述第二绝缘层的所述第二开口包括下开口部分和上开口部分，并且
在平面图中，所述上开口部分的开口面积大于所述下开口部分的开口面积。
9.根据权利要求8所述的显示装置，其中，所述第二绝缘层包括：
下侧壁，限定所述下开口部分；以及
上侧壁，限定所述上开口部分，并且
在所述平面图中，所述上侧壁设置在所述下侧壁周围。
10.根据权利要求8所述的显示装置，进一步包括：
第三绝缘层，设置在所述第二绝缘层上并且具有暴露所述焊盘电极的所述上表面的所述至少一部分的第三开口，其中
所述第二绝缘层的所述第二开口的所述下开口部分与所述第一绝缘层的所述第一开口重合，并且
所述第二绝缘层的所述第二开口的所述上开口部分与所述第三绝缘层的所述第三开口重合。
11.根据权利要求2所述的显示装置，进一步包括：
第三绝缘层，设置在所述第二绝缘层上并且具有限定包括多个焊盘电极的焊盘单元的第三开口。
12.根据权利要求1所述的显示装置，其中，所述第一绝缘层包括：
第一部分，具有第一厚度；以及
第二部分，具有小于所述第一部分的所述第一厚度的第二厚度，
所述第一开口位于所述第一绝缘层的所述第二部分中，并且
在平面图中，所述第一部分位于所述第二部分周围。
13.根据权利要求12所述的显示装置，进一步包括：
第二绝缘层，设置在所述薄膜晶体管上并且具有与所述第一绝缘层的所述第一开口重合的第二开口，其中
所述第二绝缘层包括：
第一部分，与所述第一绝缘层的所述第一部分重合；以及
第二部分，与所述第一绝缘层的所述第二部分重合，并且
所述第二开口位于所述第二绝缘层的所述第二部分中。
14.根据权利要求13所述的显示装置，其中
所述第二绝缘层的所述第二开口包括下开口部分和上开口部分，并且
在所述平面图中，所述上开口部分的开口面积大于所述下开口部分的开口面积。
15.根据权利要求1所述的显示装置，其中，所述导电层进一步包括：
第二电极，与所述半导体层的所述沟道区至少部分地重叠。
16.根据权利要求1至15中任一项所述的显示装置，其中，所述焊盘电极包括：
第一层；以及
第二层，设置在所述第一层上，并且
所述第一绝缘层的所述第一开口部分地暴露所述焊盘电极的所述第二层。
17.根据权利要求1所述的显示装置，其中，所述栅电极包括：
下栅电极；以及
上栅电极，设置在所述下栅电极上，
所述显示装置进一步包括包含所述下栅电极和第一焊盘连接电极的下电极层，并且
所述第一焊盘连接电极设置在所述焊盘电极上并且通过所述第一绝缘层的所述第一开口电接触所述焊盘电极。
18.根据权利要求17所述的显示装置，其中，所述第一焊盘连接电极的宽度大于所述焊盘电极的由所述第一绝缘层的所述第一开口暴露的所述至少一部分的宽度。
19.根据权利要求17所述的显示装置，进一步包括：
栅绝缘层，设置在所述半导体层和所述栅电极之间，
其中，所述栅绝缘层的一部分位于所述第一焊盘连接电极的一部分和所述第一绝缘层之间。
20.根据权利要求19所述的显示装置，进一步包括：
第二绝缘层，设置在所述薄膜晶体管上并且具有暴露所述第一焊盘连接电极的上表面以及所述栅绝缘层的一部分的第二开口。
21.根据权利要求17所述的显示装置，进一步包括：
第二焊盘连接电极，设置在所述第一焊盘连接电极上。
22.根据权利要求21所述的显示装置，进一步包括：
第三绝缘层，设置在所述薄膜晶体管上；以及
像素电极层，包括：
像素电极，设置在所述第三绝缘层上并且电连接到所述薄膜晶体管；以及
所述第二焊盘连接电极。
23.根据权利要求21所述的显示装置，进一步包括：
第三绝缘层，设置在所述薄膜晶体管上；
第一像素电极层，包括所述第二焊盘连接电极以及设置在所述第三绝缘层上并且电连接到所述薄膜晶体管的下像素电极；以及
第二像素电极层，包括设置在所述下像素电极上的上像素电极。
24.一种制造显示装置的方法，所述方法包括：
制备包括显示区域以及与所述显示区域相邻的外围区域的基板；
在所述基板上形成导电层，所述导电层包括位于所述显示区域中的第一电极以及位于所述外围区域中的焊盘电极；
在所述导电层上形成第一绝缘层，所述第一绝缘层具有暴露所述焊盘电极的上表面的至少一部分的第一开口；
在所述第一绝缘层上形成半导体层，所述半导体层具有与所述第一电极重叠的沟道区；以及
形成包括与所述半导体层的所述沟道区重叠的栅电极的电极层。
CN202111282061.8A 2020-11-02 2021-11-01 显示装置以及制造显示装置的方法 Pending CN114447053A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200144578A KR20220060019A (ko) 2020-11-02 2020-11-02 디스플레이 장치 및 그 제조 방법
KR10-2020-0144578 2020-11-02

Publications (1)

Publication Number Publication Date
CN114447053A true CN114447053A (zh) 2022-05-06

Family

ID=81362737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111282061.8A Pending CN114447053A (zh) 2020-11-02 2021-11-01 显示装置以及制造显示装置的方法

Country Status (2)

Country Link
KR (1) KR20220060019A (zh)
CN (1) CN114447053A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Also Published As

Publication number Publication date
US20220139970A1 (en) 2022-05-05
KR20220060019A (ko) 2022-05-11

Similar Documents

Publication Publication Date Title
US20230087942A1 (en) Display panel and method of fabricating the same
US11088350B2 (en) Display device and method for manufacturing the same
KR101980780B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2009124108A (ja) 有機発光ディスプレイ装置
KR102377531B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20210343811A1 (en) Display apparatus and method of manufacturing the same
US20230006178A1 (en) Display panel, display apparatus, and method for manufacturing display panel
US9911802B2 (en) Display device and method for manufacturing the same
KR20170082174A (ko) 대면적 미러 표시 장치 및 이의 제조 방법
EP4250900A2 (en) Display apparatus
US20220173198A1 (en) Display apparatus
US10068989B2 (en) Substrate for display device, display device including the substrate, and method of manufacturing the display device
CN114447053A (zh) 显示装置以及制造显示装置的方法
KR20210113526A (ko) 마스크의 제조 방법, 이에 따라 제조된 마스크 및 이를 이용한 표시 장치의 제조 방법
US11495650B2 (en) Display apparatus
US12002821B2 (en) Display apparatus and method of manufacturing the same
US20220181411A1 (en) Display apparatus and method of manufacturing the same
US20230371316A1 (en) Display apparatus and method of manufacturing the same
KR20210087612A (ko) 표시 장치 및 그 제조 방법
CN220173710U (zh) 显示装置
US20230320136A1 (en) Display apparatus and method of manufacturing the same
US20220123078A1 (en) Display apparatus and method of manufacturing the same
KR20220021080A (ko) 디스플레이 장치 및 그 제조 방법
US20230389362A1 (en) Display apparatus and method of manufacturing the same
US20230389351A1 (en) Display device and method of manufacturing display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination