CN114442004B - 继电器组合配线自动校验台 - Google Patents

Abstract

本发明涉及电气设备技术领域，提出了继电器组合配线自动校验台，包括驱动电路和采集电路，驱动电路包括多个开关元件，多个开关元件分为M行×N列，开关元件与第一焊线接点一一对应设置，驱动电路还用于输出M个行驱动信号和N个列驱动信号，任一开关元件的控制端与所在列的列驱动信号连接，且该开关元件的第一连接端与所在行的行驱动信号连接、该开关元件的第二连接端与对应的第一焊线接点连接，采集电路用于采集第二焊线接点的电位，以确定配线的连接位置，还包括多个下拉电路，每一第一焊线接点或第二焊线接点通过一个下拉电路接地。通过上述技术方案，解决了现有技术中继电器组合配线校验方法效率低、存在漏校的问题。

Description

继电器组合配线自动校验台

技术领域

本发明涉及电气设备技术领域，具体的，涉及继电器组合配线自动校验台。

背景技术

继电器组合是铁路、城轨列车控制系统的重要组成部分。继电器组合根据其控制对象的不同，分为多种标准型号组合，每种型号组合的继电器数量、配线连接方式不同。组合配线连接的正确与否，直接决定着列车的运行安全和运行效率，为保证组合的配线连接正确性，在组合出厂前，必需对组合内的每条配线的连接位置进行逐一校对。

目前，组合的校对是由人工，按组合配线图（表）逐点校验。但该校对方式存在着：一是组合种类多，校验率低，熟练检验人员每天仅能检验100台左右；二是对检验人员识图和接点位置确认能力要求较高；三是无法防止配线漏校，存在质量隐患。

发明内容

本发明提出继电器组合配线自动校验台，解决了相关技术中继电器组合配线校验方法效率低、存在漏校的问题。

本发明的技术方案如下：包括驱动电路和采集电路，所述驱动电路包括多个开关元件，多个所述开关元件分为M行×N列，所述开关元件与所述第一焊线接点一一对应设置，

所述驱动电路还用于输出M个行驱动信号和N个列驱动信号，任一所述开关元件的控制端与所在列的列驱动信号连接，且该开关元件的第一连接端与所在行的行驱动信号连接、该开关元件的第二连接端与对应的第一焊线接点连接，

所述采集电路用于采集所述第二焊线接点的电位，

还包括多个下拉电路，每一所述第一焊线接点或第二焊线接点通过一个所述下拉电路接地。

进一步，还包括处理器，所述处理器与所述采集电路连接。

进一步，所述开关元件为三极管，任一所述三极管的基极与所在列的列驱动信号连接，且该三极管的集电极与所在行的行驱动信号连接、该开关元件的发射极与对应的第一焊线接点连接。

进一步，所述采集电路包括M个行采集信号和N个列采集信号，还包括多个行二极管和多个列二极管，任一所述第二焊线接点通过一个所述行二极管连接所在行的行采集信号，且该第二焊线接点通过一个所述列二极管连接所在列的列采集信号，

任一所述下拉电路包括行下拉电阻和列下拉电阻，所述第二焊线接点依次通过所述行二极管、行下拉电阻接地，且所述第二焊线接点依次通过所述列二极管、列下拉电阻接地。

进一步，还包括行信号发生电路，所述行信号发生电路包括依次连接的振荡信号发生电路、计数器U1和译码器U2，所述计数器U1的时钟输入端连接所述振荡信号发生电路的输出端，所述计数器U1的数据输出端连接所述译码器U2的数据输入端，所述译码器U2的多个输出端分别输出多个行驱动信号，

还包括D触发器U3，所述译码器U2的低位输出端连接所述D触发器U3的置位端，所述译码器U2的高位输出端连接所述D触发器U3的复位端，所述D触发器U3的输出端连接所述计数器U1的清零端。

进一步，还包括二极管D1和按键KEY1，所述二极管D1的阳极与所述译码器U2的一个输出端连接，所述二极管D1的阴极与所述按键KEY1的一端连接，所述按键KEY1的另一端连接所述D触发器U3的复位端。

进一步，所述振荡信号发生电路包括与非门芯片U8、电阻R46和电容C9，所述与非门芯片U8的A1输入端和B1输入端连接，所述与非门芯片U8的Y1输出端连接A2输入端、B2输入端，所述与非门芯片U8的A1输入端连接电容C9的第一端，所述电容C9的第二端连接所述与非门芯片U8的Y2输出端，所述电阻R46的第一端连接所述电容C9的第一端，所述电阻R46的第二端连接所述与非门芯片U8的A2输入端，

所述与非门芯片U8的Y2输出端接入A3输入端、B3输入端，所述与非门芯片U8的Y3输出端作为所述振荡信号发生电路的输出端，接入所述计数器U1的时钟输入端。

进一步，还包括列信号发生电路，所述列信号发生电路包括多路开关U5，所述多路开关U5的数据输入端和地址端均与所述处理器连接，所述多路开关U5的输出端分别输出多个列驱动信号。

进一步，还包括三极管Q1，所述三极管Q1的基极与所述处理器连接，所述三极管Q1的集电极与电源VCC连接，所述三极管Q1的发射极与所述与非门芯片U8的供电端连接。

本发明的工作原理及有益效果为：

本发明中通过轮流控制行驱动信号和列驱动信号，在某一时刻，只有一个行驱动信号和一个列驱动信号为高电位，其余均为低电位，行和列的交叉点具有唯一性，驱动电路通过行列控制，实现对唯一一个第一焊线接点送电，这样，只有与该行驱动信号和列驱动信号连接的第一焊线接点为高电位，如该第一焊线接点所在的配线没有与其它第一焊线接点，其余第一焊线接点均为低电位。当该第一焊线接点通过继电器组合内部配线相互连通另一焊线接点时，另一焊线接点也出现高电位，通过采集电路读取另一焊线接点的电位，当行、列同时采集到高电位，即可判断两个焊线接点相通，从而确定配线的连接位置。

本发明通过轮流控制行驱动信号和列驱动信号，并将采集电路的采集结果与配线标准库进行比对分析，即可实现继电器组合配线的自动校验，不仅检验效率高，而且能够防止配线漏校。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明中驱动电路原理图；

图2为本发明中采集电路原理图；

图3为本发明中行信号发生电路原理图；

图4为本发明中列信号发生电路原理图；

图中：1驱动电路，2采集电路，3行信号发生电路，4列信号发生电路，5第一焊线接点，6第二焊线接点。

具体实施方式

下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都涉及本发明保护的范围。

如图1-图2所示，本实施例继电器组合配线自动校验台包括驱动电路和采集电路，驱动电路包括多个开关元件，多个开关元件分为M行×N列，开关元件与第一焊线接点一一对应设置，

驱动电路还用于输出M个行驱动信号和N个列驱动信号，任一开关元件的控制端与所在列的列驱动信号连接，且该开关元件的第一连接端与所在行的行驱动信号连接、该开关元件的第二连接端与对应的第一焊线接点连接，

采集电路用于采集第二焊线接点的电位，

还包括多个下拉电路，每一第一焊线接点或第二焊线接点通过一个下拉电路接地。

本实施例中，各焊线接点（包括各第一焊线接点和各第二焊线接点）均设置在继电器插座板上，驱动电路和采集电路均通过测试针床与继电器插座板连接，其中驱动电路与第一焊线接点连接，采集电路与第二焊线接点连接。如图1-图2所示，编号相同的第一焊线接点和第二焊线接点为同一根导线的两个端点，以编号为11的第一焊线接点为例，当该第一焊线接点所在行和列的驱动信号均为高电平时，该第一焊线接点为高电位；其对应的编号为11的第二焊线接点为高电位，如果编号为11的第一焊线接点没有通过导线与其他第二焊线接点连接，其他第二焊线接点均为低电平，因此通过读取第二焊线接点的电位，即可确定导线连接的位置。

本实施例中通过轮流控制行驱动信号和列驱动信号，在某一时刻，只有一个行驱动信号和一个列驱动信号为高电位，其余均为低电位，行和列的交叉点具有唯一性，驱动电路通过行列控制，实现对唯一一个焊线接点送电，这样，只有与该行驱动信号和列驱动信号连接的第一焊线接点为高电位，如该第一焊线接点所在的配线没有与其它第一焊线接点，其余第一焊线接点均为低电位。当该第一焊线接点通过继电器组合内部配线相互连通另一焊线接点时，另一焊线接点也出现高电位，通过采集电路读取另一焊线接点的电位，当行、列同时采集到高电位时，即可判断两个焊线接点相通，从而确定配线的连接位置。

本实施例通过轮流控制行驱动信号和列驱动信号，并将采集电路的采集结果与标准配线图点位连接关系进行比对分析，即可实现继电器组合配线的自动校验，不仅检验效率高，而且能够防止配线漏校。

进一步，还包括处理器，处理器与采集电路连接。

通过测试标准继电器组合的配线连接关系，可以得到标准配线图的焊线接点连接关系，保存标准配线图的焊线接点连接关系作为配线标准库；配线标准库预先存储在处理器中，驱动电路依次驱动所有第一焊线接点，采集电路采集所有第二焊线接点的电位，并送入处理器，处理器将第二焊线接点的电位与配线标准库进行比对分析，即可自动输出继电器组合配线的校验结果。

本领域技术人员可以选用市场上通用的PLC、DSP或ARM型号作为处理器，这里不作赘述。

进一步，开关元件为三极管，任一三极管的基极与所在列的列驱动信号连接，且该三极管的集电极与所在行的行驱动信号连接、该开关元件的发射极与对应的第一焊线接点连接。

本实施例中，开关元件选用三极管，如图1所示，对于任一三极管，当与该三极管的基极连接的列驱动信号为高电平、与该三极管的集电极连接的行驱动信号为高电平时，该三极管导通，与该三极管的发射极连接的第一焊线接点为高电平。

进一步，如图2所示，采集电路包括M个行采集信号和N个列采集信号，还包括多个行二极管和多个列二极管，任一第二焊线接点通过一个行二极管连接所在行的行采集信号，且该第二焊线接点通过一个列二极管连接所在列的列采集信号，

任一下拉电路包括行下拉电阻和列下拉电阻，第二焊线接点依次通过行二极管、行下拉电阻接地，且第二焊线接点依次通过列二极管、列下拉电阻接地。

位于同一行的多个第二焊线接点均通过行二极管与行采集信号连接，实现了同一行的多个第二焊线接点之间的隔离；位于同一列的多个第二焊线接点均通过列二极管与列采集信号连接，实现了同一列的多个第二焊线接点之间的隔离。

本实施例中，驱动电路和采集电路均包括行列信号，构成双层行列矩阵，仅需提供给M个行驱动信号和N个列驱动信号，即可实现M×N个第一焊线接点的驱动；通过采集M个行采集信号和N个列采集信号，即可实现M×N个第二焊线接点的电位采集。驱动电路和采集电路双层行列矩阵的设置，有利于简化电路接线。

进一步，还包括行信号发生电路，如图3所示，行信号发生电路包括依次连接的振荡信号发生电路、计数器U1和译码器U2，计数器U1的时钟输入端CLK连接振荡信号发生电路的输出端，计数器U1的数据输出端QA~QD分别连接译码器U2的数据输入端DATA1/2/3/4，译码器U2的多个输出端S0~S15分别输出多个行驱动信号C1_0~C1_15，

还包括D触发器U3，译码器U2的低位输出端S0连接D触发器U3的置位端1SD，译码器U2的高位输出端S15连接D触发器U3的复位端1CD，D触发器U3的输出端1Q连接计数器U1的清零端CLR#。

本实施例行信号发生电路用于轮流输出行驱动信号，其工作原理为：振荡信号发生电路输出的脉冲信号送入计数器U1进行计数，计数个数送入译码器U2，译码器U2的输出端电位根据计数个数的不同而变化，例如，当计数个数为0时，译码器U2的输出S0端为高电平，其余为低电平，当计数个数为15时，译码器U2的输出S15端为高电平，该高电平信号接入D触发器U3的复位端1CD，D触发器U3复位，D触发器U3输出低电平信号到计数器U1的清零端CLR#，计数器U1清零，重新开始计数。

进一步，还包括二极管D1和按键KEY1，二极管D1的阳极与译码器U2的一个输出端连接，二极管D1的阴极与按键KEY1的一端连接，按键KEY1的另一端连接D触发器U3的复位端1CD。

如图3所示，当按键KEY1接通时，如果计数个数达到12，则译码器U2的输出S12端为高电平，该高电平信号接入D触发器U3的复位端1CD，D触发器U3复位，D触发器U3输出低电平信号到计数器U1的清零端CLR#，计数器U1清零，重新开始计数。其中，二极管D1用于对译码器U2的多个输出端进行隔离。

同理，也可以根据需要设置按键KEY2、按键KEY3，实现根据不同的行数（不同的M值），调节行驱动信号的个数。

进一步，如图3所示，振荡信号发生电路包括与非门芯片U8、电阻R46和电容C9，与非门芯片U8的A1输入端和B1输入端连接，与非门芯片U8的Y1输出端连接A2输入端、B2输入端，与非门芯片U8的A1输入端连接电容C9的第一端，电容C9的第二端连接与非门芯片U8的Y2输出端，电阻R46的第一端连接电容C9的第一端，电阻R46的第二端连接与非门芯片U8的A2输入端，

与非门芯片U8的Y2输出端接入A3输入端、B3输入端，与非门芯片U8的Y3输出端作为振荡信号发生电路的输出端，接入计数器U1的时钟输入端。

与非门芯片U8和电阻R46、电容C9组成多谐振荡电路，输出脉冲信号。

进一步，还包括列信号发生电路，如图4所示，列信号发生电路包括多路开关U5，多路开关U5的数据输入端IO和地址端A/B/C均与处理器连接，多路开关U5的输出端IO0~IO7分别输出多个列驱动信号C2_0~C2-7。

处理器输出一路控制信号到多路开关U5的数据输入端IO，通过地址端A/B/C控制IO0~IO7中不同的通道导通，从而轮流输出列驱动信号。

进一步，如图3所示，还包括三极管Q1，三极管Q1的基极与处理器连接，三极管Q1的集电极与电源VCC连接，三极管Q1的发射极与与非门芯片U8的供电端连接。

如图3-图4所示，在进行多个行驱动信号的轮流控制时，可以保持一个列驱动信号不变，当行驱动信号C1_0~C1_15完成一次循环时，处理器输出控制信号CTRL2，关断三极管Q1，振荡电路停止工作，译码器U2停止输出；然后处理器切换输入到多路开关U5地址端A/B/C的控制信号，切换驱动信号到下一列，之后再输出控制信号CRTL2，开通三极管，振荡电路重新开始工作，计数器U1重新开始计数，译码器U2重新输出行驱动信号。三极管Q1的设置，有利于行驱动信号和列驱动信号的同步控制。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.继电器组合配线自动校验台，用于校验继电器组合中配线的连接位置，所述配线包括多条导线，任一所述导线的两端具有第一焊线接点（5）和第二焊线接点（6），其特征在于，包括驱动电路（1）和采集电路（2），所述驱动电路（1）包括多个开关元件，多个所述开关元件分为M行×N列，所述开关元件与所述第一焊线接点（5）一一对应设置，

所述驱动电路（1）还用于输出M个行驱动信号和N个列驱动信号，任一所述开关元件的控制端与所在列的列驱动信号连接，且该开关元件的第一连接端与所在行的行驱动信号连接、该开关元件的第二连接端与对应的第一焊线接点（5）连接，

所述采集电路（2）用于采集所述第二焊线接点（6）的电位，所述采集电路（2）包括M个行采集信号和N个列采集信号，还包括多个行二极管和多个列二极管，任一所述第二焊线接点（6）通过一个所述行二极管连接所在行的行采集信号，且该第二焊线接点（6）通过一个所述列二极管连接所在列的列采集信号，

还包括多个下拉电路，任一所述下拉电路包括行下拉电阻和列下拉电阻，所述第二焊线接点（6）依次通过所述行二极管、行下拉电阻接地，且所述第二焊线接点（6）依次通过所述列二极管、列下拉电阻接地，

还包括行信号发生电路（3），所述行信号发生电路（3）包括依次连接的振荡信号发生电路、计数器U1和译码器U2，所述计数器U1的时钟输入端连接所述振荡信号发生电路的输出端，所述计数器U1的数据输出端连接所述译码器U2的数据输入端，所述译码器U2的多个输出端分别输出多个行驱动信号，所述译码器U2的输出端电位根据计数个数的不同而变化；

还包括D触发器U3，所述译码器U2的低位输出端连接所述D触发器U3的置位端，所述译码器U2的高位输出端连接所述D触发器U3的复位端，所述D触发器U3的输出端连接所述计数器U1的清零端，

还包括二极管D1和按键KEY1，所述二极管D1的阳极与所述译码器U2的一个输出端连接，所述二极管D1的阴极与所述按键KEY1的一端连接，所述按键KEY1的另一端连接所述D触发器U3的复位端。

2.根据权利要求1所述的继电器组合配线自动校验台，其特征在于，还包括处理器，所述处理器与所述采集电路（2）连接。

3.根据权利要求1所述的继电器组合配线自动校验台，其特征在于，所述开关元件为三极管，任一所述三极管的基极与所在列的列驱动信号连接，且该三极管的集电极与所在行的行驱动信号连接、该开关元件的发射极与对应的第一焊线接点（5）连接。

4.根据权利要求2所述的继电器组合配线自动校验台，其特征在于，所述振荡信号发生电路包括与非门芯片U8、电阻R46和电容C9，所述与非门芯片U8的A1输入端和B1输入端连接，所述与非门芯片U8的Y1输出端连接A2输入端、B2输入端，所述与非门芯片U8的A1输入端连接电容C9的第一端，所述电容C9的第二端连接所述与非门芯片U8的Y2输出端，所述电阻R46的第一端连接所述电容C9的第一端，所述电阻R46的第二端连接所述与非门芯片U8的A2输入端，

所述与非门芯片U8的Y2输出端接入A3输入端、B3输入端，所述与非门芯片U8的Y3输出端作为所述振荡信号发生电路的输出端，接入所述计数器U1的时钟输入端。

5.根据权利要求2所述的继电器组合配线自动校验台，其特征在于，还包括列信号发生电路（4），所述列信号发生电路（4）包括多路开关U5，所述多路开关U5的数据输入端和地址端均与所述处理器连接，所述多路开关U5的输出端分别输出多个列驱动信号。

6.根据权利要求4所述的继电器组合配线自动校验台，其特征在于，还包括三极管Q1，所述三极管Q1的基极与所述处理器连接，所述三极管Q1的集电极与电源VCC连接，所述三极管Q1的发射极与所述与非门芯片U8的供电端连接。

Images