CN114430304A - 高速以太网纳秒级精度1588一步法时间戳的实现方法 - Google Patents
高速以太网纳秒级精度1588一步法时间戳的实现方法 Download PDFInfo
- Publication number
- CN114430304A CN114430304A CN202210125889.0A CN202210125889A CN114430304A CN 114430304 A CN114430304 A CN 114430304A CN 202210125889 A CN202210125889 A CN 202210125889A CN 114430304 A CN114430304 A CN 114430304A
- Authority
- CN
- China
- Prior art keywords
- timestamp
- anchor point
- message
- time
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004364 calculation method Methods 0.000 claims abstract description 56
- 238000005070 sampling Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 16
- 238000007781 pre-processing Methods 0.000 claims description 15
- 230000004048 modification Effects 0.000 claims description 13
- 238000012986 modification Methods 0.000 claims description 13
- 238000004891 communication Methods 0.000 abstract description 8
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 238000013461 design Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000009432 framing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及通信技术领域，尤其涉及一种高速以太网纳秒级精度1588一步法时间戳的实现方法，其中，该方法包括：通过锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道的等良好特性。
Description
技术领域
本发明涉及通信技术领域，尤其是一种高速以太网纳秒级精度1588一步法时间戳的实现方法。
背景技术
高精度的时间同步是5G、物联网时代的互联网的一个重要的核心需求。为了实现高精度的全网络时间同步，核心设备的时间同步误差需求已经达到了纳秒级，这也对设备中的网络处理芯片和网络交换芯的时间同步性能提出更高的要求。
对于端到端的时间同步，在IEEE的1588协议中提供了一步法和两步法两种方式，二者同步原理虽然相同但携带时间的方式有所差异。1588协议规定，端到端的1588时间同步是区分主从设备的，从设备向主设备进行时间同步。主设备会向从设备发出sync报文，并记sync报文出主设备时间的为T1，入从设备的时间为T2；而从设备会向主设备发送delay_req报文，出从设备的时间记为T3，入主设备的时间记为T4。从设备需要获取这四个时间戳，但这里的T1和T4是在主设备上的时间，需要通过报文传递给从设备。1588协议中规定主设备还要向从设备发送携带T4的delay_rep报文，而T1的获取则提供了两种方式，即一步法和两步法。简单说一步法是让sync报文携带自己出设备的时间T1，而两步法是让主设备再发送一个携带T1的follow_up报文给从设备，sync报文中则不再需要携带T1。
当从设备获取到这4个时间戳后计算offset＝1/2((T4-T3)-(T2-T1))，并将offset值补偿到本地时间上即可实现时间的同步。可以看出，时间同步的精度完全取决于这四个时间戳的准确度，而如何取得高精度的时间戳就是网络芯片中实现高精度1588时间同步的关键，而为了实现高精度的时间戳，网络芯片设计中也将时间戳采样的设计下沉到接口非常接近物理层的地方实现。
由于一步法需要sync报文携带自己的出设备时间，相对于两步法而言设计难度要增加很多，尤其是在高速高吞吐量多速率的以太网芯片中。现有方案中，为了获取一步法的高精度时间戳，一般采用同源时钟方案或将对其码插入前移至MAC(Media AccessControl,介质访问控制层)的方案或是在PCS(Physical Coding Sublayer，物理编码子层)层二次修改报文的方案实现。其中，同源时钟方案在支持多速率的以太网接口的实现中会使芯片的时钟线异常复杂且多种速率模式下的代码复用性差，在支持多速率的以太网接口中几乎无法实现。而后两种实现方案会消耗大量的逻辑资源，对标准的以太网接口的模块架构改动大，并且还有握手流程复杂，处理效率低等问题。
为了解决上述问题，本发明提供了一种适用于大吞吐量高速率多模式的以太网芯片的高精度1588一步法时间戳以及TC(Transparent Clock)时间戳的实现方法。本发明描述的一步法和TC时间戳方案可以普遍适用多种以太网芯片的MAC架构，具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道等良好特性。
发明内容
为了解决现有技术中的问题，本发明提供了提出了一种高速以太网纳秒级精度1588一步法时间戳的实现方法，采用锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道等良好特性。
为实现上述目的，本发明采用如下的技术方案。
在本发明实施例中，提出了一种高速以太网纳秒级精度1588一步法时间戳的实现方法，该方法包括如下步骤：
S1 MAC在以太网成流模块按照锚点周期产生伪锚点，将其传递给下游的PCS，并记录每个块与伪锚点的位置关系；
S2下游的PCS模块按照锚点周期产生真实锚点，比较其与伪锚点的位置关系并反馈给MAC的位置推算模块；
S3下游的PCS模块通过锚点跨时钟采样得到精确的锚点时间，并反馈给时间戳计算模块；
S4位置推算模块推算出时间戳报文与锚点的间隔数BK_NUM，并将其发送给时间戳计算模块；
S5时戳计算模块通过BIT_NUM计算出时间戳包到锚点的时间，并结合锚点时间，从而得到报文需要的时间戳TS；
S6时间戳计算模块得到时间戳TS后，需要将时间戳TS写到报文的相应位置，并重新计算校验和；
S7后置CRC进行报文的CRC计算。
进一步的，所述的锚点是指以太网协议中的对齐码或者按照固定间隔产生的虚拟对齐码。
进一步的，所述BIT_NUM为时间戳计算模块通过BK_NUM，根据以太网的速率和模式计算出时间戳报文与锚点在物理层上间隔的比特数。
进一步的，所述的锚点跨时钟采样是指在锚点位置到达极度接近线侧(一般为serdes并行口)时采样当前时间。
进一步的，所述时间戳TS等于锚点时间+BIT_NUM*每一比特在物理层传递的时间。
进一步的，所述的位置推算模块根据时间戳报文头与伪锚点间隔的block(块)数量，得到的报文头与伪锚点的关系，结合锚点与伪锚点间的位置关系，推算出时间戳报文与锚点的间隔数BK_NUM。
进一步的，所述将时间戳TS写到报文的相应位置并重新计算校验和功能由时间戳预处理及报文修改两个模块配合完成。
进一步的，所述时间戳预处理是指将识别是否是需要打时间戳的报文、时间戳类型、报文修改位置、提取出原始的校验和信息处理后放入前导码中的处理。
进一步的，包到达报文修改模块后已经组帧成流，提取由时间戳预处理生成的前导码中的信息判断是否是需要修改的时间戳报文并将计算出的时间戳写入包中。
进一步的，所述的后置CRC是将CRC计算后置到时间戳处理逻辑和以太网成流之后，此时的CRC计算不用区分是否为时间戳包。
本发明的有益效果在于，针对现有的通信系统中存在的问题，提供一种高速以太网纳秒级精度1588一步法时间戳的实现方法，具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道等良好特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本发明实现流程示意图；
图2为本发明实施例一实现结构示意图；
图3为本发明实施例一锚点与时间戳报文头位置示意图；
图4为本发明实施例一伪锚点和锚点的间隔示意图；
图5为本发明实施例一的成流后报文格式示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。以下实施用例仅用于更加清楚地说明本发明的系统方法及技术方案，而不能以此来限制本申请的保护范围。
根据本发明的实施方式，提出了一种高速以太网纳秒级精度1588一步法时间戳的实现方法，通过锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道的等良好特性。
下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。
图1是一种高速以太网纳秒级精度1588一步法时间戳的实现方法的处理流程示意图。如图1所示，该方法包括如下步骤：
S1 MAC在以太网成流模块按照锚点周期产生伪锚点，将其传递给下游的PCS，并记录每个块与伪锚点的位置关系；
S2下游的PCS模块按照锚点周期产生真实锚点，比较其与伪锚点的位置关系并反馈给MAC的位置推算模块；
所述的锚点是指以太网协议中的对齐码或者按照固定间隔产生的虚拟对齐码。
具体实施时，将锚点与伪锚点间的block数反馈给MAC的位置推算模块。
S3下游的PCS模块通过锚点跨时钟采样得到精确的锚点时间，并反馈给时间戳计算模块；
所述的锚点跨时钟采样是指在锚点位置到达极度接近线侧(一般为serdes并行口)时采样当前时间。
S4位置推算模块推算出时间戳报文与锚点的间隔数BK_NUM，并将其发送给时间戳计算模块；
所述的位置推算模块根据时间戳报文头与伪锚点间隔的block数量，得到报文头与伪锚点的关系，结合锚点与伪锚点的位置关系，推算出时间戳报文与锚点的间隔数BK_NUM。
S5时戳计算模块通过BIT_NUM计算出时间戳包到锚点的时间，并结合锚点时间，从而得到报文需要的时间戳TS；
所述BIT_NUM为时间戳计算模块通过BK_NUM，根据以太网的具体速率和模式计算出时间戳报文与锚点在物理层上间隔的比特数。
所述时间戳TS等于锚点时间+BIT_NUM*每一比特在物理层传递的时间。
S6时间戳计算模块得到时间戳TS后，需要将时间戳TS写到报文的相应位置，并重新计算校验和；
所述将时间戳TS写到报文的相应位置并重新计算校验和功能由时间戳预处理及报文修改两个模块配合完成。
所述时间戳预处理是指将识别是否是需要打时间戳的报文、时间戳类型、报文修改位置、提取出原始的校验和信息处理后放入前导码中的处理。
包到达报文修改模块后已经组帧成流，提取由时间戳预处理生成的前导码中的信息判断是否是需要修改的时间戳报文并将计算出的时间戳写入包中。
所述时间戳预处理是指将时间戳类型、报文修改位置、校验和(checksum)信息等处理后放入前导码中的处理。
S7后置CRC进行报文的CRC计算。
所述的后置CRC是将CRC计算后置到时间戳处理逻辑和以太网成流之后，此时的CRC计算不用区分是否为时间戳包。
需要说明的是，尽管在上述实施例及附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
为了对上述一种高速以太网纳秒级精度1588一步法时间戳的实现方法进行更为清楚的解释，下面结合一个具体的实施例来进行说明，然而值得注意的是该实施例仅是为了更好地说明本发明，并不构成对本发明不当的限定。
实施例一：
一种高速以太网纳秒级精度1588一步法时间戳的实现方法，具体实施步骤如下：
步骤1，MAC在以太网成流模块按照锚点周期产生伪锚点，将其传递给下游PCS，并记录每个块与伪锚点的位置关系；
图2为本实施例的实现结构示意图，各模块关系如图所示。图中的时戳计算即为时间戳计算模块。
时间戳报文的时间可以通过锚点时间加上时间戳报文头与锚点的时间间隔获得。
锚点时间由锚点跨时钟采样模块获取。
时间戳报文头与锚点的时间间隔需要通过时间戳报文头与锚点在MAC处的块间隔(BlockNum)计算，其中所谓的块就是以太网802.3协议中nGMII接口64bit块，锚点与时间戳报文头位置如图3所示。
在MAC处并不能直接获得锚点位置，需要PCS(Physical Coding Sublayer，物理编码子层)模块反馈配合，即在MAC先产生一个伪锚点，并随数据传递给PCS，PCS再将锚点与伪锚点的相对位置反馈给MAC。
在MAC处需要得到锚点与报文头间的关系，但锚点是在下游PCS处才能产生，所以采取的方法时在MAC处按照锚点周期产生伪锚点，然后获取报文头与伪锚点的位置关系；在PCS处比对锚点与伪锚点间的关系，把其反馈给MAC。这样MAC就可以通过报文头与伪锚点的关系，以及伪锚点与锚点间的关系就可以得到报文头与锚点间的关系了。
伪锚点和锚点是同周期的(同周期指间隔BLOCK数目相同)，对于特定模式。
步骤2，锚点反馈；
下游的PCS模块按照锚点周期产生真实锚点，比较其与伪锚点的位置关系，并反馈给MAC的位置推算模块。
PCS需要将伪锚点的位置与伪锚点前面的真实锚点间间隔的block(块)数反馈给MAC的位置推算模块，如图4所示。由于真实的锚点是连续多个，实施中取第一个锚点的位置来计算锚点与伪锚点间的间隔。
锚点位置关系采用单向的PCS(单向PCS不需要进行双向甚至三次握手)产生，并反馈给MAC的方式，取代以往由MAC产生锚点的设计。该设计不破坏PCS设计结构并解决了MAC和PCS强耦合的问题的同时还避免了将时间戳处理逻辑下放到PCS的复杂设计。
步骤3，锚点产生跨时钟采样——获取精确的锚点时间。
下游的PCS模块在靠近物理层处的跨时钟采样模块得到精确的锚点时间，并反馈给时戳计算模块。
所谓锚点跨时钟采样就是要在锚点到达物理层(PCS出口)的时候获取当前的本地时间。其中，本地时间是指芯片内部的本地时值，其格需要式满足IEEE 1588要求，其如何产生和校准不在本发明描述范围内。为了产生精准的锚点时间和向MAC反馈锚点位置，需要在PCS处实施以下方案：
为了实现方便，锚点一般选取以太网协议中对齐码，其周期为固定值，这样可以复用对齐码的产生逻辑，但为了方便serdes并口处的跨时钟采样模块精确的定位到锚点，需要随路增加1比特的锚点标记。
在PCS出口处(serdes并行数据口)监测锚点标记，并采样当前标记出现的时间。
由于高速以太网的物理层是多lane结构，对齐码都是连续多个，但在协议层面上每个对齐码是可以同时到达物理层的。为了简化设计提高稳定性，实施中强制确保所有serdes口间以及每个serdes间的多条lane是严格对齐的。
serdes是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。
步骤4，位置推算；
位置推算模块按照时间戳报文头与伪锚点间间隔的block数量，得到报文头与伪锚点的关系。再根据步骤2中得到真实锚点与伪锚点间的关系即真实锚点和伪锚点间隔的block数量，便可推算出时间戳报文与锚点的间隔数block数量，记为BK_NUM，并把间隔数BK_NUM送给时间戳计算模块。
步骤5，时间戳计算；
时间戳计算模块通过BK_NUM可以根据以太网的具体速率和模式(802.3协议中的速率和编码模式)计算出时间戳报文与锚点在物理层上间隔的比特数(具体算法参见IEEE802.3)，记为BIT_NUM，因为每一比特在物理层传递的时间是相等的，所以时间戳计算模块可以通过BIT_NUM计算出时间戳包到锚点的时间，从而得到时间戳包将达到物理层的时间，记为TS。可以简单描述为：
TS＝锚点时间+BIT_NUM*每一比特在物理层传递的时间。
步骤6，时间戳计算模块得到时间戳TS后，需要将时间戳TS写到报文的相应位置，并重新计算校验和；
时间戳计算模块得到时间戳TS后，需要将其写到报文的相应位置，并需更改CHECKSUM。这些功能通过时间戳预处理和报文修改两个模块配合完成，如下：
包进入MAC层之后，由时间戳预处理模块需要提取出时间戳报文需要修改的位置、CHECKSUM所在位置、时间戳报文的类型、以及将报文要修改的部分反向去除后的CHECKSUM值，这些数据大小共占用5个字节。由于以太网帧的前导码以及起始码的8个字节中有效数据可以压缩到3字节，因此可以将这需处理模块提取的5个字节的信息写到以太网包的前导码中(后在报文修改模块还原成标准的前导码)，这样可以节省大量的数据流水位宽。时间戳预处理模块处理之后的前导码随着包向下游传递，如图2所示。
包到达报文修改模块后已经组帧成流，提取前导中的信息判断是否是需要修改的时间戳报文并将计算出的时间戳写入包中。如果需要重新计算CHECKSUM，则采取增量计算的方法，因为预处理中已将报文修改部分的CHECKSUM反向剔除，因此增量计算不再需要原始字段的值。
步骤7，后置CRC计算。
对包进行修改后需要重新计算CRC(Cyclic Redundancy Check,循环冗余校验)，但CRC无法增量计算。因此将CRC计算后移到以太网帧成流后，为了方便CRC并行计算，需要成流后保持图5的格式。
本发明的有益效果在于，针对现有的通信系统中存在的问题，提供一种高速以太网纳秒级精度1588一步法时间戳的实现方法，通过锚点跨时钟采样加上数据位置推算的方式计算出包的精确时间戳；具有超高精度、资源占用小、低延时、无复杂握手流程、与PCS耦合性低以及适用多通道的等良好特性。
1、采用锚点跨时钟采样+数据位置推算的方式计算出包的精确时间戳；采用双边沿跨时钟采样结构采样本地时间，在1GHz频率下可实现亚ns级的跨时钟采样精度；
2、锚点位置采用单向的PCS产生，并反馈给MAC的方式，取代以往由MAC产生锚点的设计。该设计不破坏PCS设计结构并解决了MAC和PCS强耦合的问题的同时还避免了将时间戳处理逻辑下放到PCS的复杂设计。
3、采用时间戳报文预处理技术，降低了时间戳处理模块的复杂度，并减少了随数据路径携带的信息量，降低了逻辑资源的消耗。
4、后置CRC计算技术，将CRC计算后置到时间戳处理逻辑和以太网成流逻辑的后面，避免了二次CRC计算。
本发明申请人结合说明书附图对本发明的实施用例做了详细的说明与描述，以上实施用例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。
Claims (10)
1.一种高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于，该方法包括如下步骤：
S1 MAC在以太网成流模块按照锚点周期产生伪锚点，将其传递给下游的PCS，并记录每个块与伪锚点的位置关系；
S2下游的PCS模块按照锚点周期产生真实锚点，比较其与伪锚点的位置关系并反馈给MAC的位置推算模块；
S3下游的PCS模块通过锚点跨时钟采样得到精确的锚点时间，并反馈给时间戳计算模块；
S4位置推算模块推算出时间戳报文与锚点的间隔数BK_NUM，并将其发送给时间戳计算模块；
S5时间戳计算模块通过BIT_NUM计算出时间戳包到锚点的时间，并结合锚点时间，从而得到报文需要的时间戳TS；
S6时间戳计算模块得到时间戳TS后，需要将时间戳TS写到报文的相应位置，并重新计算校验和；
S7后置CRC进行报文的CRC计算。
2.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述的锚点是指以太网协议中的对齐码或者按照固定间隔产生的虚拟对齐码。
3.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述的锚点跨时钟采样是在锚点位置到达极度接近线侧时采样当前时间。
4.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述BIT_NUM为时间戳计算模块通过BK_NUM，根据以太网的速率和模式计算出时间戳报文与锚点在物理层上间隔的比特数。
5.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述的位置推算模块根据时间戳报文头与伪锚点间隔的block数量，得到报文头与伪锚点的关系，结合锚点与伪锚点间的位置关系，推算出时间戳报文与锚点的间隔数BK_NUM。
6.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述时间戳TS等于锚点时间+BIT_NUM*每一比特在物理层传递的时间。
7.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述将时间戳TS写到报文的相应位置并重新计算校验和功能由时间戳预处理及报文修改两个模块配合完成。
8.根据权利要求7所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述时间戳预处理是指将识别是否是需要打时间戳的报文、时间戳类型、报文修改位置、提取出原始的校验和信息处理后放入前导码中的处理。
9.根据权利要求7所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：包到达报文修改模块后已经组帧成流，提取由时间戳预处理生成的前导码中的信息判断是否是需要修改的时间戳报文并将计算出的时间戳写入包中。
10.根据权利要求1所述的高速以太网纳秒级精度1588一步法时间戳的实现方法，其特征在于：所述后置CRC是将CRC计算后置到时间戳处理逻辑和以太网成流之后，此时的CRC计算不用区分是否为时间戳包。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210125889.0A CN114430304B (zh) | 2022-02-10 | 2022-02-10 | 高速以太网纳秒级精度1588一步法时间戳的实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210125889.0A CN114430304B (zh) | 2022-02-10 | 2022-02-10 | 高速以太网纳秒级精度1588一步法时间戳的实现方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114430304A true CN114430304A (zh) | 2022-05-03 |
| CN114430304B CN114430304B (zh) | 2023-07-07 |
Family
ID=81312406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210125889.0A Active CN114430304B (zh) | 2022-02-10 | 2022-02-10 | 高速以太网纳秒级精度1588一步法时间戳的实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114430304B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017063450A1 (zh) * | 2015-10-15 | 2017-04-20 | 中兴通讯股份有限公司 | 一种时间戳过滤的方法及装置 |
| WO2018099048A1 (zh) * | 2016-12-02 | 2018-06-07 | 深圳市中兴微电子技术有限公司 | 一种时间戳处理方法及设备、存储介质 |
| CN108650051A (zh) * | 2018-05-10 | 2018-10-12 | 西安电子科技大学 | 通用全硬件一步式1588的时钟同步装置及方法 |
-
2022
- 2022-02-10 CN CN202210125889.0A patent/CN114430304B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017063450A1 (zh) * | 2015-10-15 | 2017-04-20 | 中兴通讯股份有限公司 | 一种时间戳过滤的方法及装置 |
| CN106603183A (zh) * | 2015-10-15 | 2017-04-26 | 中兴通讯股份有限公司 | 一种时间戳过滤方法及装置 |
| WO2018099048A1 (zh) * | 2016-12-02 | 2018-06-07 | 深圳市中兴微电子技术有限公司 | 一种时间戳处理方法及设备、存储介质 |
| CN108650051A (zh) * | 2018-05-10 | 2018-10-12 | 西安电子科技大学 | 通用全硬件一步式1588的时钟同步装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114430304B (zh) | 2023-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2017435222B2 (en) | Method and apparatus for sending and receiving clock synchronization packet | |
| US8982912B2 (en) | Inter-packet gap network clock synchronization | |
| US8660152B2 (en) | Multi-frame network clock synchronization | |
| US7809027B2 (en) | Network clock synchronization floating window and window delineation | |
| US8494009B2 (en) | Network clock synchronization timestamp | |
| CN107465965B (zh) | 一种光口实现方法、装置及现场可编程门阵列器件 | |
| US11843452B2 (en) | Clock synchronization method and apparatus | |
| US20080074996A1 (en) | Aggregated Link Traffic Protection | |
| CN101645869B (zh) | 具有亚微秒级时钟的交换机及其交换处理方法 | |
| EP3809636B1 (en) | Time delay measuring method and network device | |
| CN111193567B (zh) | 一种时间同步的方法、设备及存储介质 | |
| CN114430304A (zh) | 高速以太网纳秒级精度1588一步法时间戳的实现方法 | |
| CN114884605A (zh) | 基于fpga实现网络节点时间同步的方法 | |
| CN101977186B (zh) | 一种实现STM-1接口汇聚多路Ethernet over E1协议转换的装置 | |
| CN112953669B (zh) | 一种提高时间戳精度的方法及系统 | |
| CN118214510A (zh) | 网络装置与网络封包处理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Wang Xiaoming Inventor before: Pang Jian |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240321 Address after: Room 37, Room 807, Building 2, No. 217 Wujiang Road, Shangcheng District, Hangzhou City, Zhejiang Province, 310000 Patentee after: Qingzhou Microelectronics (Hangzhou) Co.,Ltd. Country or region after: Zhong Guo Address before: 214135 room e1-301, China Sensor Network International Innovation Park, 200 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province Patentee before: Xinhe semiconductor technology (Wuxi) Co.,Ltd. Country or region before: Zhong Guo |