CN114421776B - 一种隔离型混合降压变换器 - Google Patents

Abstract

本发明涉及集成电路领域与开关电源领域，公开了一种混合隔离型降压变换器的设计。混合隔离型拓扑结构结合了开关电容电压变换器和开关电感电压变换器，飞电容承担了部分电压降，因此功率开关管的电压应力也会降低。由于开关节点处的电压摆幅较小，开关损耗随之减小。可以使用更低压的开关管，实现开关管导通损耗减小。通过时序控制，利用谐振可以实现开关管的零电压开启(ZVS)或者低电压开启(LVS)，进而实现开关管开关损耗减小。与传统全桥变换器相比，提出的混合隔离型降压变换器极大地提高了能量转换效率。

Description

一种隔离型混合降压变换器

技术领域

本发明涉及集成电路领域与开关电源领域，更具体来说，涉及一种混合隔离型降压变换器的设计。

背景技术

近年来，随着大数据和云计算的快速发展，数据中心的数量不断增加，大的功率损耗是数据中心存在的重要问题。数据中心大多数应用的是未稳压的48V总线电源，需要采用高变换比DC-DC变换器给大量CPU提供稳压良好的直流电压(例如1V)。高变换比DC-DC变换器设计中存在的主要问题是有效脉冲宽度窄，转换效率低。目前用DC-DC变换器实现高转换比，大部分采用隔离型变换器。在电信系统中，也需要使用隔离型转换器来防止服务器上的组件受到从前端AC-DC转换器传播的功率尖峰的影响。隔离型变换器的次级侧需要整流电路来实现AC-DC转换。

如图1所示，目前主要采用的是4种整流电路。半波整流以牺牲一半交流信号为代价而换取整流效果，电流利用率低，常用在高压小电流的场合；全桥整流电路增加了二极管的数量，对于低压大电流的设计，容易产生更大的导通损耗；全波整流电路需要带中心抽头的变压器，绕制比较复杂，绕组对铜和铁的损耗比较大；倍流整流电路的变压器变比是其他整流电路的1/2，能够有效的抑制输出电流的纹波，但需要两个输出电感，占用的面积和成本会增加。采用同步整流电路，用功率开关管代替二极管作整流管，可以显著地降低整流管的导通损耗。

采用倍流整流的全桥DC-DC转换器是一种广泛应用的架构，适用于高降压比和高输出电流应用。但是全桥拓扑存在开关管的电压应力大，开关损耗大的问题，限制了整体效率。

发明内容

本发明的目的，在于提出一种适用于高变换比的混合隔离型降压变换器，可以有效减小开关管的开关损耗、导通损耗，提高能量转换效率。本发明的次级侧电路可以用任意一种整流电路，对于高转换效率的应用建议使用全波同步整流电路和倍流同步整流电路，对于高变换比的应用建议使用倍流同步整流电路。以下混合隔离型降压变换器的次级侧采用倍流同步整流电路来进行说明。

本发明的技术方案为：

一种混合隔离型降压变换器，包括驱动电路、功率级拓扑和整流电路；

所述驱动电路包括自举驱动电路和次级侧驱动电路；

所述自举驱动电路包括第一开关管MSP1、第二开关管MSP2、第一自举电容CBoot1、第二自举电容CBoot2、第一电平位移电路LS1、第二电平位移电路LS2、第一驱动电路DRV1、第二驱动电路DRV2、第三驱动电路DRV3和第四驱动电路DRV4；

第一PMOS管MSP1的栅极接第一外部控制信号S1，源极接第一自举电容CBoot1的一端和第一驱动电路DRV1的电源端BST1，漏极接第二PMOS管MP2的源极、第二自举电容CBoot2的一端和第二驱动电路DRV2的电源端BST2；

第二PMOS管MSP2的栅极接第二外部控制信号S2，漏极接第三驱动电路DRV3的电源端INTVCC、第四驱动电路DRV4的电源端INTVCC；INTVCC为5V电源；

第一电平位移电路LS1的输入为第一PWM信号，输出为第一驱动电路DRV1的输入；第一驱动电路DRV1的地端与第一自举电容CBoot1的另一端相连，其输出为第一驱动信号TG1；

第二电平位移电路LS2的输入为第二PWM信号，输出为第二驱动电路DRV2的输入；第二驱动电路DRV2的地端与第二自举电容CBoot2的另一端相连，其输出为第二驱动信号TG2；

第三驱动电路DRV3的输入为第三PWM信号，其地端与地相连，其输出为第三驱动信号BG1；

第四驱动电路DRV4的输入为第四PWM信号，其地端与地相连，其输出为第四驱动信号BG2；

所述次级侧驱动电路包括第五驱动电路DRV5和第六驱动电路DRV6；

第五驱动电路DRV5的输入为第五PWM信号，其地端与地相连，其输出为第五驱动信号BG3；

第六驱动电路DRV6的输入为第六PWM信号，其地端与地相连，其输出为第六驱动信号BG4；

所述功率级拓扑包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMSO管MN4、飞电容CF和变压器T1；

第一NMOS管MN1的漏极接输入电压Vin，其栅极接第一驱动信号TG1，其源极接飞电容CF的一端和第二NMOS管MN2的漏极；

第二NMOS管MN2的栅极接第二驱动信号TG2，其源极接第三NMOS管的漏极、变压器T1初级侧的一端；

第一NMOS管MN1源极和第二NMOS管MN2漏极的连接点接第一驱动电路DRV1的地端；第二NMOS管MN2源极与第三NMOS管MN3漏极的连接点接第二驱动电路DRV2的地端；

第三NMOS管MN3的栅极接第三驱动信号BG1，其源极与地相连；

第四NMOS管MN4的漏极接飞电容CF的另一端、变压器T1初级侧的另一端，其栅极接第四驱动信号BG2，其源极与地相连；

所述整流电路包括第五NMOS管MN5、第六NMOS管MN6、第一电感L0、第二电感L1、电容C和负载电阻R；

第五NMOS管MN5的漏极接第一电感L0的一端、变压器T1次级侧的一端，其栅极接第五驱动信号BG3，其源极与地相连；

第六NMOS管MN6的漏极接第二电感L1的一端、变压器T1次级侧的另一端，其栅极接第六驱动信号BG4，其源极与地相连；

电容C的一端连接第一电感L0的另一端、第二电感L1的另一端、电阻R的一端，电容C的另一端与地相连；负载电阻R的另一端与地相连；第一电感L0、第二电感L1、电容C和负载电阻R的连接点为变换器输出端。

本发明的有益效果为：混合隔离型拓扑结构结合了开关电容电压变换器和开关电感电压变换器，飞电容承担了部分电压降，因此功率开关管的电压应力也会降低。由于开关节点处的电压摆幅较小，开关损耗随之减小。可以使用更低压的开关管，实现开关管导通损耗减小。通过时序控制，利用谐振可以实现开关管的零电压开启(ZVS)或者低电压开启(LVS)，进而实现开关管开关损耗减小。

附图说明

图1为4种整流电路的电路图

图2为本发明提出的混合隔离型拓扑的电路图

图3为本发明实施例的电路图

图4为本发明实施例的时序逻辑图

图5为本发明实施例的初级侧的开关节点电压和电流波形图

图6为本发明实施例的效率曲线图

具体实施方式

下面结合附图对本发明进行详细的描述：

附图2为本发明提出的混合隔离型拓扑的电路图，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6和第一电容器C_F、第二电容器C、变压器T1、第一电感L0、第二电感L1以及负载电阻R。其中电容和电感均为储能元件，不消耗能量，此外电容两端电压不能突变、电感两端电流不能突变。利用这些特性，可以实现能量从输入到输出的转换，并可以求得第一电容C_F上的压降为V_CF＝SW1-SW3，根据电感的伏秒平衡，即处于稳定状态的电感，开关导通时间(电流上升段)的伏秒数须与开关关断(电流下降段)时的伏秒数在数值上相等，可以求得输入输出电压的转换比为：

附图4为本发明实施例的时序逻辑图，附图5为本发明实施例的初级侧的开关节点电压和电流波形图，本发明提出的混合隔离型拓扑有8种工作状态。

状态一：第一NMOS管MN1、第三NMOS管MN3、第五NMOS管MN5开启，第二NMOS管MN2、第四NMOS管MN4、第六NMOS管MN6关闭，电感L0续流，电感L1充电。开关节点SW1的电压为Vin，开关节点SW2的电压为0，开关节点SW3的电压为Vin/2，初级侧电流的流向为SW3→SW2。

状态二：第三NMOS管MN3、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2、第四NMOS管MN4关闭，电感L0、电感L1续流。由于变压器T1漏感的存在，且电感电流不能突变、飞电容C_F上的电压不能突变，SW1和SW3上的电压逐渐下降，直到第四NMOS管MN4的体二极管导通，此时由其体二极管续流，再开启第四NMOS管MN4，可实现第四NMOS管MN4的ZVS。开关节点SW1的电压由Vin变为Vin/2，开关节点SW2的电压为0，开关节点SW3的电压由Vin/2变为0，初级侧电流的流向为SW3→SW2。

状态三：第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2关闭，电感L0、电感L1续流。开关节点SW1的电压为Vin/2，开关节点SW2的电压为0，开关节点SW3的电压为0，初级侧电流的流向为SW3→SW2。

状态四：第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3关闭，L0、L1续流。由于变压器T1漏感的存在，且电感电流不能突变。此时由导通的第四NMOS管MN4来续流，会将SW2的电压充高，由于电压差的存在，此时续流的电流会逐渐减小，电压充高到第二NMOS管MN2的体二极管导通后，被钳位至SW2+体二极管的导通压降(也有可能并不会充电至此电压)，电流会出现反向，此时SW2的电压逐渐降低。在这个过程中若选择合适的第二NMOS管MN2开启时间，可实现ZVS或者LVS。开关节点SW1的电压为Vin/2，开关节点SW2的电压由0变为Vin/2或者其他低于Vin/2的电压，开关节点SW3的电压为0，初级侧电流的流向会经历从SW3→SW2转换为SW2→SW3。

状态五：第二NMOS管MN2、第四NMOS管MN4、第六NMOS管MN6开启，第一NMOS管MN1、第三NMOS管MN3、第五NMOS管MN5关闭，电感L0充电，电感L1续流。开关节点SW1的电压为Vin/2，开关节点SW2的电压为Vin/2，开关节点SW3的电压为0，初级侧电流的流向为SW2→SW3。

状态六：第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3关闭，L0、L1续流。由于变压器T1漏感的存在，且电感电流不能突变，SW2的电压逐渐下降，第三NMOS管MN3的体二极管导通后，SW2被钳位至体二极管的导通压降，可实现第三NMOS管MN3的ZVS。开关节点SW1的电压为Vin/2，开关节点SW2的电压由Vin/2变为0，开关节点SW3的电压为0，初级侧电流的流向为SW2→SW3。

状态七：第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2关闭，电感L0、电感L1续流。开关节点SW1的电压为Vin/2，开关节点SW2的电压为0，开关节点SW3的电压为0，初级侧电流的流向为SW2→SW3。

状态八：第三NMOS管MN3、第五NMOS管MN5、第六NMOS管MN6开启，第一NMOS管MN1、第二NMOS管MN2、第四NMOS管MN4关闭，L0、L1续流。由于变压器T1漏感的存在，且电感电流不能突变、电容C_F上的电压不能突变。SW3的电压逐渐上升，SW1的电压也随之上升。由于电压差的存在，此时续流的电流会逐渐减小，电压充高到第一NMOS管MN1的体二极管导通后，被钳位至Vin+体二极管的导通压降(也有可能并不会充电至此电压)。在这个过程中若选择合适的第一NMOS管MN1开启时间，可实现ZVS或者LVS。开关节点SW1的电压由Vin/2变为Vin或者其他低于Vin的电压，开关节点SW2的电压为0，开关节点SW3的电压由0变为Vin/2或者其他低于Vin/2的电压，初级侧电流的流向会经历从SW2→SW3转换为SW3→SW2。

附图3为本发明实施例的电路图，包括驱动电路、功率级拓扑和整流电路三个部分。其中功率级拓扑即为图2所示的电路图，包括4个功率开关管MN1、MN2、MN3和MN4、一个飞电容C_F、一个变压器T1。整流电路包括2个功率开关管MN5和MN6、两个电感L0和L1、一个电容C和一个负载电阻R。驱动电路包括自举驱动电路和次级侧驱动电路。自举驱动电路包括2个开关管MSP1和MSP2，2个自举电容C_Boot1、C_Boot2，2个电平位移电路LS1、LS2和LS3，4个驱动电路DRV1、DRV2、DRV3、DRV4。次级侧驱动电路包括2个驱动电路DRV5、DRV6。

具体的，BST2通过开关管MSP1连接到BST1，S1信号控制其开启和关断，其中S1信号的电压域为SW1到BST1。BST2通过开关管MSP2连接到INTVCC，S2信号控制其开启和关断，其中S2信号的电压域为SW2到BST2。当BG1为高时，S2为低，S1为高，MSP2导通，MSP1关断，此时INTVCC为BST2供电；当BG2为高时，S2为高，S1为低，MSP2关断，MSP1导通，此时BST2为BST1供电。PWMT1、PWMT2信号通过LS1、LS2电路进行电平位移，将地到INTVC的电压域转换为SW1到BST1、SW2到BST2的电压域。电平位移后的信号为DRV1、DRV2的输入，DRV1、DRV2的输出信号为TG1、TG2，分别为MN1、MN2提供栅极驱动信号。DRV3、DRV4、DRV5、DRV6的电源端均与INTVCC相接，地端均与地相接，其输入信号分别为PWMB1、PWMB2、PWMB3、PWMB4，其输出信号分别为BG1、BG2、BG3、BG4，分别为MN3、MN4、MN5、MN6提供栅极驱动信号。

附图6为本发明实施例的效率曲线图，本发明的典型开关频率为500kHz，输出电压为1V。在输入电压分别为48V、60V时，效率随负载电流的变化曲线如图6(a)所示。可以看出，输入电压为48V时，峰值效率为94.84％；输入电压为60V时，峰值效率为94.40％。本发明的典型开关频率为500kHz，输入电压为48V。在输出电压分别为1V、0.8V时，效率随负载电流的变化曲线如图6(b)所示。可以看出，输出电压为1V时，峰值效率为94.84％；输出电压为0.8V时，峰值效率为94.01％。

从上述具体实施方式可知：混合隔离型拓扑结构结合了开关电容电压变换器和开关电感电压变换器，飞电容承担了部分电压降，因此功率开关管的电压应力也会降低。由于开关节点处的电压摆幅较小，开关损耗随之减小。可以使用更低压的开关管，实现开关管导通损耗减小。通过时序控制，利用谐振可以实现开关管的零电压开启(ZVS)或者低电压开启(LVS)，进而实现开关管开关损耗减小。

Claims (1)

1.一种混合隔离型降压变换器，其特征在于，包括驱动电路、功率级拓扑和整流电路；

所述驱动电路包括自举驱动电路和次级侧驱动电路；

所述自举驱动电路包括第一开关管MSP1、第二开关管MSP2、第一自举电容C_Boot1、第二自举电容C_Boot2、第一电平位移电路LS1、第二电平位移电路LS2、第一驱动电路DRV1、第二驱动电路DRV2、第三驱动电路DRV3和第四驱动电路DRV4；

第一PMOS管MSP1的栅极接第一外部控制信号S1，源极接第一自举电容C_Boot1的一端和第一驱动电路DRV1的电源端BST1，漏极接第二PMOS管MP2的源极、第二自举电容C_Boot2的一端和第二驱动电路DRV2的电源端BST2；

第二PMOS管MSP2的栅极接第二外部控制信号S2，漏极接第三驱动电路DRV3的电源端INTVCC、第四驱动电路DRV4的电源端INTVCC；INTVCC为5V电源；

第一电平位移电路LS1的输入为第一PWM信号，输出为第一驱动电路DRV1的输入；第一驱动电路DRV1的地端与第一自举电容C_Boot1的另一端相连，其输出为第一驱动信号TG1；

第二电平位移电路LS2的输入为第二PWM信号，输出为第二驱动电路DRV2的输入；第二驱动电路DRV2的地端与第二自举电容C_Boot2的另一端相连，其输出为第二驱动信号TG2；

第三驱动电路DRV3的输入为第三PWM信号，其地端与地相连，其输出为第三驱动信号BG1；

第四驱动电路DRV4的输入为第四PWM信号，其地端与地相连，其输出为第四驱动信号BG2；

所述次级侧驱动电路包括第五驱动电路DRV5和第六驱动电路DRV6；

第五驱动电路DRV5的输入为第五PWM信号，其地端与地相连，其输出为第五驱动信号BG3；

第六驱动电路DRV6的输入为第六PWM信号，其地端与地相连，其输出为第六驱动信号BG4；

所述功率级拓扑包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMSO管MN4、飞电容C_F和变压器T1；

第一NMOS管MN1的漏极接输入电压V_in，其栅极接第一驱动信号TG1，其源极接飞电容C_F的一端和第二NMOS管MN2的漏极；

第二NMOS管MN2的栅极接第二驱动信号TG2，其源极接第三NMOS管的漏极、变压器T1初级侧的一端；

第一NMOS管MN1源极和第二NMOS管MN2漏极的连接点接第一驱动电路DRV1的地端；第二NMOS管MN2源极与第三NMOS管MN3漏极的连接点接第二驱动电路DRV2的地端；

第三NMOS管MN3的栅极接第三驱动信号BG1，其源极与地相连；

第四NMOS管MN4的漏极接飞电容C_F的另一端、变压器T1初级侧的另一端，其栅极接第四驱动信号BG2，其源极与地相连；

所述整流电路包括第五NMOS管MN5、第六NMOS管MN6、第一电感L0、第二电感L1、电容C和负载电阻R；

第五NMOS管MN5的漏极接第一电感L0的一端、变压器T1次级侧的一端，其栅极接第五驱动信号BG3，其源极与地相连；

第六NMOS管MN6的漏极接第二电感L1的一端、变压器T1次级侧的另一端，其栅极接第六驱动信号BG4，其源极与地相连；

电容C的一端连接第一电感L0的另一端、第二电感L1的另一端、电阻R的一端，电容C的另一端与地相连；负载电阻R的另一端与地相连；第一电感L0、第二电感L1、电容C和负载电阻R的连接点为变换器输出端。

Images