CN114417437B - 一种基于芯片-pcb延时的混合型puf电路及生成响应方法 - Google Patents

Abstract

本发明涉及集成线路板防伪认证领域，具体为一种基于芯片‑PCB延时的混合型PUF电路及生成响应方法。包括：片内可配置瞬态效应环形振荡器(TERO PUF)电路：用于产生含有芯片“延时指纹”信息的振荡次数，并将内外延时信息进行混合建立起耦合关系，最终产生用于芯片‑PCB系统级防伪认证的数字ID；片外延时电路：串联在所述TERO PUF反馈环之间，用于提取印制电路板特有的“延时指纹”信息。本发明对外部资源的消耗很小，仅需要用到4个Pad引脚和两条延时电路，即可生成大量的激励响应对。

Description

一种基于芯片-PCB延时的混合型PUF电路及生成响应方法

技术领域

本发明涉及集成线路板防伪认证领域，具体为一种基于芯片-PCB延时的混合型PUF电路及生成响应方法。

背景技术

物理不可克隆函数(PUF)是指，当电路中输入一个激励时，由于在制造过程中存在无法避免的随机工艺偏差，其会随之产生一个无法预测的响应的硬件函数。正是这些制造过程中的无法复制的随机误差，成为了PUF识别每一个芯片的“指纹”。这些误差唯一且不可逆，因此PUF的响应也相应具有唯一性和不可预测性。PUF技术利用这种“指纹”，可以为每一个芯片提供其独有的身份ID。这项硬件物理安全防护技术的诞生，成为了信息安全以及电子产品防伪溯源强有力的后盾。

自开启信息时代以来，印制电路板(PCB)已成为电力物联网系统的重要组成部分，为芯片上系统的运行提供了重要的平台。印制电路板作为电子零件装载的基板和关键互连件，任何电子设备或产品均需配备。然而，随之而产生的安全性问题也日益严峻。这些主要都归咎于PCB制造业的特性，其供应链的全球化外包大幅降低了原厂家的制造成本，缩短了制造时间。但是相应的也出现了极大的安全问题，这导致了其产业链过长，在各个环节产品的真伪溯源受到了极大的威胁。仿冒人员可以通过大量测试来伪造PCB，再将含有PUF电路的芯片等难以克隆、伪造的电气元件通过拆焊等方式移植到伪造的PCB上，最终替换掉物品流通的任何一环中的原产品，这会为商家造成巨大的经济损失，同时也间接损害了用户的利益。

然而，目前的PCB防伪大多由于消耗大、防伪效果较差或认证流程繁杂而难以很好实现，且目前的PUF技术的安全防护只针对芯片，如果芯片外部电路受损或改变时，其内部PUF的响应不会随之而改变，即PUF技术目前无法有效应对外部PCB电路的篡改攻击、拆焊等物理攻击，这就导致了外部印制电路板的认证需要另辟蹊径。因此，近年来有PCB PUF防伪方案提出，但是也各自存在着相应的问题。例如，混合型Arbiter PUF虽然可以产生海量的激励响应对，但是其电路的唯一性很差；而混合型RO PUF虽然其电路性能较好，但是却无法避免电路系统中存在的锁定效应，从而影响到响应的输出。

针对上述问题，我们提出了基于芯片-PCB延时的混合型TERO PUF电路，在只增加极少开销(芯片I/O、片外延时电路等)的情况下，可以产生大量的激励响应对，且对电路中存在的锁定效应不敏感，能够有效地对IC及PCB进行系统级防伪认证，可以为市场的集成线路板防伪提供一种高可靠低成本的解决方案。

发明内容

针对现有PUF技术大多只利用芯片内随机工艺偏差来生成响应，对于PCB的防伪认证需要额外的资源，本发明提供了一种面向IC与PCB混合物理指纹提取的新型PUF电路，它可以同时提取芯片以及PCB的特征指纹，将其结合起来产生同时受内外电路物理特征影响的响应，任何对芯片封装、焊接的改变都会影响PUF的输出。

为实现上述目的，本发明提供了一种基于芯片-PCB延时的混合型PUF电路，其特征在于，包括：

片内可配置瞬态效应环形振荡器(TERO PUF)电路：用于产生含有芯片“延时指纹”信息的振荡次数，并将内外延时信息进行混合建立起耦合关系，最终产生用于芯片-PCB系统级防伪认证的数字ID。

片外延时电路：串联在所述TERO PUF反馈环之间，用于提取印制电路板特有的延时指纹信息。

作为优选，片内的可配置TERO PUF电路包括两组反相器链单元，两组反相器链单元通过路径选择器同时与两个计数器连接后接减法器，最后通过格雷码编码模块输出，控制模块同时与两组反相器链单元和路径选择器连接，

作为优选，两组反相器链单元结构相同，每组反相器链单元包括依次连接的与门、一路到N路分配器、一组反相器链以及N选一多路选择器；

作为优选，片外延时电路包括两个对称的片外延时子电路，其中一个片外延时子电路两端分别与N选一多路选择器和一个与门连接；另一个片外延时子电路两端分别与另一个N选一多路选择器和另一个与门连接。两个片外延时子电路从芯片的引脚引出与内部反相器单元相连构成一个闭合反馈的环路。

作为优选，所述每组反向器链各包含N条反相器链，其中N为2的指数，通过信号C₁、C₂来控制分配器和多路选择器，分别从上下两组反相器链中各选择一条反相器链从而构成不同的TERO单元，其中C₁、C₂为长度为Log₂N比特的控制信号。

作为优选，路径选择信号K能够控制TERO单元的输出路径，K为1比特的控制信号，当K＝0时选择从上路输出到计数器1计数，K＝1时选择从下路输出到计数器2计数。

作为优选，所述控制器模块可以输出控制信号对整体电路进行控制，使电路有序地运行。当输入激励信号时，激励信号为长度为2Log₂N比特的信号，控制器模块将其分成C₁与C₂两个信号输出，分别用于控制上下两组各选择一条反向器链。同时输出路径选择信号K对所选TERO单元的输出路径进行控制。

作为优选，所述可配置TERO PUF电路包括两对对称的Pad引脚，两对对称的Pad引脚为连接内外部电路的接口，通过此接将外部PCB延时电路与内部TERO PUF电路串联耦合，从而形成一个新的芯片-PCB耦合的混合型TERO PUF电路。其中两条对称的PCB延时电路可以但不限于采用两条PCB延时迹线构成，分别连接在TERO单元对称耦合的反相器链当中。就算采用相同的生产工艺，外部延时电路也会产生随机的制造误差，这种随机误差耦合到内部的TERO PUF中可以产生全新的随机的数字响应。

一种所述基于芯片-PCB延时的混合型PUF电路的生成响应方法，其特征在于，包括：

步骤1、当外部输入激励信号时，控制器模块产生C₁与C₂两个信号输出，同时使路径选择信号K＝0。C₁与C₂控制分配器和多路选择器分别在上下两组反相器链中选择出一条反相器链形成一个TERO单元。此时使能信号EN变为高电平，电路开始振荡并将振荡次数输出到计数器1中。一段时间后振荡结束，使能信号EN变为低电平，计数器1保存最终振荡数值；

步骤2、控制器模块使C₁与C₂两个信号分别加1，同时使路径选择信号K＝1。选出一个新的TERO单元后，使能信号EN变为高电平，电路开始振荡并将振荡次数输出到计数器2中。一段时间后振荡结束，使能信号EN变为低电平，计数器2保存最终振荡数值；

步骤3、减法器将计数器1与计数器2中的振荡次数值相减，得到一个符号数，将其进行格雷码编码即可从中提取大量的数字响应0或1。

和现有技术相比，本发明具有以下优点：

(1)本发明提出一种混合型TERO单元，相较于传统的RO来说，TERO拥有更好的特性，它可以很好地抵抗电路中存在的锁定效应，可以尽可能地减小系统误差。除了存在的系统误差，外部环境因素(温度、电压等)也会影响线路的延时，但是带来的影响是共同的，可在响应量化时通过相减的方式消除，因此使用内外两者相互结合的方法可实现系统级防伪。

(2)本发明提出一种基于芯片-PCB延时偏差提取的混合型PUF电路，可实现IC与PCB的系统级防伪认证。它将外部延时电路连接到内部交叉对称的反相器链当中，同时利用了IC与PCB在制造过程中的制造工艺偏差，将内外部具有的特有的延时偏差相混合以产生唯一的、不可克隆的数字响应。任何的外部物理攻击(篡改攻击、克隆、拆焊等)都会导致整体PUF响应发生改变，假冒仿造的IC及PCB皆无法通过正版防伪认证。

(3)本发明所采用的最终响应量化方式为格雷码编码，格雷码属于可靠性编码，是一种错误最小化的编码方式，相较于二进制编码更加稳定、可靠，可提取更多的响应。

(4)本发明对外部资源的消耗很小，仅需要用到4个Pad引脚和两条延时电路，即可生成大量的激励响应对。

附图说明

图1是PCB-TERO PUF电路结构图。

图2是等效TERO环路结构图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，对本发明进行进一步详细说明。

本发明提供了一种基于芯片-PCB延时的混合型PUF电路，在PCB板的制造过程中，在设计相同的情况下就算是同一批次的相同工艺也存在机器制造工艺偏差，利用这种不可避免的制造工艺偏差，在偏差等级相同的情况下，将外部的延时电路与内部延时类PUF电路相结合可以产生耦合了内外延时信息的唯一的、不可克隆的响应。由于外部延时电路是对称地串接在了内部的TERO环当中，因此所产生的响应同时耦合了内外部延时信息“指纹”，任何对PCB板延时电路或是对IC引脚的改变都会使得延时信息发生改变，从而改变输出响应。这就如同人体指纹一样，每一个PCB板都有自身独特的延时信息，是无法复制的。因此，本发明实现了IC、PCB与PUF响应的唯一对应，从而实现了IC与PCB的系统级防伪认证。

整体包括芯片内部可配置TERO PUF电路和PCB延时电路两个部分，整体结构如图1所示。芯片内部的PUF采用可配置TERO PUF，作为一种新型环路结构，拥有优良的特性，可以有效地抵抗电路中的锁定效应。外部PCB电路采用两条对称的延时电路，通过两对对称的Pad引脚接入TERO环路当中。所述内部电路包括两个与门、反相器阵列、一路到N路分配器、N选一多路选择器、计数器以及一个路径选择器、减法器和格雷码编码模块。外部电路为两条对称的PCB延时迹线。

假设电路中共16条反相器链(上下两组各8条反相器链)，整体电路的具体工作过程如下：

1)若输入激励信号000001，那么控制器模块将其分成控制信号C₁＝000、C₂＝001(其中C₁、C₂分别为激励信号的前半部分和后半部分，位数皆为Log₂N)，两组一路到N路分配器与N选一多路选择器会选择出对应的路径，上组选择第一条反相器链，下组选择第二条反相器链，此时选出第一个TERO环。此等效TERO单元包括：两个与逻辑门、偶数个反相器(可通过增加反相器的个数来扩展振荡)和两个对称的延时电路，如图2所示。与此同时控制器模块输出路径选择信号K＝0，此时选择计数器1计数。当TERO单元及其输出路径选择完毕后，使能信号EN变为高电平通过与门使得环路处于振荡状态，由于元器件的制造工艺问题环内两个信号会形成一个追赶趋势，经过一段时间以后，TERO的输出信号的占空比逐渐趋向0％或100％，导致环路中的两个信号发生碰撞，这相当于最终信号会趋于一个电平(0或1)稳定，至此电路振荡结束，此时由计数器1记录其振荡次数为X，然后使能信号EN变为低电平；

2)控制器模块将控制信号C₁、C₂分别加1，为C₁＝001、C₂＝010(上组为第二条链，下组为第三条链)，再选出一个不同的TERO环，同时输出路径选择信号K＝1，选择输出到计数器2计数。然后使能信号EN转变为高电平使得电路开始振荡，一段时间后电路停止振荡，此时计数器2记录振荡次数为Y，然后使能信号EN又转变为低电平；

3)减法器将计数器1与计数器2中的振荡次数值相减，得到一个符号数，将其进行格雷码编码，从最终编码响应中挑选出可靠、唯一的M比特响应(M根据反相器链的级数确定，一般为3比特)。因此，整体电路中存在2N条反相器链至少可以产生

比特响应。

以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施方式，凡是属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种基于芯片-PCB延时的混合型PUF电路，其特征在于，包括：

片内可配置瞬态效应环形振荡器电路：用于产生含有芯片延时指纹信息的振荡次数，并将内外延时信息进行混合建立起耦合关系，最终产生用于芯片-PCB系统级防伪认证的数字ID；

片外延时电路：串联在所述片内可配置瞬态效应环形振荡器反馈环之间，用于提取印制电路板特有的延时指纹信息；

片外延时电路包括两个对称的片外延时子电路，其中一个片外延时子电路两端分别与N选一多路选择器和一个与门连接；另一个片外延时子电路两端分别与另一个N选一多路选择器和另一个与门连接，两个片外延时子电路从芯片的引脚引出与内部反相器单元相连构成一个闭合反馈的环路。

2.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，片内的可配置片内可配置瞬态效应环形振荡器电路包括两组反相器链单元，两组反相器链单元通过路径选择器同时与两个计数器连接后接减法器，最后通过格雷码编码模块输出，控制模块同时与两组反相器链单元和路径选择器连接。

3.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，两组反相器链单元结构相同，每组反相器链单元包括依次连接的与门、一路到N路分配器、一组反相器链以及N选一多路选择器。

4.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，所述每组反向器链各包含N条反相器链，其中N为2的指数，通过信号C₁、C₂来控制分配器和多路选择器，分别从上下两组反相器链中各选择一条反相器链从而构成不同的TERO单元，其中C₁、C₂为长度为Log₂N比特的控制信号。

5.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，路径选择信号K能够控制TERO单元的输出路径，K为1比特的控制信号，当K＝0时选择从上路输出到计数器1计数，K＝1时选择从下路输出到计数器2计数。

6.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，控制器模块可以输出控制信号对整体电路进行控制，使电路有序地运行，当输入激励信号时，激励信号为长度为2Log₂N比特的信号，控制器模块将其分成C₁与C₂两个信号输出，分别用于控制上下两组各选择一条反向器链，同时输出路径选择信号K对所选TERO单元的输出路径进行控制。

7.根据权利要求1所述的一种基于芯片-PCB延时的混合型PUF电路，其特征在于，所述片内可配置瞬态效应环形振荡器电路包括两对对称的Pad引脚，两对对称的Pad引脚为连接内外部电路的接口，通过此接将外部PCB延时电路与内部片内可配置瞬态效应环形振荡器电路串联耦合，从而形成一个新的芯片-PCB耦合的混合型片内可配置瞬态效应环形振荡器电路，其中两条对称的PCB延时电路采用两条PCB延时迹线构成，分别连接在TERO单元对称耦合的反相器链当中，外部延时电路会产生随机的制造误差，随机误差耦合到内部的片内可配置瞬态效应环形振荡器中产生全新的随机的数字响应。

8.一种权利要求1至7任意一项所述基于芯片-PCB延时的混合型PUF电路的生成响应方法，其特征在于，包括：

步骤1、当外部输入激励信号时，控制器模块产生C₁与C₂两个信号输出，同时使路径选择信号K＝0，C₁与C₂控制分配器和多路选择器分别在上下两组反相器链中选择出一条反相器链形成一个TERO单元，此时使能信号EN变为高电平，电路开始振荡并将振荡次数输出到计数器1中，一段时间后振荡结束，使能信号EN变为低电平，计数器1保存最终振荡数值；

步骤2、控制器模块使C₁与C₂两个信号分别加1，同时使路径选择信号K＝1，选出一个新的TERO单元后，使能信号EN变为高电平，电路开始振荡并将振荡次数输出到计数器2中，一段时间后振荡结束，使能信号EN变为低电平，计数器2保存最终振荡数值；

步骤3、减法器将计数器1与计数器2中的振荡次数值相减，得到一个符号数，将其进行格雷码编码即可从中提取大量的数字响应0或1。

Images